JPH02107035A - 符号化パルスのタイミング再生方式 - Google Patents
符号化パルスのタイミング再生方式Info
- Publication number
- JPH02107035A JPH02107035A JP63261046A JP26104688A JPH02107035A JP H02107035 A JPH02107035 A JP H02107035A JP 63261046 A JP63261046 A JP 63261046A JP 26104688 A JP26104688 A JP 26104688A JP H02107035 A JPH02107035 A JP H02107035A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- exclusive
- encoded
- pulse length
- delay line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 13
- 230000001934 delay Effects 0.000 claims description 8
- 238000011084 recovery Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 8
- 230000003111 delayed effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000011069 regeneration method Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001172 regenerating effect Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(発明の分野)
この発明は、データ伝送等に用いられる符号化パルスの
タイミングを再生する方式に関する。
タイミングを再生する方式に関する。
(発明のa要)
この発明は、符号化されたパルスを、複数のディレィラ
インを用いてその単位パルス長の2分の1区間づつ順次
遅延させ、得られたディレィラインからの各出力を、論
理処理するーとにより、容易にパルスのタイミングを再
生できるようにしたものである。
インを用いてその単位パルス長の2分の1区間づつ順次
遅延させ、得られたディレィラインからの各出力を、論
理処理するーとにより、容易にパルスのタイミングを再
生できるようにしたものである。
(従来技術とその問題点)
従来、符号化されたパルスのタイミング再生方式として
、第5図に示すようなものが知られている。
、第5図に示すようなものが知られている。
この方式は、位相比較器に入力された符号化パルスを、
vcoc電圧制電圧制御発外器力した再生クロックと比
較し、その位相差を電圧レベルとして積分器に出力し、
積分器からさらにVCOへ送り、VCOでは、積分器の
出力に応じて周波数を変化させた再生クロックを出力し
、この再生クロックの周波数が位相比較器に1X帰還さ
れることにより、VCOから出力される再生クロックの
周波数を一定に保持・固定するものである。この方式か
ら得られた再生クロックを用いることにより、パルス状
のデータをラッチすることができる。
vcoc電圧制電圧制御発外器力した再生クロックと比
較し、その位相差を電圧レベルとして積分器に出力し、
積分器からさらにVCOへ送り、VCOでは、積分器の
出力に応じて周波数を変化させた再生クロックを出力し
、この再生クロックの周波数が位相比較器に1X帰還さ
れることにより、VCOから出力される再生クロックの
周波数を一定に保持・固定するものである。この方式か
ら得られた再生クロックを用いることにより、パルス状
のデータをラッチすることができる。
しかしながら、これらの従来方式は、vCOの出力が温
度変化、電圧変化等に対し不安定であり、また積分器の
回路定数の設定が面倒であり、位相比較器自体の構造が
複雑になる等の欠点がある。
度変化、電圧変化等に対し不安定であり、また積分器の
回路定数の設定が面倒であり、位相比較器自体の構造が
複雑になる等の欠点がある。
(発明の目的)
この発明は上記の問題を解消するためになされたもので
、その目的とするところは、簡単なデジタル処理により
、安定したパルスのタイミングを再生する方式を提供す
ることにある。
、その目的とするところは、簡単なデジタル処理により
、安定したパルスのタイミングを再生する方式を提供す
ることにある。
(発明の構成と効果)
この発明は上記目的を達成するために、パルス長および
パルス間隔が単位パルス長の整数倍に構成されたデータ
信号を、その単位パルス長の2分の1区間遅延させるデ
ィレィラインと、このディレィラインの出力信号と上記
データ信号とが人力するイクスクルーシブORまたはイ
クスクルーシブNORゲートとからなる先頭処理段と、
前段のディレィラインの出力信号をその単位パルス長の
2分の1区間遅延させるディレィラインと、このディレ
ィラインの出力信号をさらにその単位パルス長の2分の
1区間遅延させるディレィラインと、これら両ディレィ
ラインの出力信号が入力するイクスクルーシブORまた
はイクスクルーシブNORゲートとからなる1以上の後
続処理段と、 これら処理段が出力した信号を合成して単位パルス長の
半分の長さをしたクロックパルスを出力する最終処理段
と、 を有することを特徴とする。
パルス間隔が単位パルス長の整数倍に構成されたデータ
信号を、その単位パルス長の2分の1区間遅延させるデ
ィレィラインと、このディレィラインの出力信号と上記
データ信号とが人力するイクスクルーシブORまたはイ
クスクルーシブNORゲートとからなる先頭処理段と、
前段のディレィラインの出力信号をその単位パルス長の
2分の1区間遅延させるディレィラインと、このディレ
ィラインの出力信号をさらにその単位パルス長の2分の
1区間遅延させるディレィラインと、これら両ディレィ
ラインの出力信号が入力するイクスクルーシブORまた
はイクスクルーシブNORゲートとからなる1以上の後
続処理段と、 これら処理段が出力した信号を合成して単位パルス長の
半分の長さをしたクロックパルスを出力する最終処理段
と、 を有することを特徴とする。
この発明は、上記のように符号化されたパルスを、複数
のディレィラインを用いてその単位パルス長の2分の1
区間づつ順次遅延させ、得られたディレィラインからの
各出力を、論理処理することにより、比較的簡噴な構成
でパルスの再生タイミングを得ることができる。
のディレィラインを用いてその単位パルス長の2分の1
区間づつ順次遅延させ、得られたディレィラインからの
各出力を、論理処理することにより、比較的簡噴な構成
でパルスの再生タイミングを得ることができる。
また、温度変化、電圧変化等に対しても出力が安定する
という効果が得られる。
という効果が得られる。
(実施例の説明)
第1図は、この発明にかかる符号化パルスのタイミング
再生方式の第1の実施例を示す回路図であり、第2図は
、第1図の動作を説明する信号波形図である。
再生方式の第1の実施例を示す回路図であり、第2図は
、第1図の動作を説明する信号波形図である。
第1図において、タイミングを再生しようとする符号化
パルスは、“a/2遅延″と表示さているディレィライ
ン1と、イクスクル−シフ゛ORゲート2に入力される
。
パルスは、“a/2遅延″と表示さているディレィライ
ン1と、イクスクル−シフ゛ORゲート2に入力される
。
ここで人力されたパルスは、DM1方式、マンチェスタ
方式、差動マンチェスタ方式等により符号化されたもの
で、第2図の八に示すような波形をしている。符号化パ
ルスは波形Aに示されるように、単位パルス長aの1倍
、2倍からなるパルス長、パルス間隔により構成されて
いる。
方式、差動マンチェスタ方式等により符号化されたもの
で、第2図の八に示すような波形をしている。符号化パ
ルスは波形Aに示されるように、単位パルス長aの1倍
、2倍からなるパルス長、パルス間隔により構成されて
いる。
ディレィラインlは、アクティブ型、あるいはパッシブ
型により構成されており、入力した符号化パルスAを、
その単位パルス長aの2分の1区間遅延させた後、波形
BとしてイクスクルーシブORゲート2およびディレィ
ライン3へ送る。
型により構成されており、入力した符号化パルスAを、
その単位パルス長aの2分の1区間遅延させた後、波形
BとしてイクスクルーシブORゲート2およびディレィ
ライン3へ送る。
イクスクルーシブORゲート2は、入力された符号化パ
ルスA、および、それより単位パルス長aの2分の1区
間遅延した符号化パルスBの排他的論理和をとり、波形
CとしてORゲート6へ送る。
ルスA、および、それより単位パルス長aの2分の1区
間遅延した符号化パルスBの排他的論理和をとり、波形
CとしてORゲート6へ送る。
ディレィライン3は、入力した符号化パルスBを、その
単位パルス長aの2分の1区間遅延させた後、イクスク
ルーシブORゲート5およびディレィライン4へ送る。
単位パルス長aの2分の1区間遅延させた後、イクスク
ルーシブORゲート5およびディレィライン4へ送る。
ディレィライン4は、人力した符号化パルスを、その単
位パルス長aの2分の1区間遅延させた後、イクスクル
ーシブORゲート5へ送る。
位パルス長aの2分の1区間遅延させた後、イクスクル
ーシブORゲート5へ送る。
イクスクルーシブORゲート5は、それぞれディレィラ
イン3,4から入力された符号化パルスの排他的論理和
をとり、波形りとしてORゲート6へ送る。
イン3,4から入力された符号化パルスの排他的論理和
をとり、波形りとしてORゲート6へ送る。
ORゲート6は、入力された処理信号C,Dの論理和を
とり、信号Eを出力する。この信号Eは、周期が単位パ
ルスの2倍の連続したパルスからなる再生クロックであ
る。
とり、信号Eを出力する。この信号Eは、周期が単位パ
ルスの2倍の連続したパルスからなる再生クロックであ
る。
このように、入力した符号化パルスを、その単位長の半
分づつ遅延させ、遅延させる前のパルスと排他的論理和
をとることにより、符号化パルスの単位長と等しい再生
クロックを発生することができる。さらに、この処理を
複数段繰り返すと、単位長の複数倍の長さをしたパルス
長およびパルス間隔からなる符号化パルスについても、
そのクロックを再生することができる。
分づつ遅延させ、遅延させる前のパルスと排他的論理和
をとることにより、符号化パルスの単位長と等しい再生
クロックを発生することができる。さらに、この処理を
複数段繰り返すと、単位長の複数倍の長さをしたパルス
長およびパルス間隔からなる符号化パルスについても、
そのクロックを再生することができる。
第1. 2図に示した例では、パルス長、パルス間隔が
、最大で単位パルス長aの2倍であるから、排他的論理
和をとる処理段が2段で対応することができる。
、最大で単位パルス長aの2倍であるから、排他的論理
和をとる処理段が2段で対応することができる。
第3,4図は、第2の実施例を示し、上記の実施例にデ
ィレィライン7.8、イクスクルーシブORゲート9を
加えたものである。つまり、排他的論理和をとる処理段
を3段にしたことにより、CM1方式により符号化され
たパルスAについて対応することができる。この符号化
パルスAはパルス長、パルス間隔の最大が単位パルス長
aの3倍になっている。この第2の実施例は、構成およ
び動作が上記実施例と同じであるから、説明を省略する
。
ィレィライン7.8、イクスクルーシブORゲート9を
加えたものである。つまり、排他的論理和をとる処理段
を3段にしたことにより、CM1方式により符号化され
たパルスAについて対応することができる。この符号化
パルスAはパルス長、パルス間隔の最大が単位パルス長
aの3倍になっている。この第2の実施例は、構成およ
び動作が上記実施例と同じであるから、説明を省略する
。
以上のように、この方式では、入力した符号化パルスの
前縁が基準にされてクロックが再生されるため、同期の
ずれが累積されることがなく、安定した再生クロックを
得ることができる。
前縁が基準にされてクロックが再生されるため、同期の
ずれが累積されることがなく、安定した再生クロックを
得ることができる。
しかもこれらを実現する構成が、簡単なディレィライン
からなる遅延回路と論理回路との組み合わせからなり、
装置を安価に構成することができる。
からなる遅延回路と論理回路との組み合わせからなり、
装置を安価に構成することができる。
なお、上記実施例では、論理回路としてイクスクルーシ
ブORゲートとORゲートを用いたが、同様な機能を実
現するイクスクルーシブNORゲート、NORゲート、
ANDゲート等を組み合わせてもこの発明に係る方式を
実現することができる。
ブORゲートとORゲートを用いたが、同様な機能を実
現するイクスクルーシブNORゲート、NORゲート、
ANDゲート等を組み合わせてもこの発明に係る方式を
実現することができる。
第1図はこの発明にかかる方式の第1の実施例を示す回
路図、第2図は第1回答部における信号波形図、第3図
はこの発明にかかる方式の第2の実施例を示す回路図、
第4図は第3同各部における信号波形図、第5図は従来
例を示す回路図である。 l・・・・・・ディレィライン 2・・・・・・イクスクルーシブORゲート3.4・・
・・・・ディレィライン 5・・・・・・イクスクルーシブORゲート6・・・・
・・ORゲート 7.8・・・・・・ディレィライン
路図、第2図は第1回答部における信号波形図、第3図
はこの発明にかかる方式の第2の実施例を示す回路図、
第4図は第3同各部における信号波形図、第5図は従来
例を示す回路図である。 l・・・・・・ディレィライン 2・・・・・・イクスクルーシブORゲート3.4・・
・・・・ディレィライン 5・・・・・・イクスクルーシブORゲート6・・・・
・・ORゲート 7.8・・・・・・ディレィライン
Claims (1)
- 【特許請求の範囲】 1、パルス長およびパルス間隔が単位パルス長の整数倍
に構成されたデータ信号を、その単位パルス長の2分の
1区間遅延させるディレィラインと、このディレィライ
ンの出力信号と上記データ信号とが入力するイクスクル
ーシブORまたはイクスクルーシブNORゲートとから
なる先頭処理段と、前段のディレィラインの出力信号を
その単位パルス長の2分の1区間遅延させるディレィラ
インと、このディレィラインの出力信号をさらにその単
位パルス長の2分の1区間遅延させるディレィラインと
、これら両ディレィラインの出力信号が入力するイクス
クルーシブORまたはイクスクルーシブNORゲートと
からなる1以上の後続処理段と、 これら処理段が出力した信号を合成して単位パルス長の
半分の長さをしたクロックパルスを出力する最終処理段
と、 を有することを特徴とする符号化パルスのタイミング再
生方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63261046A JPH02107035A (ja) | 1988-10-17 | 1988-10-17 | 符号化パルスのタイミング再生方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63261046A JPH02107035A (ja) | 1988-10-17 | 1988-10-17 | 符号化パルスのタイミング再生方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02107035A true JPH02107035A (ja) | 1990-04-19 |
Family
ID=17356306
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63261046A Pending JPH02107035A (ja) | 1988-10-17 | 1988-10-17 | 符号化パルスのタイミング再生方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02107035A (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56501469A (ja) * | 1979-10-19 | 1981-10-08 |
-
1988
- 1988-10-17 JP JP63261046A patent/JPH02107035A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56501469A (ja) * | 1979-10-19 | 1981-10-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2909740B2 (ja) | 位相整合回路 | |
JPH03237832A (ja) | データ・クロックのタイミング合わせ回路 | |
JPH0551982B2 (ja) | ||
US4325053A (en) | Method and a circuit for decoding a C.M.I. encoded binary signal | |
JPS61284141A (ja) | 同期デジタル列のジツタを、そのビツトレ−トを回復すべく減少させる方法及び装置 | |
JPH02107035A (ja) | 符号化パルスのタイミング再生方式 | |
JP2986881B2 (ja) | 位相差パルス信号の分周装置 | |
JPS5913450A (ja) | 直列デ−タ伝送方式 | |
JPH0879029A (ja) | 4相クロツクパルス発生回路 | |
JPH0328862B2 (ja) | ||
JP2797415B2 (ja) | パルス幅変調装置 | |
JPH07321616A (ja) | ノイズ除去回路 | |
JPS613544A (ja) | 同期クロツク再生装置 | |
KR100213584B1 (ko) | 펄스 신호열의 체배 회로 및 체배화 방법 | |
JPH0247653Y2 (ja) | ||
JPH04180365A (ja) | ノイズパルス除去回路 | |
JPS62181554A (ja) | デ−タ再生回路 | |
JPH0473823B2 (ja) | ||
JPH0340540B2 (ja) | ||
JPS62285204A (ja) | 記録媒体デ−タ再生装置 | |
JPS63254827A (ja) | デコ−ド回路 | |
JPH0697757B2 (ja) | 多重化方式 | |
JPS606140B2 (ja) | 信号ビツト同期回路 | |
JPH0197037A (ja) | 制御信号生成回路 | |
JPH0376608B2 (ja) |