JPH02101676A - サーボ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 以下の順序で本発明を説明する。

Ａ　産業上の利用分野 Ｂ　発明の概要 Ｃ従来の技術 Ｄ　発明が解決しようとする課題 Ｅ　課題を解決するための手段 Ｆ　作用 Ｇ　実施例 Ｇ、　　サーボ回路の構成（第１図） Ｇ　１ｍ位相比較器の構成（第２図、第３図）Ｇ、ｂ４
フレーム差検出回路の構成（第４図）Ｇ、Ｃ２８フレー
ム差検出回路の構成（第５図）Ｇ２　サーボ回路の動作
（第６図） １１　　発明の効果 Ａ　産業上の利用分野 本発明は、例えばディジタルオーディオ信号が記録され
たコンパクトディスク（以下ＣＤと称する）の再生装置
のスピンドルモータの制御に使用して好適なサーボ回路
に関する。

ある。

Ｂ　発明の概要 本発明は、例えばＣＤ再生装置のスピンドルモータの制
御に使用して好適なサーボ回路であって、ＣＤ等の記録
媒体より得られる再生信号と基準信号との位相差を比較
し、この比較結果に基づいて記録媒体駆動手段に制御信
号を供給するサーボ回路において、位相差が所定の第１
の範囲内にあるとき、位相差に応じて制御信号レベルを
変化させて安定状態に集束させ、位相差が第１の範囲外
にあるとき、位相差にかかわらず制御信号レベルを所定
レベルに維持させ、位相差が第１の範囲外からこの第１
の範囲内に集束したとき、この位相差が第１の範囲より
も狭い第２の範囲内になるまで制御信号レベルを所定レ
ベルに維持させ、この第２の範囲内に集束した後は位相
差に応じて制御信号レベルを変化させるようにし、基準
信号との位相差が相当ある状態でも良好に安定状態に集
束して、良好なサーボ制御ができるようにしたものでＣ
従来の技術 従来、線速度一定の回転制御を行うＣＤ再生装置のスピ
ンドルモータ制御用のサーボ回路として、第７図に示す
如きものが使用されていた（特開昭５８−１００２０６
号等）。この第７図において、（１）はディジタルオー
ディオ信号が記録されたディスク（ＣＤ）を示し、この
ディスク（１）は後述するスピンドルモータ０２）によ
り回転駆動される。そして、このディスク（１）の信号
記録面に近接して光学ピックアップ（２）を配置する。

そして、このピックアップ（２）からディスク（１）に
レーザ光を照射して記録信号を再生し、再生信号を増幅
器（３）を介して再生クロック信号発生器（４）に供給
する。この再生クロック信号発生器（４）は、再生信号
周波数に同期したクロック信号を発生させる回路で、こ
の再生クロック信号発生器（４）が出力する再生クロッ
ク信号を、２分周器（５）を介して位相比較器（６）の
一方の比較信号入力端子に供給する。

また、（７）は基準クロック信号発生器を示し、この基
準クロック信号発生器（７）は発振器（７ａ）が接続し
てあり、この発振器（７ａ）からの発振信号に基づいた
基準クロック信号を基準クロック信号発生器（７）が出
力する。そして、この基準クロック信号をＸ分周器（８
）を介して位相比較器（６）の他方の比較信号入力端子
に供給する。

そして、位相比較器（６）で基準クロック信号と再生ク
ロック信号との位相差を検出し、位相差に応じた検出信
号を出力する。そして、この検出信号をローパスフィル
タ（９）により直流化した後、増幅器０（Ｉ）に供給し
、この増幅器００）で増幅した信号をモータ駆動回路（
１１）に駆動制御信号として供給する。

そして、モータ駆動回路ＯＤは、この制御信号に基づい
てスピンドルモータＱ２１に駆動信号を供給して回転さ
せ、ディスク（１）を制御信号に基づいた速度で回転さ
せる。

このように構成したことで、再生クロック信号の位相が
基準信号に同調したものになるように制御され、再生ク
ロック信号周波数が一定の良好なディジタルオーディオ
信号が光学ピンクアップ（２）より取出される。

この場合、再生クロック信号は、再生したディジタルオ
ーディオ信号のフレーム周期に同期した信号として作成
され、基準クロック信号もこの再生クロック信号と同様
の一定周波数信号とされる。

ここで、この第７図例の回路ではフレーム周期に同期し
たクロック信号をＸ分周器（５）及び（８）によりＸ分
周しているため、基準クロック信号で示される位相に対
し±４４フレ一ムの位相差まで位相比較Ｆ、　（６）で
検出でき、この±４４フレ一ムまでの位相差を基準クロ
ック信号で示される基準の位相に集束させることができ
る。

この位相比較器（６）での検出信号に応じて増幅器００
）が出力する制御信号レベルの一例を第８図に示すと、
±４フレームの位相差までは位相差に比例して電圧値が
変化する信号が得られ、位相差がこの±４フレームの範
囲にあるとき基準の位相に集束させることができる。と
ころが、基準の位相から４フレ一ム以上離れると、例え
ば基準の位相から＋８フレーム又は−８フレーム離れた
点に集束する。従って、この４フレ一ム以上の位相ずれ
があると基準点から離れた位置に集束し、再生信号処理
回路で吸収できる再生フレーム数のずれの範囲を越えて
しまう虞れがあった。この吸収できる範囲を越えると、
ディジタルオーディオ信号の再生が連続的にできなくな
り、所謂台とび現象が発生してしまう。この音とび現象
の発生を回避するためには、再生信号処理回路が備える
時間軸補正用メモリの容量を太き（し、この処理回路で
吸収できる再生フレーム数のずれの範囲を広くすると共
に、サーボ回路が備える分周器（５）及び（８）の分周
比を大きくすることで、より大きなフレーム差まで音と
びなく基準点に集束できるようになる。例えば再生信号
処理回路が備えるメモリの容量を２８フレ一ム分にし、
分周器（５）及び（８）の分周比を１７２８に設定する
ことで、２８フレームのずれまで基準点に集束可能なサ
ーボができる。

Ｄ　発明が解決しようとする課題 ところが、このように±２８２８フレームずれまで対処
できるようにすると、分周器の分周比が非常に大きなも
のとなり、例えば２８フレーム近いずれがあるとき、基
準点まで集束するのに時間がかかり、サーボ回路の応答
性が悪（なり、サーボ動作が不安定になる不都合があっ
た。またこのように設定すると、ローパスフィルタ（９
）の遮断周波数を低くする必要があるが、遮断周波数の
低いフィルタは高価である不都合があった。

本発明は之等の点に鑑み、基準点との位相差が大なる場
合でも安定して良好なサーボ制御ができるこの種のサー
ボ回路を提供することを目的とする。

Ｅ　課題を解決するための手段 本発明のサーボ回路は、例えば第１図に示す如く、記録
媒体（１）より得られる再生信号と基準信号発生器（７
）より得られる基準信号との位相差を位相比較器（３０
）で比較し、この比較結果に基づいて記録媒体（１）駆
動用モータの駆動回路（ＩＩ）に制御信号を供給するサ
ーボ回路において、位相比較器（３０）での位相差が所
定の第１の範囲内にあるとき、位相差に応じて制御信号
レベルを変化させて安定状態に集束させ、位相比較器（
３０）での位相差が第１の範囲外にあるとき、位相差に
かかわらず制御信号レベルを所定レベルに維持させ、位
相比較器（３０）での位相差が第１の範囲外からこの第
１の範囲内に集束したとき、この位相差が第１の範囲よ
りも狭い第２の範囲内になるまで制御信号レベルを所定
レベルに維持させ、この第２の範囲内に集束した後は位
相差に応じて制御信号レベルを変化させるようにしたも
のである。

Ｆ　作用 本発明のサーボ回路によると、位相比較器（３０）によ
る位相差が第１の範囲を越える大きな差になっても、所
定レベルで一定の制御信号によりこの第１の範囲内に収
束し、広い範囲でサーボ制御が行える。このとき、第１
の範囲外からこの第１の範囲内に収束したときには、第
１の範囲よりも狭い第２の範囲内に位相差が収束するま
で制御信号が所定の一定レベルを維持するヒステリシス
を持った変化をして、サーボ動作の安定性を高めている
。

Ｇ　実施例 以下、本発明のサーボ回路の一実施例を、第１図〜第６
図を参照して説明しよう。この第１図〜第６図において
、第７図に対応する部分には同一符号を付し、その詳細
説明は省略する。

ＧＩサーボ回路の構成 本例のサーボ回路は、第７図例のものと同様にＣＤ再生
装置のスピンドルモータの位相サーボ回路である。即ち
、スピンドルモータ０２）により回転駆動されるディス
ク（１）の信号記録面に近接した光学ピックアップ（２
）で記録信号を再生し、この再生信号を増幅器（３）を
介して再生クロック信号発生器（４）に供給する。そし
て、この再生クロック信号発生器（４）が出力する再生
クロック信号を、再生信号用カウンタ（２１）に供給す
る。この場合、再生クロック信号は、再生ディジタル信
号のフレーム周期に同期した信号である。そして、再生
信号用カウンタ（２１）が、この再生クロック信号をカ
ウントし、下位ビットから順にＢＯ，Ｂｌ、Ｂ２・・・
・Ｂ１０゜Ｂｌｌの１２ビツトのカウント信号を出力す
る。

また、基準クロック信号発生器（７）が出力する基準ク
ロック信号を、基準信号用カウンタ（２２）に供給する
。この基準信号用カウンタ（２２）は、基準クロック信
号をカウントし、下位ビットから順にＲＯ。

Ｒ１，Ｒ２・・・・ＲＩＯ，Ｒ１１の１２ビツトのカウ
ント信号を出力する。この場合、この基準カウント信号
を再生信号用カウンタ（２１）に供給し、後述する如く
カウンタ（２１）に所定の信号が供給されることで再生
カウント信号を基準カウント信号に強制的に一致させる
ようにされる。

ＯＨ位相比較器の構成 そして、再生信号用カウンタ（２１）及び基準信号用カ
ウンタ（２２）が出力する２ビツト目のカウント信号Ｂ
１及びＲ１を位相比較器（３０）に供給する。

この位相比較器（３０）は、第２図に示す如く構成され
る。即ち、基準信号用カウンタ（２２）が出力するカウ
ント信号Ｒ１を、入力端子（３０ａ）を介してＤフリッ
プフロップ（：３１ａ）のＤ入力端子に供給する。

このＤフリップフロップ（３１ａ）は、ＤフリップフＯ
ッ７’（３１ｂ）及びＮＡＮＤゲート（３１ｃ）とでデ
ィジタル微分回路を構成するもので、クロ・ンク信号入
力端子（３０ｃ）に得られるクロック信号を夫々のＤフ
リップフロップ（３１ａ）及び（３１ｂ）のＣｐ入力端
子に供給する。そして、Ｄフリップフロップ（３１ａ）
のＱ出力端子に得られるパルス信号を、Ｄフリップフロ
ップ（３１ｂ）のＤ入力端子とＮＡＮＤゲート（３１ｃ
）の一方の入力端子に供給し、Ｄフリップフロップ（３
１ｂ）の頁１ノｊ端子に得られるパルス信号を、ＮＡＮ
Ｄゲー）　（３１ｃ）の他方の入力端子に供給する。

また、再生信号用カウンタ（２１）が出力するカウント
信号Ｂ１を、入力端子（３０ｂ）を介してＤフリップフ
ロップ（３２ａ）のＤ入力端子に供給する。このＤフリ
ップフロップ（３２ａ）　は、Ｄフリップフロ・ンプ（
３２ｂ）及びＮＡＮＤゲート（３２ｃ）　とでディジタ
ル微分回路を構成するもので、クロック信号入力端子（
３０ｃ）に得られるクロック信号を夫々のＤフリップフ
ロップ（３２ａ）及び（３２ｂ）のＣｐ入力端子に供給
する。そして、Ｄフリップフロップ（３２ａ）のＱ出力
端子に得られるパルス信号を、Ｄフリップフロップ（３
２ｂ）のＤ入力端子とＮＡＮＤゲート（３２ｃ）の一方
の入力端子に供給し、Ｄフリップフロップ（３２ｂ）の
Ｑ出力端子に得られるパルス信号を、ＮＡＮＤゲート（
３２ｃ）の他方の入力端子に供給する。

そして、微分回路を構成するＮＡＮＤゲート（３１Ｃ）
の出力信号をＮＯＲゲー）　（３３ａ）の一方の入力端
子に供給し、このＮｏｔ？ゲート（３３ａ）の出力信号
をへＮＤゲー）　（３４ａ）の一方の入力端子に供給し
、ＡＮＤゲート（３４ａ）の出力信号を３人力ＮＡＮＤ
ゲート（３５ａ）の第１の入力端子に供給し、この３人
力ＮＡＮＤゲート（３５ａ）の出力信号をＤフリップフ
ロップ（３６ａ）のＤ入力端子に供給する。

また、別の微分回路を構成するＮＡＮＤゲート（３２ｃ
）の出力信号をＮＯＲゲート（３３ｂ）の一方の入力端
子に供給し、このＮＯＲゲート（３３ｂ）の出力信号を
ＡＮＤゲート（３４ｂ）の一方の入力端子に供給し、Ａ
ＮＤゲート（３４ｂ）の出力信号を３人力ＮＡＮＤゲー
ト（３５ｂ）の第１の入力端子に供給し、この３人力Ｎ
ＡＮＤゲート（３５ｂ）の出力信号をＤフリップフロッ
プ（３６ｂ）のＤ入力端子に供給する。

そして、Ｄフリップフロップ（３６ａ）のＱ出力端子に
得られる出力信号を出力コントロール回路（４０）に供
給し、Ｑ出力端子に得られる出力信号を、ＡＮＤゲート
（３４ａ）の他方の入力端子とＮＯＲゲート（３３ｂ）
の他方の入力端子とに供給、する。また、Ｄフリップフ
ロップ（３６ｂ）のＱ出力端子に得られる出力信号を出
力コントロール回路（４０）に供給し、Ｑ出力端子に得
られる出力信号を、ＡＮＤゲー）　（３４ｂ）の他方の
入力端子とＮＯＲゲー）　（３３ａ）の他方の入力端子
とに供給する。

そして、後述する出力コントロール回路（４０）のイン
バータゲート（４６）の出力信号を３人力ＮＡＮＤゲー
　ト（３５ａ）及び（３５ｂ）の第２の入力端子に供給
する。さらに、ＮＡＮＤゲート（３１ｃ）の出力信号を
３人力ＮＡＮＯゲー）　（３５ｂ）の第３の入力端子に
供給し、ＮＡＮＤゲート（３２ｃ）の出力信号を３人力
ＮＯＲゲート（３５ａ）の第３の入力端子に供給する。

このようにして位相比較器（３０）は構成され、基準カ
ウント信号入力端子（３０ａ）に得られるパルス状のカ
ウント信号Ｒ１と再生カウント信号入力端子（３０ｂ）
に得られるパルス状のカウント信号Ｂ１との位相差を比
較する。即ち、第３図に示す如く、２ビツト目の再生カ
ウント信号（第３図Ｂ）のパルスが２ビツト目の基準カ
ウント信号（第３図Ａ）のパルスよりも進んでいるとき
には、Ｄフリップフロップ（３６ａ）のＱ出力端子から
位相差（＋）を示す第３図Ｃに示す如き位相差に応じた
パルス信号が出力される。また、２ビツト目の再生カウ
ント信号（第３図Ｂ）のパルスが２ビツト目の基準カウ
ント信号（第３図Ａ）のパルスよりも遅れているときに
は、Ｄフリップフロップ（３６ｂ）のＱ出力端子から位
相差（−）を示す第３図りに示す如き位相差に応じたパ
ルス信号が出力される。

そして、この位相比較器（３０）が出力するパルス信号
を、出力コントロール回路（４０）に供給する。

即ち、出力コントロール回路（４０）内に４個のＡＮＤ
ゲート（４１）、　（４２）、　　（４３）、　（４４
）が配してあり、ＡＮＤゲート（４２）の一方の入力端
子にＤフリップフロップ（３６ａ）からの位相差（＋）
のパルス信号が供給され、ＡＮＤゲート（４４）の一方
の入力端子にＤフリップフロップ（３６ｂ）からの位相
差（−）のパルス信号が供給される。また、後述する４
フレ一ム差検出回路（５０）が出力する（＋４）フレー
ム差検出信号をＡＮＤゲート（４１）の一方の入力端子
に供給し、４フレ一ム差検出回路（５０）が出力する（
−４）フレーム差検出信号をＡＮＤゲート（４３）の一
方の入力端子に供給する。また、この４フレ一ム差検出
回路（５０）が出力する（＋４）フレーム差検出信号及
び（−４）フレーム差検出信号をＮＡＮＤゲート（４５
）の一方及び他方の入力端子に供給し、このＮＡＮＤゲ
−ト（４５）の出力信号をインバータゲート（４６）と
ＡＮＤゲート（４２）及び（４４）の他方の入力端子に
供給し、インバータゲート（４６）の出力信号をＡＮＤ
ゲー）−（４１）及び（４３）の他方の入力端子に供給
する。

そして、ＡＮＤゲート（４１）及び（４２）の論理積出
力をＮＡＮＯゲート（４７）の一方及び他方の入力端子
に供給し、このＮＡＮＤゲート（４７）の出力信号を後
述するアナログスイッチ（７１）の制御端子（７１ａ）
に供給する。また、ＡＮＤゲート（４３）及び（４４）
の論理積出力をＮＡＮＤゲート（４８）の一方及び他方
の入ノＪ端子に供給し、二〇ＮＡＮＤゲート（４８）の
出力信号を後述するアナログスイッチ（７２）の制御端
子（７２ａ）に供給する。

Ｇ１，４フレ一ム差検出回路の構成 衣に、４フレ一ム差検出回路（５０）の構成を第４図に
示す。この４フレ一ム差検出回路（５０）は、基準信号
のカウント値と再生信号のフレーム数のカウント値とが
±４４フレーム差内であることと、±２２フレーム差内
であることを検出する回路である。即ち、再生信号用カ
ウンタ（２１）及び基準信号用カウンタ（２２）が出力
する下位２ビツト〜５ビツトのカウント信号Ｂｌ、Ｂ２
．Ｂ３．Ｂ４及びＲ１，Ｒ２，Ｒ３，Ｒ４を、端子（５
１１ａ）、　（５１２ａ）。

（５１３ａ）、　（５１４ａ）及び（５１１ｂ）、　（
５１２ｂ）、　（５１３ｂ）、　（５１４ｂ）を介して
夫々Ｅｘ−ＯＲゲート（５１１）、　（５１２）、　（
５１３）。

（５１４）の一方及び他方の入力端子に供給する。この
Ｅｘ−ＯＲゲート（５１１）　〜（５１４）は、４人力
ＮＯＲゲ−ト（５２）と共に±２２フレ一ム差検出を構
成するもので、各ＥＸ−ＯＲゲー）（５１１）　〜（５
１４）の排他的論理和出力を４人力ＮＯＲゲート（５２
）の各人ツノ端子に供給し、この４人力ＮＯＲゲート（
５２）の出力信号をＲＳフリップフロップ（５３）のＲ
入力端子に供給する。

このように構成される±２２フレ一ム差検出で±２フレ
ーム差を検出する際には、再生信号のカウント値と基準
信号のカウント値の下位２ビット〜下位５ビットが全て
一致しているか否かが検出される。即ち、各Ｅｘ−ＯＲ
ゲート（５１１）　〜（５］、４）は各ビットのカウン
ト値が一致した場合にＮＯＲゲート（５２）にローレベ
ル信号゛０′”を供給し、４人力ＮＯＲゲート（５２）
は全てのＥｘ−ＯＲゲート（５１１）　〜（５１４）か
らローレベル信号“０″が供給されるときだけ±２フレ
ーム以内の差であることを示すハイレヘル信号“１゛を
出力する。

そして、この４フレ一ム差検出回路（５０）の入力端子
（５４１ａ）　、　（５４１ｂ）及び（５４１ｃ）に夫
り再生信号用カウンタ（２１）からの下位３ビット目、
下位４ビツト目及び下位５ビツト目の再生カウント信号
Ｂ２゜Ｂ３及びＢ４を供給し、各入力端子（５４１ａ）
、　（５４１ｂ）。

（５４１ｃ）に得られるカウント信号Ｂ２．Ｂ３．Ｂ４
を、３人力ＮＡＮＤゲート（５４２）の各入力端子及び
３人力ＯＲゲート（５４３）の各入力端子に供給する。

そして、このＮＡＮＤゲート（５４２）及びＯＲゲート
（５４３）の出力信号を３人力ＡＮＤゲート（５４５）
の第１の入力端子及び第２の入力端子に供給する。

また、基準信号用カウンタ（２２）からの下位６ビツト
目の基準カウント信号Ｒ５を、入力端子（５５ａ）を介
してＤフリップフロップ（５５）のＤ入力端子に供給す
ると共に、ＡＮＤゲー）　（５６）の一方の入力端子に
供給する。そして、このＤフリップフロップ（５５）の
Ｑ出力端子に得られる出力信号を、ＡＮＤゲー　ト（５
６）の他方の入力端子に供給する。なお、クロック信号
入力端子（５５ｂ）からこのＤフリップフコツブ（５５
）にクロック信号ＣＫを供給する。そして、ＡＮＤゲー
ト（５６）の論理積出力を、３人力ＡＮＤゲート（５４
５）の第３の入力端子に供給する。

そして、３人力ＡＮＤゲート（５４５）の論理積出力を
ＲＳフリップフロップ（５３）のＳ入力端子に供給し、
クロック信号入力端子（５３ａ）からこのＲＳフリップ
フロップ（５３）にクロック信号ＣＫを供給する。

このようにして構成されることで、３人力ＮＡＮＤゲー
ト（５４２）と３人力ＯＲゲート（５４３）と３人力Ａ
ＮＤゲート（５４５）　とで、±４４フレ一ム差検出を
構成する。即ち、±４フレーム差を検出する際には、再
生信号のカウント値の下位３ビット〜下位５ビットが全
て一致しているか否かが検出される。

この場合、ＡＮＤゲー）　（５６）の論理積出力がＡＮ
ＤゲーＩ−（５４５）に供給されるので、端子（５５ａ
）に得られる基準信号の下位６ビツト目のカウント信号
Ｒ５が立上ったときに、この下位３〜５ビツトが一致し
ていることの検出を行う。そして、各ピントのカウント
値が一致してい不ときには、ＡＮＤゲート（５４５）の
論理積出力としてローレベル信号“０パをＤフリップフ
ロップ（５３）のＳ入力端子に供給する。

また、ＡＮＤゲート（５６）の論理積出力をＤフリップ
フロップ（５７）のイネーブル端子に供給し、入力端子
（５７ａ）に得られる下位６ビツト目の再生カウント信
号Ｂ５をＤフリップフロップ（５７）のＤ入力端子に供
給し、入力端子（５７ｂ）に得られるクロック信号ＣＫ
をＤフリップフロップ（５７）に供給する。

そして、このＤフリップフロップ（５７）のＱ出力端子
に得られる信号を、ＮＯＲゲート（５８１）の一方の入
力端子に供給し、Ｑ出力端子に得られる信号を、ＮＯＲ
ゲー１−　（５８２）の一方の入力端子に供給する。

また、ＲＳフリップフロップ（５３）のＱ出力端子に得
られる信号を、ＮＯＲゲート（５８１）及び（５８２）
の他方の入力端子に供給する。そして、ＮＯＲゲート（
５８１）及び（５８２）の出力信号を夫々出力端子（５
９１）及び（５９２）を介して出力コントロール回路（
４０）に供給する。

Ｇ、ｃ２８２８フレ一ム差検出の構成 また本例においては、再生信号用カウンタ（２１）が出
力する下位３ビツト〜１２ビツトのカウント信号Ｂ２．
　Ｂ３．　Ｂ４．　Ｂ５．　Ｂ６．　Ｂ７．　Ｂ８゜Ｂ
９．ＢＩＯ及びＢｌｌと、基準信号用カウンタ（２２）
が出力する下位７ビツト〜１２ビツトのカウント信号Ｒ
６，Ｒ７，Ｒ８，Ｒ９，ＲＩＯ及びＲ１１とを、２８フ
レ一ム差検出回路（６０）に供給する。即ち、第５図に
示す如く、２８フレ一ム差検出回路（６０）に配された
６個のＥｘ−ＮＯＲゲート（６ｉ１Ｌ　（６１２）、　
　（６１３）。

（６１４）、　（６１５）及び（６１６）の夫々の一方
の入力端子（６１１ａ）、　（６１２ａ）、　（６１３
ａ）、　（６１４ａ）、　（６１５ａ）及び（６１，６
ａ）に、再生カウント信号Ｂｌｌ、Ｂｏｏ、Ｂ９．Ｂ８
゜Ｂ７及びＢ６を供給する。また、夫々の他方の入力端
子（６１１ｂ）、　（６１２ｂ）、　（６１３ｂ）、　
（６１４ｂ）、　（６１５ｂ）及び（６１６ｂ）に、基
準カウント信号Ｒ１１，ＲＩＯ，Ｒ９゜Ｒ８，Ｒ７及び
Ｒ６を供給する。

そして、４人力ＮＯＲゲート（６３）の各入力端子及び
４人力ＡＮＤゲート（６４）の各入力端子に、入力端子
（６２ａ）、　（６２ｂ）、　（６２ｃ）及び（６２ｄ
）に得られる再生カウント信号Ｂ５．Ｂ４．Ｂ３及びＢ
２を供給する。そして、ＮＯＲゲート（６３）の出力信
号及びＡＮＤゲー）　（６４）の出力信号を、Ｎｏｔ？
ゲー１−　（６５）の一方及び他方の入力端子に供給す
る。

そして、各Ｅｘ−ＮＯＲゲー１−（６１１）〜（６１６
）の出力信号とＮＯＲゲー１−　（６５）の出力信号と
を、７人力ＮＯＲゲート（６６）の各入力端子に供給す
る。この７人力ＮＡＮＤゲー）　（６６）の出力信号を
、ＲＳＳフリップフロップ６７）のＳ入力端子に供給す
る。また、所定のクロック信号の立下がり毎に供給され
るパルス信号が、入力端子（６７ａ）を介してＲＳフリ
ップフロップ（６７）のＲ入力端子に供給される。そし
て、このＲＳフリップフロップ（６７）のＱ出力端子に
得られる信号を、出力端子（６７ｂ）を介して再生信号
用カウンタ（２１）に供給する。

このようにして構成される２８フレ一ム差検出回路（６
０）は、Ｎｏ！ｌゲート（６３）とへＮｏゲート（６４
）とＮｕゲート（６５）とにより、下位３ビツト〜６ビ
ツＩ・の再生カウント信号８２〜Ｂ５が全て同じである
ときに、Ｎ　Ａ　Ｎ　Ｄゲート（６６）にローレベル信
号“′０°゛を供給する。また、各Ｅｘ−ＮＯＲゲート
（６１１）　〜（６１６）により、下位７ビツト〜１２
ビツトの再生カランｌ−信号Ｂ６〜Ｂｌｌと基準カウン
ト信号Ｒ６〜Ｒ１１とが一至文しないときには、ＮＡＮ
Ｄゲート（６６）にいずれかの１Ｅｘ−ＮＯＲゲー）（
６１１）　〜（６１６）からローレベル信号“０パが供
給されるようになる。

そして、ＮＡＮＤゲート（６６）は、いずれかの入力端
子にローレベル信号゛０゛が供給されるとハイレベル信
号“１°“を出力し、ＲＳＳフリップフロップ６７）か
ら出力端子（６７ａ）を介して再生信号用カウンタ（２
１）にこのハイレベル信号“１゛が供給されると、再生
信号用カウンタ（２１）が出力するカウント値を、強制
的に基準信号用カウンタ（２２）が出力するカウント値
に一致させる如くしである。

次に、出力コントロール回路（４０）以降の構成につい
て、再び第１図を参照して説明すると、出力コントロー
ル回路（４０）からアナログスイッチ（７１）又は（７
２）に制御信号が供給される如くしてあり、アナログス
イッチ（７１）の一端には電源端子よりの５■の電圧信
号が供給され、アナログスイッチ（７２）の一端は接地
電位としである。そして、電源端子を抵抗器（７３）と
抵抗器（７４）との直列回路を介して接地してあり、こ
の抵抗器（７３）　、　（７４）の接続中点を両スイッ
チ（７１）　、　（７２）の他端と共通に接続しである
。そして、この抵抗器（７３）　、　（７４）の接続中
点をローパスフィルタ（９）と増幅器０ωとの直列回路
を介してモータ駆動回路（１１）に接続し、この接続中
点に得られる電圧信号に応じた駆動制御信号を駆動回路
（１１）に供給する。

表 Ｇ２サーボ回路の動作 次に、本例のサーボ回路が行うスピンドルモータ０２）
の制御動作を説明する。

まず、ディスク（１）の回転に従って光学ピックアンプ
（２）より取出される再生ディジタルオーディオ信号よ
り再生クロック信号発生器（７）で作成されるフレーム
周期の再生クロック信号を、再生信号用カウンタ（２１
）でカウントする。このときのカウント値を表１に示す
。

この表１は下位１ビツト〜７ビツト（ＢＯ−８６）を示
し、８ビツト〜１２ビツトは省略しである。この場合、
６ビツトＢ５に“１′°が立上った瞬間を基準として、
この点（以下基準点とする）からのフレーム差を±２９
フレームまで示している。そして、基準信号用カウンタ
（２２）が出力する１２ビツトのカウント信号も、表１
に示した再生信号用カウンタ（２１）のカウント信号と
同様に変化する信号であり、実際には基準カウント信号
の６ビツトＲ５が°゛１°゛に立上った瞬間で後述する
フレーム差の検出を行う。

ここで、まず２８フレ一ム差検出回路（６０）では、下
位３ビツト〜６ビツトの再生カウント信号Ｂ２〜Ｂ５が
全て同じであるか否かを検出して、基準点から±２８フ
レーム差があるか否かを検出する。

即ち、表１に示す如く、基準点から±２８２８フレーム
差のときには下位３ビツト〜６ビツトの再生カウント信
号８２〜Ｂ５は“００００”又ハ゛１１１１”以外の値
となり、４桁の値が全て一致することはない。逆に、２
８フレ一ム以上の差があると、この再生カウント信号８
２〜Ｂ５は“’ｏｏｏｏ″°又は“１１１１”となる。

そして、下位７ビツト〜１２ビツトの再生カウント信号
Ｂ６〜Ｂｌｌと基準カウント信号Ｒ６〜Ｒ１１とが一致
していないことをこの２８フレ一ム差検出回路（６０）
が検出したときには、基準カウント信号と再生カウント
信号とが２８フレ一ム以上に大幅にずれているとし、±
２８２８フレ一ムの差があるとする。

そして、この２８フレ一ム差検出回路（６０）が±２８
２８フレーム差であることを検出したときには、再生信
号用カウンタ（２１）のカウント値を強制的に基準信号
用カウンタ（２２）のカウント値にさせ、常に±２８２
８フレ一ムの差となるようにしている。

そして、この常に±２８２８フレ一ムの差とされる再生
カウント信号が、基準カウント信号に対し±４フレーム
以内の差であるかを４フレ一ム差検出回路（５０）で検
出する。即ち、上述した４フレ一ム差検出回路（５０）
の±４４フレ一ム差検出で、下位６ビツト目の基準カウ
ント信号Ｒ５が立上ったときに、下位３ビツト〜５°ビ
ツトの再生カウント信号Ｂ２．Ｂ３．Ｂ４が全て一致（
“１１１　”又は“０００”）しているか否かの検出を
行う。この信号８２〜Ｂ４が“１１１“又は“ｏｏｏ”
である状態は、±２８２８フレ一ムであるときには、表
１に実線で囲んで示す如く、基準点から±４４フレーム
差内のときだけであるので、±４フレーム差の範囲であ
ることが検出される。

そして、この±４４フレ一ム上の差であることが検出さ
れると、４フレ一ム差検出回路（５０）から出力コント
ロール回路（４０）に差が開いた方向に応じた信号を供
給する。この出力コントロール回路（４０）は、４フレ
一ム差検出回路（５０）から信号が供給されない限りは
、位相比較器（３０）での位相比較結果に応じた信号を
出力する。即ち、位相比較器（３０）は、第３図に示す
如く、下位２ビツト目の基準カウント信号Ｒ１と再生カ
ウント信号Ｂ１の位相差を比較して、位相差を補正する
パルス信号を出力コントロール回路（４０）に供給する
。このとき、４フレ一ム差検出回路（５０）から４フレ
一ム以上の差があることを示す信号が供給されない限り
は、二の位相差補正パルス信号がそのままアナログスイ
ッチ（７１）又は（７２）の制御端子（７１ａ）又は（
７２ａ）に供給される。

このアナログスイッチ（７１）及び（７２）は制御端子
（７１ａ）及び（７２ａ）に制御信号が供給されて接続
状態になると、抵抗器（７３）　、　（７４）の接続中
点Ｉｎの電位が変化する。即ち、両アナログスイッチ（
７１）及び（７２）が非接続状態では、接続中点ｍの電
位は５■の電源電圧を抵抗器（７３）と抵抗器（７４）
とで分圧した値（例えば２．５Ｖ）になっている。とこ
ろが、基準カウント信号Ｒ１よりも再生カウント信号Ｂ
１の位相の方が進んでいるときには、アナログスイッチ
（７１）の制御端子（７１ａ）に位相比較器（３０）か
ら出力コントロール回路（４０）を介して制御信号（位
相差補正パルス信号）が供給され、接続中点ｍに５■の
電源電圧が直接供給されるようになり、制御信号が供給
される間だけ接続中点ｍの電位が５■になる。また、基
準カウント信号Ｒ１より再生カウント信号Ｂ１の位相が
遅れているときには、アナログスイッチ（７２）の制御
端子（７２ａ）に位相比軽罪（３０）から出力コントロ
ール回路（４０）を介して制御信号が供給され、接続中
点ｍが接地された状態になり、制御信号が供給される間
だけ接続中点ｍの電位が０■になる。

このようにして、位相比較器（３０）で検出した位相差
に応じて接続中点ｍの電位が５Ｖ、２．５Ｖ。

０■の３値のいずれかに変化し、ローパスフィルタ（９
）で平均化されると共に増幅器ＧＯ）で増幅されたこの
電圧信号がモータ駆動回路（１１）に供給される。

そして、モータ駆動回路（ＩＩ）は接続中点ｍの電位が
２．５■のときにモータ０２）の回転を一定状態にし、
この電圧信号の変化に応じてモータｑ２１の回転を速く
したり或いは遅くすることで位相差を無くするようにし
、ディスク（１）の回転サーボ動作を行う。

このときの制御動作を第６図に示すと、基準点とのフレ
ーム差が±４フレームの範囲では、モータ駆動回路（１
１）に供給される制御信号の電圧が、実線で示す如くフ
レーム差に応じて略直線的に変化する。

ところで、この位相比較器（３０）からの信号による位
相サーボを行うのは、基準カウント信号に対する再生カ
ウント信号のフレーム差が４フレ一ム以内のときであり
、４フレ一ム以上差があるときには、４フレ一ム差検出
回路（５０）から出力コンロール回路（４０）に所定の
検出信号（＋方向の検出信号又は一方向の検出信号）が
供給され、位相比較器（３０）での比較結果が無視され
る。そして、この４フレ一ム差検出回路（５０）からの
検出信号が、出力コントロール回路（４０）を介してア
ナログスイッチ（７１）又は（７２）の制御端子（７１
ａ）又は（７２ａ）に−定レベルの連続的な制御信号と
して供給される。

このため、モータ駆動回路（１１）には、最大レベル（
＋方向の差のとき）或いは最低レベル（一方向の差のと
き）の電圧信号が連続的に供給され、モータ０２）の回
転が基準となる回転速度に比べ最も速い状態又は最も遅
い状態になり、迅速に基準点に近づこうとする。

このときの制御動作を第６図に示すと、基準点とのフレ
ーム差が±４フレーム以上では、モータ駆動回路（１０
に供給される制御信号の電圧が一定になる。そして、上
述した如く±２８２８フレーム差にならないように強制
的に制御されるので、この一定電圧の信号による制御動
作は最大で±２８フレーム差のときまで対処する。

そして、この±４４フレーム上差がある状態から上述し
たサーボ制御により差が少なくなるときには、基準カウ
ント信号とのフレーム差が±２２フレ一ム内になると、
位相比較器（３０）での比較結果に応じた位相制御にな
る。即ち、４フレ一ム差検出回路（５０）には±２２フ
レ一ム差検出が設けてあり、±４フレーム以上の差を検
出したときにセットされるＲＳフリップフロップ（５３
）を、この±２２フレ一ム差検出が±２２フレ一ム内の
差を検出したときにリセットするようにしている。この
ため、−旦４フレーム以上の差になると、基準点に近づ
いて３フレーム及び４フレームの差になったときにも、
第６図に破線で示す如く、モータ駆動回路（１１）への
最大レベル又は最低レベルの電圧信号の供給が続く。そ
して、基準カウント信号と再生カウント信号との差が２
フレ一ム以内になると、位相比較器（３０）での比較結
果に比例して電圧値が変化する第６図に実線で示す如き
状態になる。なおこの±２フレーム差の検出は、表１に
破線で囲んで示す如（、下位２ビット〜５ピッＩ−（Ｂ
ｌ〜Ｂ４）の一致（“’　１１１１　”又は°’ｏｏｏ
ｏ’りを検出することで行われる。

このように本例のサーボ回路によると、第６図に示す如
く、基準信号と再生信号との差が±４４フレーム内であ
るときには位相差に比例して制御信号レベルが変化し、
±４フレームから±２８フレームまでの差であるときに
は最大レベル又は最低レベルの制御信号が得られる。こ
のため、基準信号と再生信号との±２８フレーム差まで
このサーボ回路は対処でき、２８フレ一ム以上ずれない
とディスク（１）からの再生オーディオ信号の音とび現
象が発生せず、従来に比べ対処できる位相ずれ量が大幅
に大きくなる利益がある。しかも本例においては、４フ
レ一ム以上の差があるときには最大又は最低の一定レベ
ルの電圧信号をモータ駆動回路（ＩＩ）に供給するよう
にしたので、高速で安定状態に収束し、サーボ動作の応
答性が良い。そして、この４フレ一ム以上開いた状態か
ら差が縮まったときには、±２２フレ一ム内の差になっ
てから位相差に比例して制御信号レベルが変化し、２〜
４フレームの間ではヒステリシスを持って制御信号レベ
ルが変化するようになる。このため、基準信号との差が
４フレ一ム前後の位置、即ち最大レベル又は最低レベル
で一定の電圧信号と位相差に応じて変化する電圧信号と
の切喚わり点の近傍でのサーボ動作がスムーズに安定し
て行われる。さらに、モータ駆動回路（１１）に供給す
る電圧信号の直流化を行うローパスフィルタ（９）は、
従来の±４フレーム差までしか対処できない回路と同等
の比較的遮断周波数の高いものが使用でき、遮断周波数
の低い高価なフィルタを使用する必要がない。

なお、上述実施例においてはＣＤ再生装置のスピンドル
モータ用サーボ回路に本発明を適用した例につき述べた
が、線速度一定の回転制御を行う他の同様なサーボ回路
に本発明が適用できることは勿論である。さらに、本発
明は上述実施例に限らず、本発明の要旨を逸脱すること
なく、その他種々の構成が取り得ることは勿論である。

Ｉ］　発明の効果 本発明のサーボ回路によると、基準信号と再生信号との
位相差が相当ある状態でも良好に安定状態に集束して、
良好なサーボ制御ができる利益がある。

【図面の簡単な説明】

第１図は本発明のサーボ回路の一実施例を示す構成図、
第２図、第４図及び第５図は夫々第１図例の回路の要部
を示す構成図、第３図及び第６図は夫々第１図例の説明
に供給する波形図、第７図は従来のサーボ回路の一例を
示す構成図、第８図は第７図例の説明に供する波形図で
ある。 （１）はディスク、（４）は再生クロック信号発生器、
（７）は基準クロック信号発生器、（１１）はモータ駆
動回路、０２）はスピンドルモータ、（２１）は再生信
号用カウンタ、（２２）は基準信号用カウンタ、（３０
）は位相比較器、（５０）は４フレ一ム差検出回路、（
６０）は２８フレ一ム差検出回路である。 イ言　号〃シ　刀５　順〕 第３図 同 松隈秀盛 ４フし一乙麦＃エロ路と：ｒ、Ｔｌコ ｗｆＩ４　区 ２８フＬ−４差債出１コ路を干１１コ 第５図 第７図 信号波Ｗ５１囚

Claims (1)

1. 【特許請求の範囲】 記録媒体より得られる再生信号と基準信号発生器より得
   られる基準信号との位相差を比較し、この比較結果に基
   づいて上記記録媒体駆動手段に制御信号を供給するサー
   ボ回路において、 上記位相差が所定の第１の範囲内にあるとき、位相差に
   応じて制御信号レベルを変化させて安定状態に集束させ
   、 上記位相差が上記第１の範囲外にあるとき、位相差にか
   かわらず制御信号レベルを所定レベルに維持させ、 上記位相差が上記第１の範囲外からこの第１の範囲内に
   集束したとき、この位相差が上記第１の範囲よりも狭い
   第２の範囲内になるまで制御信号レベルを上記所定レベ
   ルに維持させ、この第２の範囲内に集束した後は上記位
   相差に応じて制御信号レベルを変化させるようにしたこ
   とを特徴とするサーボ回路。