JPS59159685A - モ−タ回転速度制御方式 - Google Patents
モ−タ回転速度制御方式Info
- Publication number
- JPS59159685A JPS59159685A JP58034064A JP3406483A JPS59159685A JP S59159685 A JPS59159685 A JP S59159685A JP 58034064 A JP58034064 A JP 58034064A JP 3406483 A JP3406483 A JP 3406483A JP S59159685 A JPS59159685 A JP S59159685A
- Authority
- JP
- Japan
- Prior art keywords
- motor
- phase
- disk
- value
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P23/00—Arrangements or methods for the control of AC motors characterised by a control method other than vector control
- H02P23/18—Controlling the angular speed together with angular position or phase
- H02P23/186—Controlling the angular speed together with angular position or phase of one shaft by controlling the prime mover
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Rotational Drive Of Disk (AREA)
- Control Of Electric Motors In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、コンパクト・ディスク・デジタル・オーディ
オ・プレーヤ（以下ＣＤプレーヤと略す）を駆動するモ
ータの回転速度制御方式に関する。
オ・プレーヤ（以下ＣＤプレーヤと略す）を駆動するモ
ータの回転速度制御方式に関する。
ＣＤ、プレーヤにおけるディスク回転速度は、接線速度
Ｖが一定になるように制御される。そのため、回転角速
度ωはピンクアンプの位置、即ぢトレース半ｆｌ ｒに
対して次式のように変化する。
Ｖが一定になるように制御される。そのため、回転角速
度ωはピンクアンプの位置、即ぢトレース半ｆｌ ｒに
対して次式のように変化する。
ω−一 （Ｖニ一定）
この回転制御は、ディスクから検出されるデータ信号よ
りクロック信号を再生し、別途水晶発振によりｆｊＰら
れる基準クロック信号と同期するようにｆ） Ｌ Ｌに
よりスピンドルモータの回転速度ωを制御するのか通當
である。しかし、そのＰ Ｌ Ｌの動作範囲（キャプチ
ャレンジ５ ロックレンジ）は、クロック再生回路の動
作範囲に直接依存するため狭く、ディスク回転スタート
時や、振動などの外乱によるｌ：１ツク外れなどに対し
て、円７１へ・かつ安定な動作をｙｊ）るためには何ら
かの補助的な制御手段か必要である。
りクロック信号を再生し、別途水晶発振によりｆｊＰら
れる基準クロック信号と同期するようにｆ） Ｌ Ｌに
よりスピンドルモータの回転速度ωを制御するのか通當
である。しかし、そのＰ Ｌ Ｌの動作範囲（キャプチ
ャレンジ５ ロックレンジ）は、クロック再生回路の動
作範囲に直接依存するため狭く、ディスク回転スタート
時や、振動などの外乱によるｌ：１ツク外れなどに対し
て、円７１へ・かつ安定な動作をｙｊ）るためには何ら
かの補助的な制御手段か必要である。
第１図は従来のＣＤプレーヤの概略構成図で、１は光デ
ィスク、２は該ディスクを回転させるスピンドルモータ
、３は光ビックアンプ、４は該ピックアップをディスク
１の半径方向に移動させるランクギヤ、５は該ギヤと噛
合するピニオンギヤ、６はギヤ５と同軸に設けられたポ
テンショメークで、このポテンショメータ６によって光
ピックア・７プ３の位置ｒを補助的なスピンドルモータ
駆動制御電圧ＶＣ′に変換する。
ィスク、２は該ディスクを回転させるスピンドルモータ
、３は光ビックアンプ、４は該ピックアップをディスク
１の半径方向に移動させるランクギヤ、５は該ギヤと噛
合するピニオンギヤ、６はギヤ５と同軸に設けられたポ
テンショメークで、このポテンショメータ６によって光
ピックア・７プ３の位置ｒを補助的なスピンドルモータ
駆動制御電圧ＶＣ′に変換する。
この制御電圧■Ｃ′ は上述した補助手段によるもので
、通常はフェイズロックドループＰＬＬによるモータ制
御電圧Ｖｃを用いる。７は光ピツクアップ３により得ら
れたデータ信号を増幅するプリアンプ、８は増幅された
データ信号Ｓからクロック信号ＣＫを再生するクロック
再生回路、９は再生クロック信号ＣＫを基準発振器１０
の出力Ｆと位相比較する位相比較器、１１は比較器９の
出力から位相差を示す低周波成分だけを取り出すローパ
スフィルタ、１２は位相補償回路で、これらによりフェ
イズロックドループＰＬＬが構成される。
、通常はフェイズロックドループＰＬＬによるモータ制
御電圧Ｖｃを用いる。７は光ピツクアップ３により得ら
れたデータ信号を増幅するプリアンプ、８は増幅された
データ信号Ｓからクロック信号ＣＫを再生するクロック
再生回路、９は再生クロック信号ＣＫを基準発振器１０
の出力Ｆと位相比較する位相比較器、１１は比較器９の
出力から位相差を示す低周波成分だけを取り出すローパ
スフィルタ、１２は位相補償回路で、これらによりフェ
イズロックドループＰＬＬが構成される。
このＰＬＬで得られた閉ループの常用制御電圧Ｖｃとポ
テンショメーク６による開ループの補助制御電圧Ｖｃ’
は、切替回路１３で選択されてモータ２の駆動回路１
４に供給される。１５はデータ信号Ｓと再生クロ・ツク
ＣＫからオーディオ信号を再生するデコーダで、再生ク
ロックＣＫが同期外れを起ごしだ場合は同期外れ信号を
発生して切替回路１３を図示とは逆のＶｃ′側に切替え
る。
テンショメーク６による開ループの補助制御電圧Ｖｃ’
は、切替回路１３で選択されてモータ２の駆動回路１
４に供給される。１５はデータ信号Ｓと再生クロ・ツク
ＣＫからオーディオ信号を再生するデコーダで、再生ク
ロックＣＫが同期外れを起ごしだ場合は同期外れ信号を
発生して切替回路１３を図示とは逆のＶｃ′側に切替え
る。
補助手段により得られる制御電圧■ｃ′ は、ピックア
ップ３の位置ｒ（ディスク１の中心からの半径方向の距
離）に反比例する値で、例えばピンクアップ３がディス
ク中心へ向って移動すると（ｒ小）、、Ｖｃ′大となっ
てモータ２、従ってディスク１の回転数を上昇させる。
ップ３の位置ｒ（ディスク１の中心からの半径方向の距
離）に反比例する値で、例えばピンクアップ３がディス
ク中心へ向って移動すると（ｒ小）、、Ｖｃ′大となっ
てモータ２、従ってディスク１の回転数を上昇させる。
これは前栽に示したように角速度ωを上昇させて接線速
度Ｖを一定に保つためである。ところが、この補助手段
ではスピンドルモータ２の特性（印加電圧対回転角速度
）のバラツキやピックアップ３およびその摺動機構４，
５の取付誤差などに対して、例えば、ポテンショメーク
６に直列に挿入した抵抗Ｒ１，Ｒ２をｎ１ｄ整しなけれ
ばならない欠点がある。
度Ｖを一定に保つためである。ところが、この補助手段
ではスピンドルモータ２の特性（印加電圧対回転角速度
）のバラツキやピックアップ３およびその摺動機構４，
５の取付誤差などに対して、例えば、ポテンショメーク
６に直列に挿入した抵抗Ｒ１，Ｒ２をｎ１ｄ整しなけれ
ばならない欠点がある。
本発明は１、上述した欠点を除去しようとするもので、
ディスクから検出されるデータ信号がＮＲＺ−１形式の
パルス信号であって、規格上最大パルス幅がＬＩＴ’
（Ｔ′ ：再生クロックの周期）であるため、その最
大パルス幅を基準クロ・ツク（周期Ｔ）で計測し、基準
幅ＬＩＴとの大小を検出してスピンドルモータの回転速
度を制御すればＰＬＬのキャプチャレンジに追い込むこ
とができる点に着目したものである。
ディスクから検出されるデータ信号がＮＲＺ−１形式の
パルス信号であって、規格上最大パルス幅がＬＩＴ’
（Ｔ′ ：再生クロックの周期）であるため、その最
大パルス幅を基準クロ・ツク（周期Ｔ）で計測し、基準
幅ＬＩＴとの大小を検出してスピンドルモータの回転速
度を制御すればＰＬＬのキャプチャレンジに追い込むこ
とができる点に着目したものである。
本発明のモータ回転速度制御方式は、モータによってデ
ィスクを回転し、且つ該ディスクの半径方向に移動可能
なピンクアップによって該ディスクからデータを読み取
る装置の該モータの回転速度を、富時は該データから再
生された再生クロ・ツク信号の位相が基準クロック信号
の位相と一致するようにフェイズロックドループを用い
て制御するモータ回転制御方式において、該データに含
まれる各パルスの幅を該基準クロックもしくはその整数
倍の周波数の信号で計数するカウンタと、該カウンタの
計数値Ｘをレジスタに記ｔｌされた過去の最大値Ｙと比
較する第１のマグニチコーードコンパレークと、該コン
パレータがＸ＞Ｙと判定したときは該計数値Ｘでその記
憶内容が更新される該レジスタと、該レジスタの内容Ｙ
を基準値より僅かに太きい上ｌ１ＩＩＩ設定値Ｙ１λと
比較する第２のマグニチュードコンパレータおよび該基
準値より僅かに小さい下側設定値ＹＬと比較する第３の
マグニチュードコンパレータと、該第２のマグニチュー
しコンパレータがＹ＞Ｙｕと判定したときは前記モータ
の回転数を上昇させるような、また該第３のマグニチュ
ードコンパレータがＹ＜ＹＬと判定したときは該モータ
の回転数を低下させるような電圧を生じるチャージポン
プ回路とを備える補助制御電圧発生回路を設け、前記フ
ェイズロックドループか同期外れの状態にあるときは該
１＋Ｉｉ助制御電圧発生回路の出力によって前記モータ
の回転数を制御して前記再生クロックの周波数を該フェ
イスシトツクドループのキャプチャレンジまで持ち込む
ことを特徴とするが、以下図示の実施例を参照しながら
これを詳細に説明する。
ィスクを回転し、且つ該ディスクの半径方向に移動可能
なピンクアップによって該ディスクからデータを読み取
る装置の該モータの回転速度を、富時は該データから再
生された再生クロ・ツク信号の位相が基準クロック信号
の位相と一致するようにフェイズロックドループを用い
て制御するモータ回転制御方式において、該データに含
まれる各パルスの幅を該基準クロックもしくはその整数
倍の周波数の信号で計数するカウンタと、該カウンタの
計数値Ｘをレジスタに記ｔｌされた過去の最大値Ｙと比
較する第１のマグニチコーードコンパレークと、該コン
パレータがＸ＞Ｙと判定したときは該計数値Ｘでその記
憶内容が更新される該レジスタと、該レジスタの内容Ｙ
を基準値より僅かに太きい上ｌ１ＩＩＩ設定値Ｙ１λと
比較する第２のマグニチュードコンパレータおよび該基
準値より僅かに小さい下側設定値ＹＬと比較する第３の
マグニチュードコンパレータと、該第２のマグニチュー
しコンパレータがＹ＞Ｙｕと判定したときは前記モータ
の回転数を上昇させるような、また該第３のマグニチュ
ードコンパレータがＹ＜ＹＬと判定したときは該モータ
の回転数を低下させるような電圧を生じるチャージポン
プ回路とを備える補助制御電圧発生回路を設け、前記フ
ェイズロックドループか同期外れの状態にあるときは該
１＋Ｉｉ助制御電圧発生回路の出力によって前記モータ
の回転数を制御して前記再生クロックの周波数を該フェ
イスシトツクドループのキャプチャレンジまで持ち込む
ことを特徴とするが、以下図示の実施例を参照しながら
これを詳細に説明する。
第２図は本発明の一実施例を示す構成図で、第３図は各
部信号波形図である。プリアンプ７から位相補償回路１
２までの、ＰＬＬを構成する各部は第１図と同様である
が、アントゲ−Ｉ・２０およびインバータ２１を入力段
とする補助制御電圧発生回路の構成は第１図と異なる。
部信号波形図である。プリアンプ７から位相補償回路１
２までの、ＰＬＬを構成する各部は第１図と同様である
が、アントゲ−Ｉ・２０およびインバータ２１を入力段
とする補助制御電圧発生回路の構成は第１図と異なる。
即ち、アントゲート２０はプリアンプ７の出力データ信
号Ｓかある間だけ基準発振器１０の出力Ｆを通過させ、
通過した基準クロック信号Ｆ′をカウンタ２２に力うン
１−させる。またインハーク２１はデータ信号Ｓを反転
して、その反転出力百の立上りでカウンタ２２をクリア
する。従って、バイナリカウンタ２２は基準クロックＦ
の周期Ｔを単位としてデータ信号Ｓの正のパルス幅を計
測する。Ｘはその計数値で、パルス幅が長い程０． １
． ２．・・・・・・と上昇する。最大値レジスタ２３
はマグニチュードコンパレータ２４からのストレージ信
号八を受けてそのときの計数値Ｘを記憶する。このスト
レージ信号Ａは、レジスタ２３の出力Ｙと現在の計数値
Ｘとを比較してＸ＞Ｙのときにだけ出力されるので、レ
ジスタ２３の内容Ｙは過去の計数値Ｘの最大値となる。
号Ｓかある間だけ基準発振器１０の出力Ｆを通過させ、
通過した基準クロック信号Ｆ′をカウンタ２２に力うン
１−させる。またインハーク２１はデータ信号Ｓを反転
して、その反転出力百の立上りでカウンタ２２をクリア
する。従って、バイナリカウンタ２２は基準クロックＦ
の周期Ｔを単位としてデータ信号Ｓの正のパルス幅を計
測する。Ｘはその計数値で、パルス幅が長い程０． １
． ２．・・・・・・と上昇する。最大値レジスタ２３
はマグニチュードコンパレータ２４からのストレージ信
号八を受けてそのときの計数値Ｘを記憶する。このスト
レージ信号Ａは、レジスタ２３の出力Ｙと現在の計数値
Ｘとを比較してＸ＞Ｙのときにだけ出力されるので、レ
ジスタ２３の内容Ｙは過去の計数値Ｘの最大値となる。
マグニチュードコンパレータ２５゜２６ばＹとその上−
下限値Ｙｕ、ＹＬを比較する。
下限値Ｙｕ、ＹＬを比較する。
Ｙ＞’ｌｕはディスク１の回転速度が基準より低いこと
を意味するので、コンパレ゛−り２５は出力Ｂを１（（
ハイ）レベルにして制御電圧ＶＣ′を上昇させ−る（高
電圧にする）。つまり、該出力Ｂはレジスタ２７に取り
込まれてチャージポンプ回路２９のアンプ信ｑ（Ｊとな
る。逆にＹ＜ＹＬであるとディスク１の回転速度が基準
より高いことを意味するので、コンパレータ２６は出力
ＣをＨレベルにして制御電圧Ｖｃ′を低下させる（高出
力インピダンスにする）。つまり、該出力Ｃはレジスタ
２８に取り込まれてチャージポンプ回路２９のダウン信
号りとなる。
を意味するので、コンパレ゛−り２５は出力Ｂを１（（
ハイ）レベルにして制御電圧ＶＣ′を上昇させ−る（高
電圧にする）。つまり、該出力Ｂはレジスタ２７に取り
込まれてチャージポンプ回路２９のアンプ信ｑ（Ｊとな
る。逆にＹ＜ＹＬであるとディスク１の回転速度が基準
より高いことを意味するので、コンパレータ２６は出力
ＣをＨレベルにして制御電圧Ｖｃ′を低下させる（高出
力インピダンスにする）。つまり、該出力Ｃはレジスタ
２８に取り込まれてチャージポンプ回路２９のダウン信
号りとなる。
第４図はチャージポンプ回路２９の一例で、コンデンサ
Ｃ１の充電電圧が制御電圧Ｖｃ’ となる。
Ｃ１の充電電圧が制御電圧Ｖｃ’ となる。
このコンデンサＣ１はレジスタ２７の出力ＵがＨレベル
になるとダイオ−ＦＤ＋、抵抗Ｒ３を通して充電され、
逆にレジスタ２８の出力りがＬ（ロー）レベルになると
抵抗Ｒ４、ダイオードＤ２を通して放電される。但し、
出力りのＬレベルば、コンパレーク２Ｇの出力ＣのＨレ
ベル（Ｙ＜ＹＬ）に対応するものとする。
になるとダイオ−ＦＤ＋、抵抗Ｒ３を通して充電され、
逆にレジスタ２８の出力りがＬ（ロー）レベルになると
抵抗Ｒ４、ダイオードＤ２を通して放電される。但し、
出力りのＬレベルば、コンパレーク２Ｇの出力ＣのＨレ
ベル（Ｙ＜ＹＬ）に対応するものとする。
第３図は上記回路構成においてＹｕ＝１２Ｔ、ＹＬ＝１
０Ｔに設定した場合（１１Ｔが基準値〉に、回転速度ω
が次第に増加して基準値（１点鎖線で示す）付近でクロ
ック再生回路８がロックし、ＰＬＬによる制御に切換わ
る様子を示したものである。尚、データ信号Ｓに現われ
る最大幅１１Ｔ′（Ｔ′は再生クロックＣＫの周期で、
ディスク１の回転速度に応じて変化する）のパルスは周
期的（フレーム周期）に発生するためレジスタ２３のク
リアおよびレジスタ２Ｌ２Ｂのストレージ動作はそれよ
り若干大きい周期で行う、３１はこの周期を決めるタイ
ミングパルス発生器で、３２はその出力パルスＰを僅か
に遅延させる遅延回路である。上述した制御電圧Ｖｃ’
はローパスフィルタ３０を通して切換回路１３に与え
られる。
０Ｔに設定した場合（１１Ｔが基準値〉に、回転速度ω
が次第に増加して基準値（１点鎖線で示す）付近でクロ
ック再生回路８がロックし、ＰＬＬによる制御に切換わ
る様子を示したものである。尚、データ信号Ｓに現われ
る最大幅１１Ｔ′（Ｔ′は再生クロックＣＫの周期で、
ディスク１の回転速度に応じて変化する）のパルスは周
期的（フレーム周期）に発生するためレジスタ２３のク
リアおよびレジスタ２Ｌ２Ｂのストレージ動作はそれよ
り若干大きい周期で行う、３１はこの周期を決めるタイ
ミングパルス発生器で、３２はその出力パルスＰを僅か
に遅延させる遅延回路である。上述した制御電圧Ｖｃ’
はローパスフィルタ３０を通して切換回路１３に与え
られる。
第５図は具体例で、２２Ａ、２２Ｂは基準クロックＦを
カウントするバイナリカウンタである。
カウントするバイナリカウンタである。
本例では精度を上げるために基準クロ・ツクＦの周波数
を２倍にしである。尚、他の回路各部もＩＣ化されてお
り、第２図と同じ符号を付しである。
を２倍にしである。尚、他の回路各部もＩＣ化されてお
り、第２図と同じ符号を付しである。
以上述べたように本発明によれば、ディスクから検出さ
れるデータ信号の最大パルス幅（一般に、フレーム同期
信号）を宙時監視して、それがＰＬＬの動作範囲から外
れる値になったときは該ディスクを回転させるモータに
対し、該パルス幅を基！１へ値に戻′３曾１１１助制御
電圧を与えるので、（１１従来の様な調整回路が不要と
なる、（２）スイッチング制御であるので応答が速い、
（３）集積化することにより小型化が図れる等の利点が
ある。
れるデータ信号の最大パルス幅（一般に、フレーム同期
信号）を宙時監視して、それがＰＬＬの動作範囲から外
れる値になったときは該ディスクを回転させるモータに
対し、該パルス幅を基！１へ値に戻′３曾１１１助制御
電圧を与えるので、（１１従来の様な調整回路が不要と
なる、（２）スイッチング制御であるので応答が速い、
（３）集積化することにより小型化が図れる等の利点が
ある。
第１図は従来のモータ回転速度制御方式の一例を示す構
成図、第２図は本発明の一実施例を示す構成図、第３図
は各部信号波形図、第４図はチャージポンプ回路の具体
例を示す構成図、第５図は本発明の補助制御電圧発生回
路の具体例を示すブロック図である。 図中、■はディスク、２はモータ、３はピックアップ、
８ばクロック再生回路、９は位相比較器、１０は基準発
振器、ＰＬＬばフェイズロックドループ、２２はカウン
タ、２３は最大値レジスタ、２４〜２６はマグニチュー
ドコンパレーク、２９はチャージポンプ回路である。 出 願 人 富士通テン株式会社 代理人弁理士 青 柳 稔
成図、第２図は本発明の一実施例を示す構成図、第３図
は各部信号波形図、第４図はチャージポンプ回路の具体
例を示す構成図、第５図は本発明の補助制御電圧発生回
路の具体例を示すブロック図である。 図中、■はディスク、２はモータ、３はピックアップ、
８ばクロック再生回路、９は位相比較器、１０は基準発
振器、ＰＬＬばフェイズロックドループ、２２はカウン
タ、２３は最大値レジスタ、２４〜２６はマグニチュー
ドコンパレーク、２９はチャージポンプ回路である。 出 願 人 富士通テン株式会社 代理人弁理士 青 柳 稔
Claims (1)
- モータによってディスクを回転し、且つ該ディスクの半
径方向に移動可能なピンクアンプによって該ディスクか
らデータを読み取る装置の該モータの回転速度を、常時
は該データがら再生された再生クロック信号の位相が基
準クロック信号の位相と一致するようにフェイズロック
ドループを用いて制御するモータ回転制御方式において
、該データに含まれる各パルスの幅を該基準クロックも
しくはその整数倍の周波数の信号で計数するカウンタと
、該カウンタの計数値Ｘをレジスタに記憶された過去の
最大値Ｙと比較する第１のマグニチュードコンパレータ
と、該コンバレータカｘ＞Ｙと判定したときは該計数値
Ｘでその記憶内容が更新される該レジスタと、該レジス
タの内容Ｙを基準値より僅かに大きい上側設定値Ｙｕと
比較する第２のマグニチュードコンパレータおよび該基
準値より僅かに小さい下側設定値ＹＬと比較する第３の
マグニチュードコンパレータと、該第２のマグニチュー
ドコンパレータがＹ＞Ｙｕと判定したときは前記モータ
の回転数を上昇させるような、また該第３のマグニチュ
ードコンパレータがＹ〈ＹＬ、と判定したときは該モー
タの回転数を低下させるような電圧を生じるチャージポ
ンプ回路とを備える補助制御電圧発生回路を設け、前記
フェイズロックドループが同期外れの状態にあるときは
該補助制御電圧発生回路の出力によって前記モータの回
転数を制御して前記再生クロックの周波数を該フェイズ
ロックドループのキャプチャレンジまで持ち込むことを
特徴とするモータ回転速度制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58034064A JPS59159685A (ja) | 1983-03-02 | 1983-03-02 | モ−タ回転速度制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58034064A JPS59159685A (ja) | 1983-03-02 | 1983-03-02 | モ−タ回転速度制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59159685A true JPS59159685A (ja) | 1984-09-10 |
| JPH0376551B2 JPH0376551B2 (ja) | 1991-12-05 |
Family
ID=12403828
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58034064A Granted JPS59159685A (ja) | 1983-03-02 | 1983-03-02 | モ−タ回転速度制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59159685A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02101676A (ja) * | 1988-10-06 | 1990-04-13 | Sony Corp | サーボ回路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57168170A (en) * | 1981-04-09 | 1982-10-16 | Sony Corp | Inversion interval detection circuit for signal |
| JPS57211612A (en) * | 1981-06-23 | 1982-12-25 | Sony Corp | Phase servo circuit |
-
1983
- 1983-03-02 JP JP58034064A patent/JPS59159685A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57168170A (en) * | 1981-04-09 | 1982-10-16 | Sony Corp | Inversion interval detection circuit for signal |
| JPS57211612A (en) * | 1981-06-23 | 1982-12-25 | Sony Corp | Phase servo circuit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02101676A (ja) * | 1988-10-06 | 1990-04-13 | Sony Corp | サーボ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0376551B2 (ja) | 1991-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930007182B1 (ko) | 고속 액세스 시간을 가진 광 디스크 레코드 플레이어 | |
| US5666341A (en) | Data detection apparatus | |
| JPS58220226A (ja) | 位相ロツクル−プ制御回路 | |
| KR100190032B1 (ko) | Efm 데이타 복원용 클럭 발생방법 및 그 방법을 수행하는 위상동기 루프 | |
| JPH0756730B2 (ja) | スピンドルサーボ回路 | |
| JP2891125B2 (ja) | 光ディスク再生装置 | |
| JPS6314424B2 (ja) | ||
| US4539666A (en) | Apparatus for controlling rotation of a record disk at a constant linear velocity | |
| US5636196A (en) | Optical disc apparatus with selectively shiftable seek operation capture range | |
| JPS59159685A (ja) | モ−タ回転速度制御方式 | |
| JP2712195B2 (ja) | 光ディスク再生装置 | |
| JP2907022B2 (ja) | 光ディスク再生装置 | |
| JPH05109182A (ja) | 光デイスク再生装置 | |
| JPS59198563A (ja) | モ−タ回転速度制御方式 | |
| JPS58100206A (ja) | デジタル信号の再生装置 | |
| JP3342937B2 (ja) | データ再生用ｐｌｌ回路の制御装置及びデータ再生システム | |
| KR920008989B1 (ko) | 콤팩트 디스크의 기록시 일정한 선속도 제어회로 및 방법 | |
| JPH087468A (ja) | 光ディスク再生装置 | |
| KR100217185B1 (ko) | 다종 디스크 재생장치용 위상동기루프의 전압제어발진기 입력전압 조정장치 | |
| JPS6245335Y2 (ja) | ||
| JPH0135420B2 (ja) | ||
| JPH1069730A (ja) | 光ディスク再生装置 | |
| JPH0327986B2 (ja) | ||
| JPH0332152B2 (ja) | ||
| JPS59107453A (ja) | デイスクレコ−ド再生装置 |