JPS59107453A

JPS59107453A - デイスクレコ−ド再生装置

Info

Publication number: JPS59107453A
Application number: JP21571282A
Authority: JP
Inventors: Akira Kobayashi; 明小林
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1982-12-09
Filing date: 1982-12-09
Publication date: 1984-06-21

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の技術分野〕この発明は例えば線速度一定力式でデジタル化されたデ
ータが記録されるディスクを再生するディスクレコード
再生装置に係シ、特にそのディスク駆動用モータの回転
を停止せしめるブレーキ回路の改良に関する。

〔発明の技術的背景〕

近時ＰＣＭ技術の発達に伴い、例えばオーディオ信号ｔ
−ＰｃＭ化したデジタルデータに変換して記録した記録
媒体を再生しもとのオーディオ信号に戻すようにしたシ
ステムは、きわめて良好なＳハ比ならびにダイナミック
レンジを有したオーディオ信号の再生を可能とするよう
になっている。従来このようなＰＣＭ化したデジタルデ
ータを再生し高品位のアナログ信号を得るようにした装
置として、磁気テープに対し多数のトラックを有する固
定ヘッドによフデジタルデータを記録再生するテープレ
コーダや、テレビジョン信号に重畳したデジタルデータ
を回転ヘッドによ少記録再生するテープレコーダ以外に
、デジタルデータをビット列の凹凸に対応させて記録し
たデジタルディスクレコードを再生するディスクレコー
ド再生装置が提供されるようになっている。

このようなデジタルディスクレコードとじて良く知られ
るコンパクトディスクＣＤは、高密度記録ならびに長時
間再生を実現するため、ビット列が略渦巻状に周知の線
速度一定ＣＬＶ方式で記録されるようになっており、こ
のピット列が例えばレーデ−を用いた光学式ピックアッ
プによシ読出されるものである。したがってコンパクト
ディスク（以下単にディスクと称する）の再生をなすデ
ィスクレコード再生装置は、ピックアップとディスクの
ビット列との相対速度が常に一定となるようにディスク
駆動用モータの回転数を制御するようになっている。こ
れによシ、ディスクは、該ディスクの中心からピックア
ップ塩の距離を、とし線速度をτとすれば、Ｎ＝−□ ２πｒで示される回転数Ｎで回転駆動されるものであシ、ピッ
クアップによるピット列のトラッキングが内側から外側
に移るに従い、回転数が高い状態から低り状態へ徐々に
遷移するように、駆動せしめられるものである。このデ
ィスク駆動用モータの回転数制御は、例えばディスクか
ら読出して得られた信号をもとに自己周期用クロック信
号を生成して行うようになっている。

ここで、第１図を参照しながらコン・千りトディスクを
再生するディスクレコード再生装置のディスク駆動系の
一例について説明する。

すなわち、第１図において、１１はディスクであシ・　
１２はディスク１１駆動用のモータであシ、１３はディ
スク１１に記録されたアノタルデータを読取るための光
学式のピックアップである。このピックアップ１３は、
ピックアップ電源１４よシミ源電圧が供されるレーザー
ダイオードおよびフォトダイオード停を有して構成され
るもので、サーは制御回路１５によ勺フォーカス制御な
らびにトラッキング制御がなされるようになっている。

またこのピックアップ１３は、図示されないピックアッ
プ送フモータによシ、ディスク１１の半径方向に適宜送
られるようになっている。

ピックアップ１３のフォトダイオードの出力信号は、前
置増幅器１６ｆ介してサーボ制御回路１５、波形等化器
１７それぞれに供されるようになっている。このうち、
波形等化器１７の出力信号は、ＡＧＣ増幅器１８ｆ介し
データ抜取回路１９に供給され、ハイレベルおよびロー
レベルの振幅識別を受け、２値のレベルを有するデシタ
ルデータ信号に変換されるものである。

このデータ抜取回路１９の出力信号は、端子Ｔｌ、同期
・ぐターン検出回路２０、自己同期クロック生成回路２
１に供給されるようになっている。これによ〕、自己同
期クロック生成回路２１は、自己同期クロック信号ＳＣ
Ｋ　’ｅ生成するもので、この信号ｓａｇを同期パター
ン検出回路２０および第１の分周器２２に供給するよう
になっている。また同期ノｆターン検出回路２０は、デ
ータ抜取回路１９の出力信号よシフレーム同期信号パタ
ーン（以下同期パターンと称する）を検出して端子Ｔ２
および第２の分周器２３に対して同期化信号５ＳＹＮＣ
ｋ出力するようになっている。そして、各端子’ｒ、、
’ｒ＝に出力される各信号は、同期パターン検出回路２
０が出力する出力データと共に図示されない復Ｗ４回路
に供されるようになっており、周知の４０〈一連のデー
タ処理がなされてオーディオ信号に変換されるものであ
る。

第１の分周器２２に供される自己同期クロンク信号ＳＣ
Ｋは、１／Ｎ　（Ｎは所定の整数）に分周され、周波数
／Ｔｉ圧変換器（以下Ｆ／Ｖ変換器と称する）２４に供
給され、ディスク１１の回転数の変動に対応した直流電
圧ＶＦを得ることになる。

これに対して、同期化信号５ＳＹＮＣは、第２の分周器
２３により１／Ｍ　（但しＭはＩガ定の整峨）に分周さ
れ、分周信号Ｓｖとして位相比軸器２５の一方の入力端
に供給される。この位相比較器２５は、基準クロック発
生器２６が生成する基準クロック信号！Ｊｔｚｒが第３
の分周器２７を介し１／Ｐ（但しＰは所定の整数）に分
周された後、分周信号ＳＲとして他方の入力端に供給さ
れる。

なお、各信号Ｓｙ　ｍ　ＳＨそれぞれの周波数ｆｖ、　
ｆＲは、自己同期クロック信号ＳＣＫ基準クロック信号
５ＲＥＦの各周波ｎ　ｋ　ｆｃｘ　−ｆｎｖｖとすると
、ｆｖ＝ｆｃｘ／Ｍ＝ｆｎ＝ｆｎｚｙ／Ｐなる関係が成
立するようになっている。

位相比較器２５は、分周信号ＳＲとＳｖの位相を比較す
るもので、この位相差に応じた出力Ｓψを出力するよう
になっている。この信号Ｓ９．ｆｌ、ローパスフィルタ
（以下ＬＰＦと称する）２８によシ高周波成分が除去さ
れ、各分周信号５ＲＩＳＶの位相差に対応した直流電圧
Ｖψを得ることになる。

上記した各直流電圧ｖｒおよびＶψは、例えば加算器２
９で加算されモータ駆動回路３０に供給されるものであ
る。この、モータ駆動回路３０は、加算器２９の出力信
号の零レベルをシフトすると共に電圧増幅ならびに電力
増幅して一方の電源端子が抵抗Ｒｏ　ｋ介して接地され
るモータ１２の他方の電源端子に供給するようになって
いる。これによシ、モータ１２は、自己同期クロック信
号ＳＣＫの周波数が一定となるように駆動され、ディス
ク１１の線速度一定力式による再生を可能とするように
なっている。

モータ駆動回路３０は、抵抗Ｒ１〜Ｒ３によシミ源ＶＲ
′亀圧を分圧した基準電圧が供され、抵抗Ｒ４，Ｒ５に
より利得が定められる演算増幅器３１ノでなる電圧増幅
部と、コンプリメンタリ接続されるトランジスタＱｌ　
　、Ｑ２および各トランジスタのコレクタ抵抗Ｒ，，Ｒ
７でなる電力増幅部と、電力増幅部へ供する電圧増幅部
の出力信号を後述する制御回路３２のスタートストップ
信号５ｅｌｌによジオンオフするアナログスイッチ３０
２とを有して構成されるものであるＯまた、モータ駆動回路３０の電力増幅部を介して、モー
タ１２には、プレ−キノ４ルス発生回路３１から出力さ
れ、モータ１２のシャフトの回転を停止せしめる如くし
たブレーキ・ぞルスが供給されるようになっている。こ
のブレーキ／ぐルス発生回路３１はコンデンサＣ６ｓ抵
抗Ｒ８、ダイオードＤ、でなる微分回路と、電源Ｖｃ電
圧が抵抗Ｒ９１ＲＩＱで分圧された基準電圧ＶＴが供さ
れるオープンコレクタ形のコン”Ｌ／−１’３１１と・
該コン／ぐレータ３１１の負荷抵抗Ｒ１１とで構成され
るようになっているものであり、制御入力端となるコン
デンサｃｏ一端のレベルがローレベルに立下る負の所定
レベルであるプレ−キノ４ルスを所定期間ＴＢだけ出力
するものである。

ところで、ピックアップ電源１４、サーボ制御回路１５
およびモータ駆動回路３０のアナログスイッチ３０２は
、ディスク１１がモータ１２０回転シャフトに装着され
たことが図示されない手段により検出されると、再生操
作子、停止操作子、イジェクト操作子など種々の操作子
となる図示しないスイッチが接続される制御回路３２に
よシ、それぞれ駆動状態およびオン状態とされ、線速度
一定ＣＬＶ方式によるディスク１ノの回転駆動を開始す
るものである。

また、例えば図示しないイジェクト操作子となるスイッ
チが操作されると、制御回路３２は、ピックアップ電源
１４およびサーボ制御回路１５を非駆動状態、そしてモ
ータ駆動回路３０のアナログスイッチ３０２ｆｔオフ状
態とすると共に、プレ−キノ４ルス発生回路３ノの制御
入力端子にブレーキ信号５ＩＩＲＥＡＫＥ　ｋ供給する
ようになってｂる。これによシ、ディスクレコード再生
装置は、モータ１２の回転全停止してディスク１１をモ
ータ１２の回転シャフトから取外すイソエクト動作を可
能とするものである。

なお、モータ駆動回路３ｄの演算増幅器３０１と電力増
幅部およびブレーキパルス発生回路３１のコンパレータ
３１１には、それぞれ正の電源ＶＣＣ電圧ならびに負の
電源−ＶＥＥ電圧が供給されるようになっている。

ところで、ディスク駆動用のモータ１２の回転シャフト
には外周部に所定ピッチの光反射面を有する略円盤状の
回転体３３が取着されている。この回転体３３の外周部
には所定間隔をおいてフォトセンサ３４の受光部が対向
するようになっている。つまル、これらの回転体３３お
よびフォトセンサ３４は、モータ１２の回転を検出する
ＦＣ機構を構成するものである。フォトセンサ３４の出
力信号は、リミッタ増幅器３５全介しノｆルス信号ＳＦ
Ｇとして例えばピックアップ１３がディスク１ノのピッ
ト列を検出し得ない状態となるドロップアウトを補償す
るためにサーボ制御回路１５に供せられるようになって
いる。

次に再生状態とされる上記のディスクレコード再生装置
において、モータ１２０回転が停止せしめられる場合の
動作にっｂて第２図（ａ）〜（ｅ）のタイミング図を参
照しながら説明する。

すなわち、制御回路３２は、図示しないイジェクト操作
子が操作されると、スタート／ストップ信号８８８レベ
ルを立下げアナログスイッチ３０２の制御入力端を第２
図（ａ）に示す如くハイＬ／　ヘ／Ｌ／　カラローレベ
ルとしてアナログスイッチ３θ２をオフ状態とすると共
に、プレーキノ（ルス発生回路３１の制御入力端に第２
図（ｂ）に示されるような所定期間ＴＢＷだけローレベ
ルとなるブレーキ信号ＳｎａｇＡｘｘ　ｋ出力する。

この結果、サーボ制御回路Ｊ５によるビックアラ７０１
３のトラッキングサービおよびフォーカスサーボが外さ
れることになる。これと共に％ブレーキｔ４ルス発生回
路３１においてブレーキ信号５ＩＲｉ＋ＡＫＦｉは、微
分回路によシ第２．図（ｃ）　Ｋ示す如く微分され信号
Ｓ１としてコンパレータ３１１の非反転入力端子に供さ
れ、抵抗Ｒ，，Ｒ１ｏで分圧される電圧ＶＴＲと比較さ
れる。

これによシ、モータ駆動回路３０の入力端となるトラン
ジスタＱｘ＊Ｑｚの共通ペースのレベルＶ、は、ブレー
キ信号５ＢＲＥＡＫＥの立下９時刻ｔＯにおいて、線速
度一定にモータ１２を駆動する所定レベルから信号Ｓｉ
がレベルＶＴＨｋ越える迄の所定期間ＴＢだけ電源−Ｖ
ｒ、ｇ電圧に略等しいレベルとなシ、のちに略零レベル
となる。したがって、モータ１２は、鵠２図（ｅ）に示
される如くトランジスタＱ！　、Ｑ２のペースレベルＶ
ＢＩＣ対応したレベルの駆動電流１．が流れることにな
シ、時刻ｔｏから所定期間ＴＢにおいて、レベルが■Ｍ
ｌとなるブレーキ電流が流れ、ディスク１１の回転を停
止せしめるようになる。このようにして、ディスクレコ
ード再生装置は、ディスク１ノのイジェクト操作を可能
とするものである。

ところで、上記したブレーキパルス出方期間Ｔ１１およ
びブレーキ電流レベルＩＭＢは、それぞれ以下のように
示されるものである。

ＴＪＩ　＝　Ｃｏ　Ｒａ　ｔｎ　（１＋Ｒ１６／Ｒｇン
但し、コンデンサＣ１の容量、抵抗Ｒｏ　ｓ　Ｒ７〜Ｒ
ＩＯの各抵抗値、電源ＶＩ＋ＩＣ電圧はそれぞれそれら
の符号で示すものとするものである。なお、ＲＭはモー
タ１２の内部紙°抗値であ凱Ｖｃｇ（ｇ＊丁）はトラン
ジスタＱ１の飽和電圧である。

〔背景技術の問題点〕

しかしながら、このようなブレーキパルス発′生回路３
ノは、ブレーキパルス出方期間ＴＢは常に一定であシ・
線速度一定で駆動されるディスク１１を停止させるには
良好であるとは言い難いものである。

例えば、ピックアップ１３のディスク１１に対する最内
周に対応する位置で、短時間にディスク１１が停止する
ようにブレーキパルス出方期間ＴＢｔ−設定すると、ピ
ックアップ１３がディスク１１の最外周側に対応する位
置にある状態でモータ１２にプレーキノやルスが供され
た場合、ディスク１ノの回転速度が低すので、モータの
ブレーキトルクが過剰となシディスク１１が逆転［、、
ディスク１１の回転が停止する迄の期間が不要に長くな
る。これとは逆に、ディスク１１に対する最外周位置で
短時間にディスク１１が停止するようにブレーキ・ｆ　
＃　ｙ、　出方期間Ｔｉｅ設定すると、ディスク１１に
対しピックアップＪ３が最内周位置にある場合には、ブ
レーキトルクが不足し、ディスタ１１の回転が停止する
迄の期間が不要に長くなるものである。

〔発明の目的〕

この発明は上記の点に鑑みてなされたもので、ディスク
を線速度一定力式で回転駆動して再生するディスクレコ
ード再生装置におりて、ディスフの回転数に応じてディ
スク駆動用モータに供するブレーキパルスの出力期間を
変化させ、ディスクの回転をすみやかに停止させ操作性
を向上させた良好なディスクレコード再生装置を提供す
ることを目的とする。

〔発明の概要〕この発明は、デジタル信号が線速度一定力式で記録され
たディスクを再生するディスクレコード再生装置におい
て、前記ディスクの回転を停止する際に該ディスクを駆
動するモータにブレーキパルスを供給するル１の手段と
、上記ブレーキパルスが出力される寸前の前記モータの
回転数に応じ上記ブレーキパルスのパルス幅を変化せし
める第２の手段と全具備し、前記ディスクの回転をすみ
やかに停止させるようにしたことを特徴とするものであ
る。

〔発明の実施例〕

以下図面を参照してこの発明の一実施例につきよ細に説
明する。

纂３図はこの発明によるディスクレコード再生装置の構
成を示すブロック図である。但し第３図中第１図と同一
部ｐには同一符号を付してその説明を省略する。

すなわち、前記リミッタ増幅器３５は、出力端子がパル
ス信号ＳＦＧの周期を検出し対応する電圧に変換する周
期／電圧変換器（以下ＴＡコンバータと称する）４１の
入力端子ＩＮに接続されている。上記ψコン／ぐ一夕４
ノは、′惰力端子ＯＵＴが前記コン・ぐレータ３１１の
反転入力端子に接続され、制御入力端子ＣＴが前記制御
回路３２のスタート／ストップ信号Ｓｌ！８が供される
ように前記アナログスイッチ３０１０制御入力端と共通
に接続されている。

例えば上記Ｔコンバータ４ノは以下に述べるように構成
されるものである。

りｔｂ、上記入力端子ＩＮは後述する遅延回路４１１０
入力端子およびアンド回路４１２の一方の入力端へ接続
されている。上記制御入力端子ＣＴは、上記遅延回路４
１１の制御入力端子および上記アンド回路４１２の他方
の入力端子に接続されている。上記遅延回路４１１の出
力端子は、第１のスイッチング回路４１３の制御入力端
子に接続されている。

上記第１のスイッチング回路４１゛３は、制御入力端子
レベルのハイレベルおよびローレベルに対応してオンお
よびオフするもので、電極の一端が端子Ｔ　！ｏｋ介し
て前記電源Ｖｃに接続され、電極の他端が定電流源Ｉｏ
を介して接地されている。上記第１のスイッチング回路
４１３は、各電極間にコンデンサＣＩＯが介挿接続され
、定電流源ＩＯとの接続中点（Ａ点）が、第２のスイッ
チング回路４１４および図示極性のダイオードＤ１ｏｔ
−並列的に介してバッファ増幅器４１５の入力端子に接
続されると共にコンデンサＣｔｔｔ−介して接地されて
いる。上記バッファ増幅器４１５の出力端子は上記出力
端子ＯＵＴに接続されている。上記第２のスイッチング
回路４１４の制御入力端子は上記アンド回路４１２の出
力端に接続されるようＫなっている。

上記遅延回路４１１は、制御入力端子がハイレベルとさ
れると入力信号をΔτだけ遅延して出力し、制御入力端
子がローレベルとされると入力端子レベルにかかわらず
常に出力端子をノ・イレペルとするようになっている。

また、上記第２のスイッチング回路４１４は、制御入力
端子ノハイレベルおよびローレベルに応じて、各電極間
をオンおよびオフするようになっている。

つｔｂ上記７／％ｒコンバータ４１は、制御入力端子が
ハイレベルとされる状態で入力されるパルスの周期が長
くなるに従い出力電圧がしだいに低下するようになって
おり、制御入力端子がローレベルとされるとその出力レ
ベルをホールド（つまシ保持）するようになっている。

　　　次に、以上のような構成全備えたディスクレコー
ド再生装置の動作について第４図（ａ）〜（ｇ）　ｋ参
照しながら説明する。

すなわち、この発明によるディスクレコード再生装置は
、第４図（ａ）および（ｂ）に示す如く制御回路３２の
スタート／ストップ信号Ｓ８８およびブレーキ信号は共
にノ）イレペルとなっている。

そして、第４図（ｃ）に示されるリミッタ増幅器３５の
パルス信号は、第４図（ｄ）の如くΔτだけ遅延された
遅延パルス信号として第１のスイッチング回路４１Ｂの
制御入力端子に供される一方、アンド回路４１２を介し
第４図（６）の如くそのまま第２のスイッチング回路４
１４の制御入力端子に供されるものである。

遅延パルス信号がノ・イレペルとされると、第４図（ｆ
）に示す如く第１のスイッチング回路４１：Ｉがオンと
なシコンデンサＣ１，が放電されＡ点のレベルが電源Ｖ
ｃ電電圧上上昇、遅延・ソルス信号がローレペ゛ルとさ
れるとコンデンサＣＩＯが電流源１．によシ充電されＡ
点の電位が低下するようになる。

つまシ、パルス信号の周期をｔとし、電源Ｖｃ。

電圧、定電流源ＩＯ電流およびコンデンサＣｔＯの容量
ヲそれらの符号で示すものとすればＡ点の電圧Ｖムは・で示される。ここで、上式は、周期ｔがモータ１２の回
転数ＴｈＮ（ｒ％ｐ、８〕とするとｔ　＝　１７Ｎで示
されるので、と変形され、ディスク１１の中心からピックアップ１３
迄の距離をｒとし且つ線速間をｖｔとすれば、回転数Ｎ
がＮ＝τｔ／２πｒで示されるので、と変形されるもの
である。そして、Ａ点の電圧Ｖムとノｆルス信号ｓｒｏ
の周期ｔの関係は、第５図に示されるようになる。なお
第５図中、ＴｌおよびＴｏはピックアップ１３がディス
ク１１の最内周位置および最外周位置にある場合のノ９
ルス信号ＳＦＧ周期を示すものであシ、ｖＡｌおよびｖ
ＡｏはそれぞれＴｉおよびＴＯに対応するＡ点の電圧で
ある。

このような、Ａ点の電圧Ｖ、は、アンド回路４１２を介
して得られる・平ルス信号ＳＦＧが−・イレベルとなる
と、第２のスイッチング回路４１４がオンとなシコンデ
ンサＣ１ｌに保持される。この結果、バッファ増幅器４
１５は第４図（ｇ）に示される如く、第４図（ｃ）のパ
ルス信号ＳＦＧの周期変化に応じて段階的変化する出力
電圧全しきい値ＶＴＨとしてコンパレータ３１の反転入
力端子圧供給するものである。

一方、図示しないイジェクト操作され制御回路３２が供
するスタート／ストップ信号ＳＳ８およびブレーキ信号
５ＩＲＩＣＡＫＩが時刻１．で立下ると、遅延回路４１
１の出力端子か−・イレベルとなシ第１のスイッチング
回路４１２が常にオン状態とされ、Ａ点の電圧７人は電
源ｖｃ″！圧に等しくなる。（第４図（ｄ）　、　（ｆ
）参照）これと共に、・セルス信号ＳＦＧがアンド回路
４１２を介して第２のスイッチング回路４１４に供給さ
れなくなるので、コンデンサＣ１ｌの保持電圧が変化す
ることがなく、バッファ増幅器４１５はコンデンサＣ１
ｌに保持される一定の電圧ｖＴｎを出力し続けゝるよう
になる。

この結果、コン・母レータ３１ノは、非反転入力端子釦
供される信号Ｓｉが基準電圧ＶＴ）Ｉ　’ｆ−越える迄
の所定期間ＴＩにおいて、モータ駆動回路３０の電力増
幅部を介してモータ１２ヘブレーキパルスを供給するも
のである。この場合、ブレーキパルスの出力期間ＴｓＦ
’１以下の式で示されるようになる。

したがって、ディスク１１の中心から距Ｍ　ｒだけ離れ
てビックアラ７”１３が位置すると、そのときの対応す
るモータ１２の回転ｔｔｉＮに応じてブレーキ・セルス
の出力期間ＴＢが変化することになる。これによル、モ
ータ１２には回転数Ｎに応じたブレーキトルクが与えら
れることにな夛、ブレーキトルクの過剰あるいは不足が
なくなってディスク１１の回転が停止する迄の期間が長
くなるといった不都合がなく、滑らかにデイスク１１の
回転を停止させ得るものであシ、以ってディスクレコー
ド再生装置の操作性を向上させることができるものであ
る。また、この発明によるディスクレコード再生装置は
、モータ１２が異常な回転をなす場合であっても、その
回転数に応じてディスク１１０回転金すみゃ回転棒止さ
せることができ、きわめて良好である。

なお、この発明は上記実施例のみに限定されるものでは
なく、例えばブレーキパルス発生回路３１およびＴ／Ｖ
コンバータ４１からなる部分は例えば第６図に示すよう
に構成するξともできる。

すなわち、抵抗Ｒ２０ａＲ１１％ダイオードＤ２０およ
びコンデンサＣｚｏｋ有して構成され放電時定数全充電
時定数よシも充分大きくした受動回路４２を介しバッフ
ァ増幅器４１５の出力信号全コンパレータ３１１の反転
入力端子に供給するようにして％Ｔ／Ｖコンバータ４１
のアンド回路４１２および制＃回路３２のスタート／ス
トップ信号生成に要する部分を省略し得るようにしたも
のである。

なお、第６図中第３図と同一部分には同一符号を付して
その説明を省略するものとする。

その他、種々の変形や適用はこの発明の要旨を逸脱しな
い範囲で可能であることは言う迄もない。

〔発明の効果〕

以上詳述したようにこの発明によれば、ディスクを線速
度一定力式で回転駆動して再生するディスクレコード再
生装置において、ディスクの回転数に応じてディスク駆
動用モータに供するブレーキ・（ルスの出力期間を変化
させ、ディスクの回転をすみやかに停止させ操作性全向
上させた良好なディスクレコード再生装置を提供するこ
とができる。

【図面の簡単な説明】

第１図は従来のディスクレコード再生装置の主要部の構
成を示すブロック図、第２図（ａ）〜（ｅ）は第１図の
装置の動作全説明するために用いた第４図（ａ）〜（ｇ
）は第３図の装置の動作ｔ−説明するために用すたタイ
ミング図、第５図は第３図のＴ／Ｖコンバータの入出力
特性を示す図、第６図は他の実施例の要部−を示すブロ
ック図である。１１・・・ディスク、１２・・・モータ、１３・・・ピ
ックアップ、１４・・・ピックアップ電源、１５・・・
サー？制御回路、１６・・・前置増幅器、１７・・・波
形等化器、１８・・・ＡＧＣ増幅器、１９・・・データ
抜取回路、２０・・・同期パターン検出回路、２ノ・・
・自己同期クロック生成回路、２２・・・第１の分周器
、２３・・・落２の分周器、２４・・・Ｆ／ｖ変換器、
２５・・・位相比較器、２６・・・基準クロック発生器
、２７・・・第３の分周器、２８・・・ＬＰＦ、２９・
・・加算回路、３０・・・モータ駆動回路、３１・・・
ブレーキ・平ルス発生回路、３２・・・制御回路、３３
・・・回転体、３４・・・フォトセンサ、３５・・・リ
ミッタ増幅器、４１・・・Ｔ／Ｖコンバータ、４２・・
・受動回路、３０１・・・演算増幅器、３０２・・・ア
ナログスイッチ、３１１・・・コンツクレータ、４１ノ
・・・ｎ１ｔＪＥ、Ｄａ路、　　４１ｚ・・・アンド回
”ｌｓ、４１３．４１４・・・スイッチング回路、４１
５・・・バッファ増幅器、ＩＲｏ−Ｒ１１・・・抵抗、
Ｑｘ　　、Ｑｚ・・・トランジスタ、Ｄｌ　　＃　Ｄｌ
ｏ・・・ダイオード％　ｃｏ　　Ｉ　Ｃ１ｏｌ　Ｃ１ｌ
”’コンデンサ、Ｉｏ・・・定電流源。出願人代理人　　弁理士　鈴　江　武　彦第４図ｔｌ第５図ＴｌＴｏ　　　　　を第６図

Claims

【特許請求の範囲】デノタル信号が線速度一定力式で記録されたディスク金
再生するディスクレコード再生装置において、前記ディ
スクの回転を停止する際に？− 該ディスクを駆動するモータにブレーキパルスを供給す
る第１の手段と、上記ブレーキパルスが出力される寸前
の前記モータの回転数に応じ上記ブレーキパルスの／臂
ルス幅全変化せしめる第２の手段とを具備し、前記ディ
スクの回転をすみやかに停止させるようにしたことを特
徴とするディスクレコード再生装置。