JPH0194646A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0194646A JPH0194646A JP25059787A JP25059787A JPH0194646A JP H0194646 A JPH0194646 A JP H0194646A JP 25059787 A JP25059787 A JP 25059787A JP 25059787 A JP25059787 A JP 25059787A JP H0194646 A JPH0194646 A JP H0194646A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit
- semiconductor device
- digital circuit
- supply lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 43
- 239000003990 capacitor Substances 0.000 abstract description 14
- 238000010586 diagram Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
′ アナログ回路とディジタル回路とを有する半導体装
置に関し、 ディジタル回路から発生する高周波ノイズが電源線を介
してアナログ回路に影響を及ぼすのを防止することを目
的とし、 アナログ回路およびディジタル回路を有する半導体装置
であって、前記アナログ回路の少なくとも一方の電源線
と該アナログ回路の電源線に対応する前記ディジタル回
路の電ｉ線とを分離し、該各電源線に対してそれぞれ外
部から電源電圧を印加するように構成する。
置に関し、 ディジタル回路から発生する高周波ノイズが電源線を介
してアナログ回路に影響を及ぼすのを防止することを目
的とし、 アナログ回路およびディジタル回路を有する半導体装置
であって、前記アナログ回路の少なくとも一方の電源線
と該アナログ回路の電源線に対応する前記ディジタル回
路の電ｉ線とを分離し、該各電源線に対してそれぞれ外
部から電源電圧を印加するように構成する。
本発明は半導体装置に関し、特に、アナログ回路とディ
ジタル回路とを有する半導体装置に関する。
ジタル回路とを有する半導体装置に関する。
従来、例えば、ファクシミリやイメージスキャナ等には
アナログ回路とディジタル回路とを有するイメージセン
サ駆動用ＩＣが使用されている。
アナログ回路とディジタル回路とを有するイメージセン
サ駆動用ＩＣが使用されている。
具体的に、最大Ａ４サイズの原稿を送信することのでき
るファクシミリには、例えば、２７個のイメージセンサ
駆動用ＩＣが使用されている。各イメージセンサ駆動用
ＩＣには、例えば、６４個のフォトダイオードが直線状
に配列されていて、それら６４個のフォトダイオードは
、例えば、２５０ＫＨｚのクロック信号で駆動され、原
稿を順次読み取るようになされている。そして、各フォ
トダイオードにはそれぞれ増幅、器が直結されていて、
クロック信号により順次選択されたフォトダイオードの
信号を増幅して出力するようになされている。
るファクシミリには、例えば、２７個のイメージセンサ
駆動用ＩＣが使用されている。各イメージセンサ駆動用
ＩＣには、例えば、６４個のフォトダイオードが直線状
に配列されていて、それら６４個のフォトダイオードは
、例えば、２５０ＫＨｚのクロック信号で駆動され、原
稿を順次読み取るようになされている。そして、各フォ
トダイオードにはそれぞれ増幅、器が直結されていて、
クロック信号により順次選択されたフォトダイオードの
信号を増幅して出力するようになされている。
第３図は従来の半導体装置の一例を示すブロック回路図
である。同図に示されるように、例えば、イメージセン
サ駆動用ＩＣ等のアナログ回路１０１とディジタル回路
１０２とを有する半導体装置は、ディジタル回路１０２
からアナログ回路１０１ヘクロス、トーク等を生じるた
め、半導体装置内においてアナログ回路１０１とディジ
タル回路１０２とを離隔するようになされている。
である。同図に示されるように、例えば、イメージセン
サ駆動用ＩＣ等のアナログ回路１０１とディジタル回路
１０２とを有する半導体装置は、ディジタル回路１０２
からアナログ回路１０１ヘクロス、トーク等を生じるた
め、半導体装置内においてアナログ回路１０１とディジ
タル回路１０２とを離隔するようになされている。
アナログ回路１０１の一方の電源線１０１ａは、ディジ
タル回路１０２の一方の電源線１０２ａと接続されて半
導体装置の外部端子１’０３ａに接続され、また、アナ
ログ回路１０１の他方の電源線１０１ｂは、ディジタル
回路１０２の他方の電源線１０２ｂと接続されて半導体
装置の外部端子１０３ｂに接続されている。そして、デ
ィジタル回路１０２で発生するノイズがアナログ回路１
０１に影響を与えないようにするために、半導体装置の
外部端子１０３ａと１０３ｂとの間にバイパスコンデン
サ１０４が接続されている。
タル回路１０２の一方の電源線１０２ａと接続されて半
導体装置の外部端子１’０３ａに接続され、また、アナ
ログ回路１０１の他方の電源線１０１ｂは、ディジタル
回路１０２の他方の電源線１０２ｂと接続されて半導体
装置の外部端子１０３ｂに接続されている。そして、デ
ィジタル回路１０２で発生するノイズがアナログ回路１
０１に影響を与えないようにするために、半導体装置の
外部端子１０３ａと１０３ｂとの間にバイパスコンデン
サ１０４が接続されている。
上述したように、例えば、イメージセンサ駆動用１ｃ等
のアナログ回路１０１とディジタル回路１０２とを有す
る半導体装置は、クロストーク等を減少させるためにア
ナログ回路１０１とディジタル回路１０２とを離隔する
ようになされている。また、ディジタル回路１０２で発
生するノイズがアナログ回路１０１に影響を及ぼさない
ようにするために、半導体装置の外部端子１０３ａと１
０３ｂとの間にバイパスコンデンサ１０４を接続するよ
うになされている。
のアナログ回路１０１とディジタル回路１０２とを有す
る半導体装置は、クロストーク等を減少させるためにア
ナログ回路１０１とディジタル回路１０２とを離隔する
ようになされている。また、ディジタル回路１０２で発
生するノイズがアナログ回路１０１に影響を及ぼさない
ようにするために、半導体装置の外部端子１０３ａと１
０３ｂとの間にバイパスコンデンサ１０４を接続するよ
うになされている。
しかし、第３図に示されるように、アナログ回路１０１
とディジタル回路１０２とを有する従来の半導体装置は
、アナログ回路１０１の電源線１０１ａおよび１０１ｂ
とディジタル回路１０２の電源線１０２ａおよび１０２
ｂとが共通とされていて、半導体装置の外部端子１０３
ａおよび１０３ｂに印加された電源電圧をアナログ回路
１０１とディジタル回路１０２とに印加するようになさ
れている。そのため、ディジタル回路１０２で発生する
スパイクノイズ等の高周波ノイズは、共通接続された電
源線１０２ａ、 １０１ａおよび１０２ｂ、 １０１ｂ
を介してアナログ回路１０１に混入することになる。
とディジタル回路１０２とを有する従来の半導体装置は
、アナログ回路１０１の電源線１０１ａおよび１０１ｂ
とディジタル回路１０２の電源線１０２ａおよび１０２
ｂとが共通とされていて、半導体装置の外部端子１０３
ａおよび１０３ｂに印加された電源電圧をアナログ回路
１０１とディジタル回路１０２とに印加するようになさ
れている。そのため、ディジタル回路１０２で発生する
スパイクノイズ等の高周波ノイズは、共通接続された電
源線１０２ａ、 １０１ａおよび１０２ｂ、 １０１ｂ
を介してアナログ回路１０１に混入することになる。
ところで、半導体装置の外部端子１０３ａと１０３ｂと
の間にはバイパスコンデンサ１０４が接続されているが
、電源線１０１ａと１０２ａの接続個所と外部端子１０
３ａとの間、および、電源線１０１ｂと１０２ｂの接続
個所と外部端子１０３ｂとの間における配線パターンや
ボンディングワイヤ等には、それぞれ等測的なインダク
タンス成分り、およびり、が存在している。これにより
、電源線１０１ａと１０２ａの接続個所と外部端子１０
３ａとの間、および、電源線１０１ｂと１０２ｂの接続
個所と外部端子１０３ｂとの間のインピーダンスが高く
なり、ディジタル回路１０２で発生したスパイクノイズ
等の高周波ノイズ（例えば、２５０ＫＨｚのクロック信
号によるノイズ）は、バイパスコンデンサ１０４で十分
に減少されず、電源線１０２ａ、 １０１ａおよび１０
２ｂ、 １０１ｂを介してアナログ回路（例えば、イメ
ージセンサ駆動用ＩＣにおける各フォトダイオードに直
結された増幅器等）１０１に影響を与えることになる。
の間にはバイパスコンデンサ１０４が接続されているが
、電源線１０１ａと１０２ａの接続個所と外部端子１０
３ａとの間、および、電源線１０１ｂと１０２ｂの接続
個所と外部端子１０３ｂとの間における配線パターンや
ボンディングワイヤ等には、それぞれ等測的なインダク
タンス成分り、およびり、が存在している。これにより
、電源線１０１ａと１０２ａの接続個所と外部端子１０
３ａとの間、および、電源線１０１ｂと１０２ｂの接続
個所と外部端子１０３ｂとの間のインピーダンスが高く
なり、ディジタル回路１０２で発生したスパイクノイズ
等の高周波ノイズ（例えば、２５０ＫＨｚのクロック信
号によるノイズ）は、バイパスコンデンサ１０４で十分
に減少されず、電源線１０２ａ、 １０１ａおよび１０
２ｂ、 １０１ｂを介してアナログ回路（例えば、イメ
ージセンサ駆動用ＩＣにおける各フォトダイオードに直
結された増幅器等）１０１に影響を与えることになる。
本発明は、上述した従来形の半導体装置が有する問題点
に鑑み、ディジタル回路から発生する高周波ノイズが電
源線を介してアナログ回路に影響を及ぼすのを防止する
ことを目的とする。
に鑑み、ディジタル回路から発生する高周波ノイズが電
源線を介してアナログ回路に影響を及ぼすのを防止する
ことを目的とする。
第１図は本発明に係る半導体装置の構成を示すブロック
回路図である。
回路図である。
本発明によれば、アナログ回路１およびディジタル回路
２を有する半導体装置であって、前記アナログ回路１の
少なくとも一方の電源５ａ１ ａと該アナログ回路１の
電源線１ａに対応する前記ディジタル回路２の電源線２
ａとを分離し、該各電源線１ａ、２ａに対してそれぞれ
外部から電源電圧を印加するようにしたことを特徴とす
る半導体装置が提供される。
２を有する半導体装置であって、前記アナログ回路１の
少なくとも一方の電源５ａ１ ａと該アナログ回路１の
電源線１ａに対応する前記ディジタル回路２の電源線２
ａとを分離し、該各電源線１ａ、２ａに対してそれぞれ
外部から電源電圧を印加するようにしたことを特徴とす
る半導体装置が提供される。
上述した構成を有する本発明の半導体装置によれば、ア
ナログ回路工の少なくとも一方の電源線１ａは、その電
源線１ａに対応するディジタル回路２の電源線２ａと分
離される。そして、電源線１ａおよび２ａには、それぞ
れ外部から電源電圧が印加される。
ナログ回路工の少なくとも一方の電源線１ａは、その電
源線１ａに対応するディジタル回路２の電源線２ａと分
離される。そして、電源線１ａおよび２ａには、それぞ
れ外部から電源電圧が印加される。
これにより、ディジタル回路で発生する高周波ノイズが
電源線を介してアナログ回路に影響を及ぼすのを防止す
ることができる。
電源線を介してアナログ回路に影響を及ぼすのを防止す
ることができる。
以下、図面を参照して本発明に係る半導体装置の一実施
例を説明する。
例を説明する。
第２図は本発明の半導体装置の一実施例を示すブロック
回路図である。同図に示されるように、本実施例の半導
体装置は、アナログ回路ｌとディジタル回路２とを備え
ている。アナログ回路１の一方の電源線１ａは、直接に
半導体装置の外部端子３ａ＋に接続され、また、アナロ
グ回路１の他方の電源線１ｂは、直接に半導体装置の外
部端子３ｂ。
回路図である。同図に示されるように、本実施例の半導
体装置は、アナログ回路ｌとディジタル回路２とを備え
ている。アナログ回路１の一方の電源線１ａは、直接に
半導体装置の外部端子３ａ＋に接続され、また、アナロ
グ回路１の他方の電源線１ｂは、直接に半導体装置の外
部端子３ｂ。
に接続されている。同様に、ディジタル回路２の一方の
電源線２ａは、直接に半導体装置の外部端子３ａ、に接
続され、また、ディジタル回路２の他方の電源線２ｂは
、直接に半導体装置の外部端子３ｂｚに接続されている
。そして、外部端子３ａ＋と３ｂ＋との間には、バイパ
スコンデンサ４１が接続され、また、外部端子３ａ、と
３ｂｚとの間には、バイパスコンデンサ４２が接続され
ている。
電源線２ａは、直接に半導体装置の外部端子３ａ、に接
続され、また、ディジタル回路２の他方の電源線２ｂは
、直接に半導体装置の外部端子３ｂｚに接続されている
。そして、外部端子３ａ＋と３ｂ＋との間には、バイパ
スコンデンサ４１が接続され、また、外部端子３ａ、と
３ｂｚとの間には、バイパスコンデンサ４２が接続され
ている。
ここで、アナログ回路ｌの電源線１ａ、ｌｂを流れる電
流とディジタル回路２の電源線２ａ、２ｂを流れる電流
とを比較する。まず、アナログ回路１において、要求さ
れる電圧安定度は高く、発生するノイズは熱雑音程度で
ほぼ均一である。また、電源線１ａ、１ｂを流れる電流
は小さく、電流の変動も小さい。これに対して、ディジ
タル回路２において、要求される電圧安定度は低く、発
生するノイズはスパイク状で高周波成分が多い。また、
電源線２ａ、２ｂを流れる電流は大きく、電流の変動も
大きい。
流とディジタル回路２の電源線２ａ、２ｂを流れる電流
とを比較する。まず、アナログ回路１において、要求さ
れる電圧安定度は高く、発生するノイズは熱雑音程度で
ほぼ均一である。また、電源線１ａ、１ｂを流れる電流
は小さく、電流の変動も小さい。これに対して、ディジ
タル回路２において、要求される電圧安定度は低く、発
生するノイズはスパイク状で高周波成分が多い。また、
電源線２ａ、２ｂを流れる電流は大きく、電流の変動も
大きい。
このように、アナログ回路１の電源線１ａ、１ｂを流れ
る電流とディジタル回路２の電源線２ａ、２ｂを流れる
電流とは大きな性格の違いが存在する。
る電流とディジタル回路２の電源線２ａ、２ｂを流れる
電流とは大きな性格の違いが存在する。
さらに、半導体装置内の配線パターンやボンディングワ
イヤ等の断面積は小さく、インピーダンスが高い。すな
わち、アナログ回路１と外部端子３ａ＋と３ｂ、との間
（電源線１ａ、１ｂ）には等価的なインダクタンス成分
り、ａおよびり、ｂが存在し、また、ディジタル回路２
と外部端子３ａｚと３ｂｚとの間（電源線２ａ、２ｂ）
には、等価的なインダクタンス成分り、ａおよびＬｚｂ
が存在する。そのため、アナログ回路１と外部端子３ａ
、と３ｂ、との間、および、ディジタル回路２と外部端
子３ａｚと３ｂｔとの間のインピーダンスは高くなる。
イヤ等の断面積は小さく、インピーダンスが高い。すな
わち、アナログ回路１と外部端子３ａ＋と３ｂ、との間
（電源線１ａ、１ｂ）には等価的なインダクタンス成分
り、ａおよびり、ｂが存在し、また、ディジタル回路２
と外部端子３ａｚと３ｂｚとの間（電源線２ａ、２ｂ）
には、等価的なインダクタンス成分り、ａおよびＬｚｂ
が存在する。そのため、アナログ回路１と外部端子３ａ
、と３ｂ、との間、および、ディジタル回路２と外部端
子３ａｚと３ｂｔとの間のインピーダンスは高くなる。
しかし１．電源線１ａ、１ｂおよび電源線２ａ、２ｂは
、それぞれ分離されているため、ディジタル回路２から
発生する高周波ノイズが電源線１ａ、ｌｂおよび２ａ、
２ｂを介してアナログ回路１に影響を及ぼすことがなく
、ディジタル回路２から発生する高周波ノイズは、バイ
パスコンデンサ４２および４１により十分に減少させる
ことができる。
、それぞれ分離されているため、ディジタル回路２から
発生する高周波ノイズが電源線１ａ、ｌｂおよび２ａ、
２ｂを介してアナログ回路１に影響を及ぼすことがなく
、ディジタル回路２から発生する高周波ノイズは、バイ
パスコンデンサ４２および４１により十分に減少させる
ことができる。
上記した実施例は、アナログ回路１の電源ｖＡ１ａ。
１ｂがディジタル回路２の電源線２ａ、２ｂと両方とも
分離されているが、例えば、アナログおよびディジタル
回路の一方の電源線１ａおよび２ａを共通として他方の
電源線１ｂと２ｂとを分離するように構成することもで
きる。逆に、アナログおよびディジタル回路の他方の電
源線１ｂおよび２ｂを共通として他方の電源線１ａと２
８とを分離するように構成することもできる。
分離されているが、例えば、アナログおよびディジタル
回路の一方の電源線１ａおよび２ａを共通として他方の
電源線１ｂと２ｂとを分離するように構成することもで
きる。逆に、アナログおよびディジタル回路の他方の電
源線１ｂおよび２ｂを共通として他方の電源線１ａと２
８とを分離するように構成することもできる。
実際に、アナログおよびディジタル回路の一方の電源線
１ａおよび２ａを共通として電源電圧十Ｖ（５ボルト）
を印加し、他方の電源線１ｂと２ｂとを分離してグラン
ドＧＮＤに落とすように構成したとき、アナログおよび
ディジタル回路の両方の電源線を半導体装置内で共通接
続した従来のものと比較して、ノイズレベルを約１／１
０に減少させることができた。このことは、イメージセ
ンサ駆動用ＩＣにおいては、原稿を読取る時の誤りを低
下させることができると共に、各フォトダイオードを駆
動するクロック信号の使用可能周波数を高くできること
を意味する。すなわち、本発明を適用したイメージセン
サ駆動用ＩＣは、従来、２５０ＫＨｚ程度であったフォ
トダイオードを駆動するクロック信号を約２ ＭＨ２程
度にまで上昇させて原稿の読取り動作を高速化すること
ができる。
１ａおよび２ａを共通として電源電圧十Ｖ（５ボルト）
を印加し、他方の電源線１ｂと２ｂとを分離してグラン
ドＧＮＤに落とすように構成したとき、アナログおよび
ディジタル回路の両方の電源線を半導体装置内で共通接
続した従来のものと比較して、ノイズレベルを約１／１
０に減少させることができた。このことは、イメージセ
ンサ駆動用ＩＣにおいては、原稿を読取る時の誤りを低
下させることができると共に、各フォトダイオードを駆
動するクロック信号の使用可能周波数を高くできること
を意味する。すなわち、本発明を適用したイメージセン
サ駆動用ＩＣは、従来、２５０ＫＨｚ程度であったフォ
トダイオードを駆動するクロック信号を約２ ＭＨ２程
度にまで上昇させて原稿の読取り動作を高速化すること
ができる。
以上、詳述したように、本発明に係る半導体装置は、ア
ナログ回路の少なくとも一方の電源線と対応するディジ
タル回路の電源線とを分離することによって、ディジタ
ル回路から発生する高周波ノイズが電源線を介してアナ
ログ回路に影響を及ぼすのを防止することができる。
ナログ回路の少なくとも一方の電源線と対応するディジ
タル回路の電源線とを分離することによって、ディジタ
ル回路から発生する高周波ノイズが電源線を介してアナ
ログ回路に影響を及ぼすのを防止することができる。
第１図は本発明に係る半導体装置の構成を示すブロック
回路図、 第２図は本発明の半導体装置の一実施例を示すブロック
回路図、 第３図は従来の半導体装置の一例を示すブロック回路図
である。 （符号の説明） １・・・アナログ回路、 １ａ、ｌｂ・・・アナログ回路の電源線、２・・・ディ
ジタル回路、 ２ａ、２ｂ・・・ディジタル回路の電源線、３ａｘ３ａ
ｔ＋３ｂｘ３ｂｚ ・・・半導体装置の外部端子、４１
．４２・・・バイパスコンデンサ、Ｌ ＋ ａ ＋ Ｌ
ｔ ｂ ＋ Ｌ ＊ ａ ＋ Ｌ ｚ ｂ・・・等測
的なインダクタンス成分。′ブロック回路図 第１図 １ａ ２ａ −ｍ−電源線 従来の半導体装置の一例を示すブロック回路図第３図 ？０７ａ 、 ＋Ｏ７ｂ −−−７ｆ ｏ ｆ回Ｎノ電
ｅＸＭ４１０２Ｇ 、 ＋０２ｂ−−−ディジタル回路
の電源線１０３ａ 、 １０３ｂ−ｍ−半導体装置の外
部端子＋０４−一一バイノｅスコンデンサ
回路図、 第２図は本発明の半導体装置の一実施例を示すブロック
回路図、 第３図は従来の半導体装置の一例を示すブロック回路図
である。 （符号の説明） １・・・アナログ回路、 １ａ、ｌｂ・・・アナログ回路の電源線、２・・・ディ
ジタル回路、 ２ａ、２ｂ・・・ディジタル回路の電源線、３ａｘ３ａ
ｔ＋３ｂｘ３ｂｚ ・・・半導体装置の外部端子、４１
．４２・・・バイパスコンデンサ、Ｌ ＋ ａ ＋ Ｌ
ｔ ｂ ＋ Ｌ ＊ ａ ＋ Ｌ ｚ ｂ・・・等測
的なインダクタンス成分。′ブロック回路図 第１図 １ａ ２ａ −ｍ−電源線 従来の半導体装置の一例を示すブロック回路図第３図 ？０７ａ 、 ＋Ｏ７ｂ −−−７ｆ ｏ ｆ回Ｎノ電
ｅＸＭ４１０２Ｇ 、 ＋０２ｂ−−−ディジタル回路
の電源線１０３ａ 、 １０３ｂ−ｍ−半導体装置の外
部端子＋０４−一一バイノｅスコンデンサ
Claims (1)
- 【特許請求の範囲】 １、アナログ回路（１）およびディジタル回路（２）を
有する半導体装置であって、 前記アナログ回路（１）の少なくとも一方の電源線（１
ａ）と該アナログ回路（１）の電源線（１ａ）に対応す
る前記ディジタル回路（２）の電源線（２ａ）とを分離
し、該各電源線（１ａ、２ａ）に対してそれぞれ外部か
ら電源電圧を印加するようにしたことを特徴とする半導
体装置。 ２、前記アナログ回路（１）およびディジタル回路（２
）は、両方の電源線がそれぞれ分離されるようになって
いる特許請求の範囲第１項に記載の装置。 ３、前記半導体装置は、イメージセンサ駆動用ＩＣであ
る特許請求の範囲第１項に記載の装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25059787A JPH0194646A (ja) | 1987-10-06 | 1987-10-06 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25059787A JPH0194646A (ja) | 1987-10-06 | 1987-10-06 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0194646A true JPH0194646A (ja) | 1989-04-13 |
Family
ID=17210247
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25059787A Pending JPH0194646A (ja) | 1987-10-06 | 1987-10-06 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0194646A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5046181A (en) * | 1989-03-17 | 1991-09-03 | Fujitsu Limited | Switching system with two-way line managing system |
| EP0750348A1 (en) * | 1995-06-22 | 1996-12-27 | Nec Corporation | Semiconductor device with electromagnetic radiation reduced |
| EP0827282A1 (de) * | 1996-08-29 | 1998-03-04 | Micronas Intermetall GmbH | Störstrahlreduzierende Anschlusskonfiguration für eine integrierte Schaltung |
| EP0854577A2 (en) * | 1997-01-14 | 1998-07-22 | Canon Kabushiki Kaisha | Semiconductor integrated circuit |
| EP1078752A3 (en) * | 1999-08-24 | 2001-09-12 | Canon Kabushiki Kaisha | Printhead and printing apparatus using the same |
| JP2002217422A (ja) * | 2001-01-18 | 2002-08-02 | Fuji Electric Co Ltd | 半導体物理量センサ |
| JP2004533719A (ja) * | 2001-05-04 | 2004-11-04 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 集積回路 |
| JP2005269516A (ja) * | 2004-03-22 | 2005-09-29 | Denso Corp | 集積回路装置 |
| JP2008205659A (ja) * | 2007-02-17 | 2008-09-04 | Nikon Corp | 固体撮像素子 |
| WO2010058469A1 (ja) * | 2008-11-20 | 2010-05-27 | 日立プラズマディスプレイ株式会社 | フラットパネルディスプレイの駆動回路 |
| JP2010181313A (ja) * | 2009-02-06 | 2010-08-19 | Panasonic Corp | 角速度センサ |
-
1987
- 1987-10-06 JP JP25059787A patent/JPH0194646A/ja active Pending
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5046181A (en) * | 1989-03-17 | 1991-09-03 | Fujitsu Limited | Switching system with two-way line managing system |
| EP0750348A1 (en) * | 1995-06-22 | 1996-12-27 | Nec Corporation | Semiconductor device with electromagnetic radiation reduced |
| US5708372A (en) * | 1995-06-22 | 1998-01-13 | Nec Corporation | Semiconductor device with electromagnetic radiation reduced |
| KR100233186B1 (ko) * | 1995-06-22 | 1999-12-01 | 가네꼬 히사시 | 전자기 방사가 감소된 반도체 장치 |
| EP0827282A1 (de) * | 1996-08-29 | 1998-03-04 | Micronas Intermetall GmbH | Störstrahlreduzierende Anschlusskonfiguration für eine integrierte Schaltung |
| US5912581A (en) * | 1996-08-29 | 1999-06-15 | Micronas Semiconductor Holding Ag | Spurious-emission-reducing terminal configuration for an integrated circuit |
| EP0854577A2 (en) * | 1997-01-14 | 1998-07-22 | Canon Kabushiki Kaisha | Semiconductor integrated circuit |
| EP0854577A3 (en) * | 1997-01-14 | 1999-04-14 | Canon Kabushiki Kaisha | Semiconductor integrated circuit |
| US6353353B1 (en) | 1997-01-14 | 2002-03-05 | Canon Kabushiki Kaisha | Integrated semiconductor circuit with improved power supply control |
| US6474782B1 (en) | 1999-08-24 | 2002-11-05 | Canon Kabushiki Kaisha | Printhead and printing apparatus using the same |
| EP1078752A3 (en) * | 1999-08-24 | 2001-09-12 | Canon Kabushiki Kaisha | Printhead and printing apparatus using the same |
| JP2002217422A (ja) * | 2001-01-18 | 2002-08-02 | Fuji Electric Co Ltd | 半導体物理量センサ |
| GB2374676A (en) * | 2001-01-18 | 2002-10-23 | Fuji Electric Co Ltd | Semiconductor Physical Quality Sensor |
| GB2374676B (en) * | 2001-01-18 | 2005-03-02 | Fuji Electric Co Ltd | Semiconductor physical quality sensor |
| US6962081B2 (en) | 2001-01-18 | 2005-11-08 | Fuji Electric Co., Ltd. | Semiconductor physical quantity sensor with improved noise resistance |
| JP2004533719A (ja) * | 2001-05-04 | 2004-11-04 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 集積回路 |
| JP2005269516A (ja) * | 2004-03-22 | 2005-09-29 | Denso Corp | 集積回路装置 |
| JP4576862B2 (ja) * | 2004-03-22 | 2010-11-10 | 株式会社デンソー | 集積回路装置 |
| JP2008205659A (ja) * | 2007-02-17 | 2008-09-04 | Nikon Corp | 固体撮像素子 |
| WO2010058469A1 (ja) * | 2008-11-20 | 2010-05-27 | 日立プラズマディスプレイ株式会社 | フラットパネルディスプレイの駆動回路 |
| JP2010181313A (ja) * | 2009-02-06 | 2010-08-19 | Panasonic Corp | 角速度センサ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0194646A (ja) | 半導体装置 | |
| JP2936527B2 (ja) | バイアス回路 | |
| JP3135283B2 (ja) | 絶対値検出用信号処理回路装置 | |
| JPS6184913A (ja) | 高域通過回路装置 | |
| EP0375998A2 (en) | Low power transient suppressor circuit | |
| US5539356A (en) | DC coupled amplifier fed by an RF detector | |
| JPS6141444B2 (ja) | ||
| EP0289818A2 (en) | A non-inverting repeater circuit for use in semiconductor circuit interconnections | |
| JP2874610B2 (ja) | ９０度移相器 | |
| JP2558878B2 (ja) | 容量結合回路 | |
| JP3156308B2 (ja) | パルス積分回路 | |
| JP2002064181A (ja) | 半導体集積回路 | |
| EP0288574A1 (en) | Apparatus for processing signals of a pulse encoder | |
| JP2972245B2 (ja) | 電圧検出機能付基準電圧出力回路 | |
| JPH11225244A (ja) | Ｃｃｄアナログ信号処理回路の直流再生回路 | |
| KR0116524Y1 (ko) | 센서용 신호 출력회로 | |
| KR920003805Y1 (ko) | 클램프 앰프의자기 기준전압 발생회로 | |
| JPS6282781A (ja) | 固体撮像装置 | |
| JPH02284584A (ja) | Ｃｃｄイメージセンサ用クランプ回路 | |
| JP2589577Y2 (ja) | スイッチ回路 | |
| JP3175157B2 (ja) | 半導体集積回路装置 | |
| JPS603726A (ja) | 基準電源 | |
| JPH03130998A (ja) | 半導体集積回路 | |
| JP2001027910A (ja) | 直流電圧レベルシフト回路 | |
| JPS60244062A (ja) | 光センサ |