JP3175157B2 - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JP3175157B2 JP3175157B2 JP11453490A JP11453490A JP3175157B2 JP 3175157 B2 JP3175157 B2 JP 3175157B2 JP 11453490 A JP11453490 A JP 11453490A JP 11453490 A JP11453490 A JP 11453490A JP 3175157 B2 JP3175157 B2 JP 3175157B2
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- integrated circuit
- circuit device
- semiconductor integrated
- voltage generator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体集積回路装置に利用する。特に、内
部にアナログ回路を有する半導体集積回路装置に関す
る。
部にアナログ回路を有する半導体集積回路装置に関す
る。
本発明は、入力したアナログ信号を伝達するために内
部基準レベルを必要とする半導体集積回路装置におい
て、 容量性インピーダンスを介して共通電位に接続された
基準電圧出力端子を経由して内部基準レベルを内部に供
給することにより、 アナログブロック間のクロストークを抑止することが
できるようにしたものである。
部基準レベルを必要とする半導体集積回路装置におい
て、 容量性インピーダンスを介して共通電位に接続された
基準電圧出力端子を経由して内部基準レベルを内部に供
給することにより、 アナログブロック間のクロストークを抑止することが
できるようにしたものである。
従来アナログ回路を有し単一電源で動作をする半導体
集積回路装置では、入力アナログ信号をこの半導体集積
回路装置内部で伝達するための内部基準電圧が必要であ
り、そのために基準電圧発生器を有する。第３図は半導
体集積回路装置内に基準電圧発生器を有する従来例を示
す。基準電圧発生器１は基準電圧源11とインピーダンス
変換用のバッファ増幅器12とで構成され、その出力はア
ナログブロックに内部基準電圧を与えると共に他の内部
アナログ回路に内部基準電圧を与えている。このアナロ
グブロックは正転の増幅回路で構成され、演算増幅器２
の正の入力端子はこの集積回路装置のアナログ信号入力
端子３に接続され、出力は他の内部回路に接続される。
また、負の入力端子は抵抗R1、R2の共通接続点に接続さ
れ、抵抗R1の他端は出力V0に、また、抵抗R2の他端は基
準電圧発生器１からの出力に接続される。入力アナログ
信号をVINとし、内部基準電圧をVCOMとすると、演算増
幅器２の出力V0は になる。
集積回路装置では、入力アナログ信号をこの半導体集積
回路装置内部で伝達するための内部基準電圧が必要であ
り、そのために基準電圧発生器を有する。第３図は半導
体集積回路装置内に基準電圧発生器を有する従来例を示
す。基準電圧発生器１は基準電圧源11とインピーダンス
変換用のバッファ増幅器12とで構成され、その出力はア
ナログブロックに内部基準電圧を与えると共に他の内部
アナログ回路に内部基準電圧を与えている。このアナロ
グブロックは正転の増幅回路で構成され、演算増幅器２
の正の入力端子はこの集積回路装置のアナログ信号入力
端子３に接続され、出力は他の内部回路に接続される。
また、負の入力端子は抵抗R1、R2の共通接続点に接続さ
れ、抵抗R1の他端は出力V0に、また、抵抗R2の他端は基
準電圧発生器１からの出力に接続される。入力アナログ
信号をVINとし、内部基準電圧をVCOMとすると、演算増
幅器２の出力V0は になる。
しかし、このような従来例では、インピーダンス変換
用のバッファ増幅器12の特性を直流ゲイン80dB、帯域1M
Hz、オープンループでの出力インピーダンスを数十ＫΩ
とすると、このバッファ増幅器の出力インピーダンスは
入力周波数1KHzのときに数十Ωになり、周波数の増加に
伴い出力インピーダンスも増加し、1MHzのときには数十
ＫΩになる。したがって、このバッファ増幅器がインピ
ーダンス変換器として使用可能な周波数は数KHz程度で
あり、この集積回路装置へのアナログ入力信号として扱
える周波数は数KHz程度になり、これ以上の周波数で使
用するためには著しく高帯域なバッファ増幅器を必要と
する欠点がある。また、スイッチと容量および演算増幅
器で構成されるサンプリング系に使用する場合でも、バ
ッファ増幅器の出力インピーダンスが高いためにサンプ
リング系のクロックノイズ（数百KHz〜数MHz）の抑圧能
力がなく、この基準電圧発生器を介して他のアナログブ
ロックにこれらノイズが回り込む欠点がある。
用のバッファ増幅器12の特性を直流ゲイン80dB、帯域1M
Hz、オープンループでの出力インピーダンスを数十ＫΩ
とすると、このバッファ増幅器の出力インピーダンスは
入力周波数1KHzのときに数十Ωになり、周波数の増加に
伴い出力インピーダンスも増加し、1MHzのときには数十
ＫΩになる。したがって、このバッファ増幅器がインピ
ーダンス変換器として使用可能な周波数は数KHz程度で
あり、この集積回路装置へのアナログ入力信号として扱
える周波数は数KHz程度になり、これ以上の周波数で使
用するためには著しく高帯域なバッファ増幅器を必要と
する欠点がある。また、スイッチと容量および演算増幅
器で構成されるサンプリング系に使用する場合でも、バ
ッファ増幅器の出力インピーダンスが高いためにサンプ
リング系のクロックノイズ（数百KHz〜数MHz）の抑圧能
力がなく、この基準電圧発生器を介して他のアナログブ
ロックにこれらノイズが回り込む欠点がある。
本発明はこのような欠点を除去するもので、アナログ
ブロック間のクロストークの発生を防止することができ
る半導体集積回路装置を提供することを目的とする。
ブロック間のクロストークの発生を防止することができ
る半導体集積回路装置を提供することを目的とする。
本発明は、内部基準レベルを発生する基準電圧発生器
と複数のアナログブロックを内蔵する半導体集積回路装
置において、上記基準電圧発生器の出力する内部基準レ
ベルは、容量性インピーダンスが接続された基準電圧出
力端子を経由して前記複数のアナログブロックに供給さ
れることを特徴とする。ここで上記基準電圧発生器に含
まれるバッファ増幅器の負帰還回路が上記基準電圧出力
端子を経由しても良い。
と複数のアナログブロックを内蔵する半導体集積回路装
置において、上記基準電圧発生器の出力する内部基準レ
ベルは、容量性インピーダンスが接続された基準電圧出
力端子を経由して前記複数のアナログブロックに供給さ
れることを特徴とする。ここで上記基準電圧発生器に含
まれるバッファ増幅器の負帰還回路が上記基準電圧出力
端子を経由しても良い。
基準電圧発生器の出力を容量性インピーダンスを介し
て共通電位に接続された基準電圧出力端子を経由して内
部に供給する。これにより、サンプリングクロックの回
り込み等のアナログブロック間のクロストークを防ぐこ
とができる。
て共通電位に接続された基準電圧出力端子を経由して内
部に供給する。これにより、サンプリングクロックの回
り込み等のアナログブロック間のクロストークを防ぐこ
とができる。
以下、本発明の一実施例について図面を参照して説明
する。
する。
第１図は本発明の第一実施例であり、第３図に示す従
来例と異なる点は基準電圧発生器１の出力が基準電圧出
力端子４に接続され、集積回路装置の外部で容量Ｃを介
して接地され、この基準電圧出力端子４より内部のアナ
ログブロックおよび他のアナログブロックに内部基準電
圧が供給されていることにある。
来例と異なる点は基準電圧発生器１の出力が基準電圧出
力端子４に接続され、集積回路装置の外部で容量Ｃを介
して接地され、この基準電圧出力端子４より内部のアナ
ログブロックおよび他のアナログブロックに内部基準電
圧が供給されていることにある。
すなわち、第一実施例は、第１図に示すように、内部
基準レベルを発生する基準電圧発生器１を内蔵し、容量
性インピーダンスを介して共通電位に接続された基準電
圧出力端子４を備え、基準電圧発生器１の出力する内部
基準レベルはこの基準電圧出力端子４を経由する。
基準レベルを発生する基準電圧発生器１を内蔵し、容量
性インピーダンスを介して共通電位に接続された基準電
圧出力端子４を備え、基準電圧発生器１の出力する内部
基準レベルはこの基準電圧出力端子４を経由する。
次に、第一実施例の動作を説明する。
容量Ｃのインピーダンスは、Ｃ＝１μＦ、ｆ＝10KHz
とすると、16Ωとなる。したがって、直流から低周波域
（数KHz）では、バッファ増幅器12の出力インピーダン
スで決まり、それ以上の周波数では容量により決まるの
で、直流から高周波域まで低インピーダンスを達成する
ことが可能になる。
とすると、16Ωとなる。したがって、直流から低周波域
（数KHz）では、バッファ増幅器12の出力インピーダン
スで決まり、それ以上の周波数では容量により決まるの
で、直流から高周波域まで低インピーダンスを達成する
ことが可能になる。
第２図は本発明の第二実施例であり、バッファ増幅器
12の負の入力端子および出力端子が基準電圧出力端子４
に接続される。これは基準電圧出力端子４で正規の電圧
を発生するための配線である。
12の負の入力端子および出力端子が基準電圧出力端子４
に接続される。これは基準電圧出力端子４で正規の電圧
を発生するための配線である。
すなわち、第二実施例は、第２図に示すように、第一
実施例の構成で、さらに、基準電圧発生器１に含まれる
バッファ増幅器12の負帰還回路が基準電圧出力端子４を
経由する。この構成でも第一実施例と同様の効果が得ら
れる。
実施例の構成で、さらに、基準電圧発生器１に含まれる
バッファ増幅器12の負帰還回路が基準電圧出力端子４を
経由する。この構成でも第一実施例と同様の効果が得ら
れる。
本発明は、以上説明したように、基準電圧発生器の出
力を基準電圧出力端子を介して半導体集積回路装置の外
部に出力し、この端子を容量を介して接地すると共にこ
の端子から内部に内部基準電圧を供給するので、この内
部基準電圧を高周波域まで低インピーダンスにする効果
がある。また、サンプリングクロックの回り込み等のア
ナログブロック間のクロストークを防ぐ効果がある。
力を基準電圧出力端子を介して半導体集積回路装置の外
部に出力し、この端子を容量を介して接地すると共にこ
の端子から内部に内部基準電圧を供給するので、この内
部基準電圧を高周波域まで低インピーダンスにする効果
がある。また、サンプリングクロックの回り込み等のア
ナログブロック間のクロストークを防ぐ効果がある。
第１図は、本発明第一実施例の構成を示す接続図。 第２図は、本発明第二実施例の構成を示す接続図。 第３図は、従来例の構成を示す接続図。 １…基準電圧発生器、２…演算増幅器、３…アナログ信
号入力端子、４…基準電圧出力端子、11…基準電圧源、
12…バッファ増幅器。
号入力端子、４…基準電圧出力端子、11…基準電圧源、
12…バッファ増幅器。
Claims (2)
- 【請求項１】内部基準レベルを発生する基準電圧発生器
と複数のアナログブロックを内蔵する半導体集積回路装
置において、 上記基準電圧発生器の出力する内部基準レベルは、容量
性インピーダンスが接続された基準電圧出力端子を経由
して前記複数のアナログブロックに供給されることを特
徴とする半導体集積回路装置。 - 【請求項２】上記基準電圧発生器に含まれるバッファ増
幅器の負帰還回路が上記基準電圧出力端子を経由する請
求項１記載の半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11453490A JP3175157B2 (ja) | 1990-04-26 | 1990-04-26 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11453490A JP3175157B2 (ja) | 1990-04-26 | 1990-04-26 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH048002A JPH048002A (ja) | 1992-01-13 |
| JP3175157B2 true JP3175157B2 (ja) | 2001-06-11 |
Family
ID=14640165
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11453490A Expired - Fee Related JP3175157B2 (ja) | 1990-04-26 | 1990-04-26 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3175157B2 (ja) |
-
1990
- 1990-04-26 JP JP11453490A patent/JP3175157B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH048002A (ja) | 1992-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2734265B2 (ja) | エレクトレット・コンデンサ・マイクロフォン用増幅回路 | |
| US3796945A (en) | Digital attenuator wherein transistor switch means are biased by rectifier circuit | |
| JP3175157B2 (ja) | 半導体集積回路装置 | |
| KR950008135B1 (ko) | 신호발생장치 | |
| JP3072003B2 (ja) | アクティブバンドパスフィルタ | |
| JPH04192607A (ja) | アイソレーションアンプ回路 | |
| EP0441587B1 (en) | Multi-channel electrostatic sensor apparatus | |
| JPH0846477A (ja) | アクティブバンドパスフィルタ | |
| US4736152A (en) | Load current interference reducing apparatus | |
| JP2529354B2 (ja) | 電圧変換回路 | |
| JPH1027112A (ja) | エミュレーション装置 | |
| JPS6324798A (ja) | コンデンサマイクロホン出力回路 | |
| JPH0847077A (ja) | スピーカ駆動回路 | |
| JPS60128702A (ja) | 半導体集積回路装置 | |
| JPH02309805A (ja) | 減衰回路 | |
| KR870001636B1 (ko) | 입력신호 레벨에 따른 자동이득 조정기의 잡음 억제회로 | |
| JPH06252695A (ja) | フィルタ自動調整回路および基準電流発生回路 | |
| JPH1127786A (ja) | 電源供給インピーダンス変換回路 | |
| JP3175569B2 (ja) | バスシステムの電源装置 | |
| JP3183325B2 (ja) | バスシステムの電源装置 | |
| JPS6322744B2 (ja) | ||
| JPH0366201A (ja) | 半導体装置 | |
| JPH03181219A (ja) | 低振幅クロック入力回路 | |
| JP2701254B2 (ja) | 信号処理装置 | |
| JPS5926673Y2 (ja) | ノイズ除去回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080406 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090406 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100406 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |