JPH0366201A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0366201A JPH0366201A JP20311189A JP20311189A JPH0366201A JP H0366201 A JPH0366201 A JP H0366201A JP 20311189 A JP20311189 A JP 20311189A JP 20311189 A JP20311189 A JP 20311189A JP H0366201 A JPH0366201 A JP H0366201A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- high frequency
- bias
- bias voltage
- frequency line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 6
- 238000013016 damping Methods 0.000 claims description 10
- 230000005669 field effect Effects 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 abstract description 10
- 230000010355 oscillation Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Microwave Amplifiers (AREA)
- Junction Field-Effect Transistors (AREA)
- Waveguide Connection Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は高周波帯域で動作する電界効果トランジスタ
（以下ＦＥＴと呼ぶ）の増幅器のバイアス回路及びダン
ピング回路を備えた半導体装置に関するものである。
（以下ＦＥＴと呼ぶ）の増幅器のバイアス回路及びダン
ピング回路を備えた半導体装置に関するものである。
第２図は従来のタ゛ンピング回路を含むＦＥＴ増幅器の
回路図である。図中、（１）は増幅を行うＦＥＴ、（２
）はＦ Ｅ Ｔ ｆｉ＋のドレインにバイアスを加える
ドレインバイアス用高インピーダンス線路、（３）はＦ
ＥＴ ｆｉ＋のドレインに接続される出力側高周波線路
、（４）はＦ Ｅ Ｔ ｔｌ）のゲートにバイアスを加
えるゲートバイアス用高インピーダンス線路、（６）は
ＦＥＴ（１のゲートに接続される入力側高周波線路、（
６）はＦＥ Ｔ ｉｌｌの入出力インピーダン°スを外
部に接続される回路のインピーダンスに合わせるための
整合コンデンサ、（７）はドレインバイアス用高インピ
ーダンス線路（２）、ゲートバイアス高インピーダンス
線路（４）からの高周波信号を外部の電源回路に漏らさ
ないためのバイアスコンデンサ、（８）はゲートバイア
ス高インピーダンス線路（４）に接続され、外部から供
給される電圧をＦ Ｅ Ｔ （１）の動作点に合わせる
ためのバイアス分圧抵抗、（９）はＦ Ｅ Ｔ ｉｌｌ
の帯域外での不要発振等を止めるダンピング抵抗、（ｌ
Ｏ）はバイアス分圧抵抗（８）により決められるゲート
バイアス電圧をダンピング抵抗（９）によシ変動するこ
とを防ぐＤＣカットコンデンサである。
回路図である。図中、（１）は増幅を行うＦＥＴ、（２
）はＦ Ｅ Ｔ ｆｉ＋のドレインにバイアスを加える
ドレインバイアス用高インピーダンス線路、（３）はＦ
ＥＴ ｆｉ＋のドレインに接続される出力側高周波線路
、（４）はＦ Ｅ Ｔ ｔｌ）のゲートにバイアスを加
えるゲートバイアス用高インピーダンス線路、（６）は
ＦＥＴ（１のゲートに接続される入力側高周波線路、（
６）はＦＥ Ｔ ｉｌｌの入出力インピーダン°スを外
部に接続される回路のインピーダンスに合わせるための
整合コンデンサ、（７）はドレインバイアス用高インピ
ーダンス線路（２）、ゲートバイアス高インピーダンス
線路（４）からの高周波信号を外部の電源回路に漏らさ
ないためのバイアスコンデンサ、（８）はゲートバイア
ス高インピーダンス線路（４）に接続され、外部から供
給される電圧をＦ Ｅ Ｔ （１）の動作点に合わせる
ためのバイアス分圧抵抗、（９）はＦ Ｅ Ｔ ｉｌｌ
の帯域外での不要発振等を止めるダンピング抵抗、（ｌ
Ｏ）はバイアス分圧抵抗（８）により決められるゲート
バイアス電圧をダンピング抵抗（９）によシ変動するこ
とを防ぐＤＣカットコンデンサである。
Ｆ Ｅ Ｔ （＋）はドレインバイアス用高インピーダ
ンス線路（２）、ゲートバイアス用高インピーダンス線
路（４）、バイアス分圧抵抗（８）によりバイアスされ
動作を行ない出力側高周波線路（３）、入力側高周波線
路（５）、整合コンデンサ（６）により外部回路とのイ
ンピーダンス整合を取り増幅動作を行う。
ンス線路（２）、ゲートバイアス用高インピーダンス線
路（４）、バイアス分圧抵抗（８）によりバイアスされ
動作を行ない出力側高周波線路（３）、入力側高周波線
路（５）、整合コンデンサ（６）により外部回路とのイ
ンピーダンス整合を取り増幅動作を行う。
従来のＦＥＴ増幅器は以上のように構成されていたので
、ドレインバイアス用及びゲートバイアス用の２つの高
インピーダンス線路が必要となシ、増幅器全体の大きさ
が大きくなるという問題点があった。
、ドレインバイアス用及びゲートバイアス用の２つの高
インピーダンス線路が必要となシ、増幅器全体の大きさ
が大きくなるという問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、ダンピング回路を含むＦＥＴ増幅器にかいて
ゲートバイアス用高インピーダンス線路を無くし、小型
なＦＥＴ増幅器を得ることを目的とする。
たもので、ダンピング回路を含むＦＥＴ増幅器にかいて
ゲートバイアス用高インピーダンス線路を無くし、小型
なＦＥＴ増幅器を得ることを目的とする。
〔課題を解決するための手段〕
この発明に係る半導体装置は、バイアス電圧を分圧する
抵抗を直接高周波線路に接続し、かつ、分圧抵抗の片方
を２本の直列抵抗で構成し、その高周波線路側に接続さ
れる抵抗をダンピング抵抗としたものである。
抵抗を直接高周波線路に接続し、かつ、分圧抵抗の片方
を２本の直列抵抗で構成し、その高周波線路側に接続さ
れる抵抗をダンピング抵抗としたものである。
この発明にかけるＦＥＴ増幅器は、バイアス電圧を分圧
する抵抗は直接高周波線路に接続され、かつ、分圧抵抗
の片方を２本の直列抵抗で構成し、その高周波線路側に
接続される抵抗をダンピング抵抗として動作する。
する抵抗は直接高周波線路に接続され、かつ、分圧抵抗
の片方を２本の直列抵抗で構成し、その高周波線路側に
接続される抵抗をダンピング抵抗として動作する。
以下、この発明の一実施例を図について説明する０
第１図はこの発明の一実施例を示すＦＥＴ増幅器の回路
図である。
図である。
図中、符号（１）〜（１０）は前記従来のものと同一な
ので説明を省略する。図において、（１１）、（１２）
、（＋３）は外部から供給される電圧をＦ Ｅ Ｔ ｆ
ｉｌの動作点に合わせるためのバイアス分圧抵抗でらる
。Ｆ Ｅ Ｔ １１はドレインバイアス円高インピーダ
ンス線Ｍ ＋２１ 、バイアス分圧抵抗（ＩＩ）、 ０
２）、 （＋３）によシバイアスされ動作を行ない出力
側高周波線路（３）、入力側高周波線路（６）、整合コ
ンデンサ（６）によシ外部回路とのインピーダンス整合
を取り増幅動作を行うことは前記従来のものと同様であ
る。ここで、バイアス分圧抵抗（ｌｌ）は一方を直接入
力側高周波線路（５）に接続され、他方は接地されてい
る。また、バイアス分圧抵抗θ匂はバイアス分圧抵抗（
１１）と同様、直接、入力側高周波線路（６）に接続さ
れ、他方はＤＣカットコンデンサ（１０１を通して高周
波的に接地されている。
ので説明を省略する。図において、（１１）、（１２）
、（＋３）は外部から供給される電圧をＦ Ｅ Ｔ ｆ
ｉｌの動作点に合わせるためのバイアス分圧抵抗でらる
。Ｆ Ｅ Ｔ １１はドレインバイアス円高インピーダ
ンス線Ｍ ＋２１ 、バイアス分圧抵抗（ＩＩ）、 ０
２）、 （＋３）によシバイアスされ動作を行ない出力
側高周波線路（３）、入力側高周波線路（６）、整合コ
ンデンサ（６）によシ外部回路とのインピーダンス整合
を取り増幅動作を行うことは前記従来のものと同様であ
る。ここで、バイアス分圧抵抗（ｌｌ）は一方を直接入
力側高周波線路（５）に接続され、他方は接地されてい
る。また、バイアス分圧抵抗θ匂はバイアス分圧抵抗（
１１）と同様、直接、入力側高周波線路（６）に接続さ
れ、他方はＤＣカットコンデンサ（１０１を通して高周
波的に接地されている。
このため、ＦＥＴｆｌｌのゲートはバイアス分圧抵抗（
ＩＩ）ｕ２）０２）の２本の並列抵抗により高周波的に
接地されることとなり、帯域外での不要発振等を止める
ダンピングされる。
ＩＩ）ｕ２）０２）の２本の並列抵抗により高周波的に
接地されることとなり、帯域外での不要発振等を止める
ダンピングされる。
このためゲートバイアス用高インピーダンス線路なしに
従来と同等の増幅器が構成できる。
従来と同等の増幅器が構成できる。
尚、上記実施例では接地側抵抗を１本、バイアス側抵抗
を２本で構成した場合を示したが、逆に接地側を２本、
バイアス側を１本で構成しても上記実施例と同様の効果
が得られる。
を２本で構成した場合を示したが、逆に接地側を２本、
バイアス側を１本で構成しても上記実施例と同様の効果
が得られる。
以上のようにこの発明によれば、バイアス電圧を分圧す
る抵抗を直接高周波線路に接続し、かつ、分圧抵抗の片
方を２本の直列抵抗で構成し、その高周波線路側に接続
される抵抗をダンピング抵抗として使用することにより
、ゲートバイアス用高インピーダンス線路を無くするこ
とが可能となり、ＦＥＴ増幅器を構成する半導体装置を
小型化することが可能となる。
る抵抗を直接高周波線路に接続し、かつ、分圧抵抗の片
方を２本の直列抵抗で構成し、その高周波線路側に接続
される抵抗をダンピング抵抗として使用することにより
、ゲートバイアス用高インピーダンス線路を無くするこ
とが可能となり、ＦＥＴ増幅器を構成する半導体装置を
小型化することが可能となる。
第１図はこの発明の一実施例によるＦＥＴ増幅器の回路
図、第２図は従来のＦＥＴ増幅器の回路図である。 図において、ｉｌｌはＦＥＴ、１３１は出力側高周波線
路、（６）は入力側高周波線路、（６）は整合コンデン
サ、＋７１ Ｕバイパスコンデンサ、（１０）はＤＣカ
ットコンデンサ、（Ｉ＋＋、 （＋２）ｌ Ｏａ）はバ
イアス分圧抵抗を示す。なか、図中、同一符号は同一、
又は相当部分を示す。
図、第２図は従来のＦＥＴ増幅器の回路図である。 図において、ｉｌｌはＦＥＴ、１３１は出力側高周波線
路、（６）は入力側高周波線路、（６）は整合コンデン
サ、＋７１ Ｕバイパスコンデンサ、（１０）はＤＣカ
ットコンデンサ、（Ｉ＋＋、 （＋２）ｌ Ｏａ）はバ
イアス分圧抵抗を示す。なか、図中、同一符号は同一、
又は相当部分を示す。
Claims (1)
- 入力側にバイアス回路と共にダンピング回路を持つ高
周波帯域で動作する電界効果トランジスタの電力増幅器
において、バイアス電圧を分圧する抵抗を直接高周波線
路に接続し、かつ、分圧抵抗の片方を２本の直列抵抗で
構成し、その高周波線路側に接続される抵抗をダンピン
グ抵抗としたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20311189A JPH0366201A (ja) | 1989-08-05 | 1989-08-05 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20311189A JPH0366201A (ja) | 1989-08-05 | 1989-08-05 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0366201A true JPH0366201A (ja) | 1991-03-20 |
Family
ID=16468582
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20311189A Pending JPH0366201A (ja) | 1989-08-05 | 1989-08-05 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0366201A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08335835A (ja) * | 1995-04-04 | 1996-12-17 | Matsushita Electric Ind Co Ltd | 高周波増幅器 |
| JP2012199549A (ja) * | 2011-03-21 | 2012-10-18 | Internatl Rectifier Corp | パッシブ発振防止用のｉｉｉ族窒化物トランジスタ |
| JP2017005501A (ja) * | 2015-06-10 | 2017-01-05 | 住友電気工業株式会社 | 電子回路 |
-
1989
- 1989-08-05 JP JP20311189A patent/JPH0366201A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08335835A (ja) * | 1995-04-04 | 1996-12-17 | Matsushita Electric Ind Co Ltd | 高周波増幅器 |
| JP2012199549A (ja) * | 2011-03-21 | 2012-10-18 | Internatl Rectifier Corp | パッシブ発振防止用のｉｉｉ族窒化物トランジスタ |
| JP2017005501A (ja) * | 2015-06-10 | 2017-01-05 | 住友電気工業株式会社 | 電子回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR880002322A (ko) | 자이레이터 회로 및 공진 회로 | |
| JPH05167358A (ja) | エレクトレット・コンデンサ・マイクロフォン用増幅回路 | |
| GB1512466A (en) | Oscillators | |
| SE320706B (ja) | ||
| JPH0366201A (ja) | 半導体装置 | |
| JPS5941629Y2 (ja) | 能動インダクタンス回路 | |
| US4484163A (en) | Arrangement for biasing high-frequency active components | |
| JPH02216940A (ja) | 変調器 | |
| JPS58204609A (ja) | 高周波混合段 | |
| JP2000196365A (ja) | 高周波アイソレ―ションアンプ | |
| JPH0771357B2 (ja) | コンデンサマイクロホン出力回路 | |
| JPH0261175B2 (ja) | ||
| JPH0878977A (ja) | 高周波増幅回路 | |
| JPH09162657A (ja) | マイクロ波電力増幅回路 | |
| JPH0246011A (ja) | 高周波高出力混成集積回路 | |
| JP3147597B2 (ja) | モノリシック集積回路 | |
| JPH0526363B2 (ja) | ||
| JP3300421B2 (ja) | 高周波増幅器 | |
| JPS5924196Y2 (ja) | Ｆｅｔスイツチ回路 | |
| JP3148841B2 (ja) | Ｆｅｔ増幅回路 | |
| JPS5846568Y2 (ja) | 高周波トランジスタｃ級増幅器のバイアス回路 | |
| JPS6052606B2 (ja) | マイクロ波電界効果トランジスタ回路 | |
| JPS6117626Y2 (ja) | ||
| JPH01264404A (ja) | 半導体装置 | |
| JPS60139326U (ja) | 高周波信号増幅回路 |