JPH0160155B2 - - Google Patents

Info

Publication number
JPH0160155B2
JPH0160155B2 JP57172459A JP17245982A JPH0160155B2 JP H0160155 B2 JPH0160155 B2 JP H0160155B2 JP 57172459 A JP57172459 A JP 57172459A JP 17245982 A JP17245982 A JP 17245982A JP H0160155 B2 JPH0160155 B2 JP H0160155B2
Authority
JP
Japan
Prior art keywords
priority
ram
screen
output
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57172459A
Other languages
English (en)
Other versions
JPS5960487A (ja
Inventor
Yoshiaki Ikeda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fanuc Corp
Original Assignee
Fanuc Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fanuc Corp filed Critical Fanuc Corp
Priority to JP57172459A priority Critical patent/JPS5960487A/ja
Priority to EP83305878A priority patent/EP0106601B1/en
Priority to US06/536,877 priority patent/US4628305A/en
Priority to DE8383305878T priority patent/DE3380605D1/de
Publication of JPS5960487A publication Critical patent/JPS5960487A/ja
Publication of JPH0160155B2 publication Critical patent/JPH0160155B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
    • G09G5/022—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed using memory planes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)

Description

【発明の詳細な説明】 発明の技術分野 本発明はカラーデイスプレイ装置に関し、特に
表示画面中の各部分に付する色の指定方式の改良
に関するものである。
従来技術と問題点 従来のカラーデイスプレイ装置において、表示
画面中の各部分に色を付する場合、各色に対応す
る画面用RAMに図形各部の重なりを考慮して色
対応の図形をソフトウエアにて書き込み、その読
出し出力を合成してビデオ信号を得ている。例え
ば第１図Ａに示すように、３つの丸が互いに重な
つた図形の領域１は赤、領域２は緑、領域３は青
に着色する場合、同図Ｂ〜Ｄに示すように、赤画
面用RAM４には赤着色部分の図形５を、緑画面
用RAM６には緑着色部分の図形７を、青画面用
RAM８には青着色部分の図形９をそれぞれソフ
トウエア処理にて書き込んでいる。
しかしながら、ソフトウエア処理にて各図形の
交点を求め第１図Ｂ〜Ｄに示すような図形を得る
には複雑な処理を必要とし、マイクロプロセツサ
の負荷が大きくなり過ぎる欠点がある。特に各図
形が時間的に相対位置を変化する場合、変化の都
度上記交点を求める為の演算を実行する必要があ
るので、増々その演算に時間をとられ、実際問題
上そのような着色図形表示は困難である。
発明の目的 本発明の目的は、図形が互いに重なり合いまた
相対的に移動している場合であつても、図形の各
部分に所望の色を簡単に付することができるよう
にすることにある。
発明の原理 本発明は、重なりを考慮しない図形をソフトウ
エアで作成して色対応の画面用RAMに記憶し、
その画面用RAMに優先順位を付けて出力合成時
に図形の重なり部分が所望の色に着色されるよう
にしたものである。例えば第１図Ａに示した色の
図形を表示する場合、第２図Ａ〜Ｃに示すよう
に、赤、緑、青画面用RAM２１，２２，２３に
はそれぞれ図のような重なりを考慮しない丸の図
形を作成しておき、優先順位を高い方から赤、
緑、青と定め、RAM出力の合成時、赤出力によ
つて緑、青出力を禁止し、緑出力によつて青出力
を禁止することで第１図Ａの表示画面を得るもの
である。以下実施例について詳細に説明する。
発明の実施例 第３図は本発明カラーデイスプレイ装置のハー
ドウエアの一構成例を表わすブロツク図であり、
３０はマイクロコンピユータ、３１はそのバス、
３２Ｒは赤画面用RAM、３２Ｇは緑画面用
RAM、３２Ｂは青画面用RAM、３３は優先順
位回路、３４は優先順位指定回路、３５はCRT
コントローラ、３６Ｒ，３６Ｇ，３６Ｂはパラレ
ル・シリアル変換器、３７はカラーグラフイツク
デイスプレイ部、３８はタイミング発生回路、３
９はデータ更新制御回路である。
第３図において、赤、緑、青画面用RAM３２
Ｒ，３２Ｇ，３２Ｂは、画面に表示させる赤着色
図形、緑着色図形、青着色図形をそれぞれ記憶す
る書き込み、読み出し可能なメモリであり、書き
込みはマイクロコンピユータ３０から行なわれる
他、優先順位回路３３の出力を利用しても行なわ
れる。また、マイクロコンピユータ３０から任意
のアドレスの内容を読み出すことができ、他方
CRTコントローラ６のアドレス出力により３個
の画面用RAM３２Ｒ，３２Ｇ，３２Ｂが同期し
てアクセスされ、RAMの内容が一定周期で走査
される。この走査出力は優先順位回路３３に出力
される。
優先順位回路３３は、同期してアクセスされた
３個のRAM３２Ｒ，３２Ｇ，３２Ｂの出力を指
定された優先順位に従つて処理し、優先順位の低
くないRAMの出力のみをパラレル・シリアル変
換器３６Ｒ，３６Ｇ，３６Ｂに出力するもので、
優先順位の指定は、マイクロコンピユータ３０か
ら書き込み可能な６ビツトのラツチを有する優先
順位選択回路３４の出力Ｒ１，Ｒ０，Ｇ１，Ｇ
０，Ｂ１，Ｂ０で行なわれる。
第４図は優先順位回路３３の実施例を表わすブ
ロツク図であり、各画面用RAM３２Ｒ，３２
Ｇ，３２Ｂの１ビツト当りの処理回路部分のみを
図示したものである。各画面用RAMの出力は４
つの経路でマルチプレクサ４０Ｒ，４０Ｇ，４０
Ｂに入力され、その４つの入力のいずれか１つが
優先順位指定回路３４の出力Ｒ１，Ｒ０，Ｇ１，
Ｇ０，Ｂ１，Ｂ０で選択される。ゲート回路４１
Ｒ〜４３Ｒ，４１Ｇ〜４３Ｇ，４１Ｂ〜４３Ｂは
禁止入力付きのゲート回路である。第５図は優先
順位選択回路３４の出力と優先順位回路３３の選
択動作との関係の一例を示す図であり、優先順位
はＡが最も高く、Ｃが最も低いと定められ、例え
ば優先順位指定回路３４の出力が（000000）とき
は優先順位に差がないので３個のRAM３２Ｒ，
３２Ｇ，３２Ｂの出力が全てパラレル・シリアル
変換器３６Ｒ，３６Ｇ，３６Ｂに出力される（こ
のとき白の着色となる）。また、出力が（000111）
のときは、赤画面用RAM３２Ｒの出力によつて
緑、青画面用RAM３２Ｇ，３２Ｂの出力がゲー
トされ、緑画面用RAM３２Ｇの出力によつて青
画面用RAM３２Ｂの出力がゲートされる。なお
第３図で優先順位の指定を行なう為には４ビツト
あれば十分であるが、優先順位回路３３の構成を
簡単にする為に本実施例では６ビツト用いてい
る。
また第３図において、パラレル・シリアル変換
器３６Ｒ，３６Ｇ，３６Ｂは画面用RAM３２
Ｒ，３２Ｇ，３２Ｂから出力される８ビツトの並
列出力RD０〜RD７，GD０〜GD７，BD０〜
BD７をシリアルなデータに変換し、それぞれ赤
ビデオ信号、緑ビデオ信号、青ビデオ信号として
カラーグラフイツクデイスプレイ部３７に出力す
る。このデイスプレイ部３７は公知のように赤、
緑、青のビデオ信号の組み合せにより色度信号の
位相差を決定し、全部で８通りの色の着色を行な
う。デイスプレイ部３７の水平、垂直同期信号は
CRTコントローラ３５で発生される。
また、優先順位回路３３の出力は赤、緑、青画
面用RAMの入力に帰還されており、データ更新
制御回路３９の出力で選択されたRAM３２Ｒ，
３２Ｇ，３２Ｂの内容が優先順位回路３３の出力
で書き換え可能に構成されている。データ更新制
御回路３９は、マイクロコンピユータ３０からセ
ツト，リセツト可能な赤、緑、青用フリツプフロ
ツプFR，FG，FBと、その出力とタイミング発
生回路３８から出力されるライト信号との論理積
をとるアンド回路AR，AG，ABとを有し、これ
らアンド回路の出力WR，WG，WBが赤、緑、
青画面用RAMのライト信号として入力される。
なお、マイクロコンピユータ、画面用RAM、
優先順位回路の接続のデータ線等についてまとめ
ると次のようになる。
(1) マイクロコンピユータからはデータバスを介
して各画面用RAMに８ビツトの並列データで
書き込みが行われる。第３図にはバスとして１
本の線で表わされている実質的にアドレスバス
とデータバスとがある。
(2) 各画面用RAMからは８ビツトの並列データ
で優先順位回路に出力する。第３図には各画面
用RAMから１本の線で優先順位回路と接続し
ているが実質的には各画面用RAMから各々８
ビツトの並列データ線がある。
(3) 優先順位回路からは各色別の８ビツトの並列
データRD０〜RD７，GD０〜GD７，BD０〜
BD７で各パラレルシリアル変換器に出力して
いる。第３図には優先順位回路から各色別に１
本の線でパラレルシリアル変換器と接続してい
るが実質的には各色別に各々８ビツトの並列デ
ータ線がある。
また優先順位回路から各画面用RAMには各色
別に８ビツトの並列データRD０〜RD７，GD０
〜GD７，BD０〜BD７が帰還している。第３図
には１本の線で優先順位回路から各画面用RAM
に接続しているが、実質的には色別に帰還線があ
る。つまり赤色の８ビツトの並列データRD０〜
RD７が赤色の画面用RAMに帰還する線、緑色
の８ビツトの並列データGD０〜GD７が緑色の
画面用RAMに帰還する線、青色の８ビツトの並
列データGD０〜GD７が青色の画面用RAMに帰
還する線とがある。
第６図は本発明カラーデイスプレイ装置のカラ
ー表示機能を実現するソフトウエアの一構成例を
示すフローチヤートである。また第７図は第３図
示装置各部の信号波形の一例を示すタイミングチ
ヤートである。以下同図を参照して第３図示装置
の動作を説明する。
先ず、マイクロコンピユータ３０はデータ更新
制御回路３９内のフリツプフロツプFR，FG，
FBを全てリセツトする（ステツプＰ１）。次に、
赤，緑，青画面用RAM３２Ｒ，３２Ｇ，３２Ｂ
に表示する赤着色図形、緑着色図形、青着色図形
をバス３１を介して書込む（ステツＰ２〜Ｐ４）。
この際、図形の重なりを考慮する必要はない。例
えば第８図Ａに示すように、ワーク８０をカツタ
８１で切削して行く状態を表示する場合におい
て、ワーク８０を赤、カツタ８１を緑、背景を青
で表示するとき、赤画面用RAM３２Ｒには第８
図Ｂに示すようなワーク８０の図形を、緑画面用
RAM３２Ｇには第８図Ｃに示すようなカツタ８
１の図形を、青画面用RAM３２Ｂには第８図Ｄ
に示すように全領域を青とする図形をそれぞれ書
き込む。
次に、優先順位指定回路３４に、緑が最も優先
順位が高く、青が最も優先順位が低く、赤がその
中間となるように（010011）の情報を設定する
（ステツプＰ５）。これにより、優先順位回路３３
は同期して読み出される赤、緑、青画面用RAM
３２Ｒ，３２Ｇ，３２Ｂの出力をその優先順位に
従つて処理し、結果として第８図Ａに示した内容
の図形及び色がカラーグラフイツクデイスプレイ
部３７の画面に表示される。
また、優先順位の結果にもとづきRAMの内容
を更新する必要のある場合、マイクロコンピユー
タ３０は、更新の必要なRAMに対応するデータ
更新制御回路３９内のフリツプフロツプをセツト
する（ステツプＰ６，Ｐ７）。この例では、ワー
ク８０をカツタ８１で切削して行くのであるから
赤画面用RAM３２Ｒのみ更新する必要があり、
従つてフリツプフロツプFRをセツト、他をリセ
ツト状態にする。
この状態で公知の方法により緑画面用RAMの
内容をマイクロコンピユータ３０から順次書き換
えて、カツタ８１の図形を切削方法に移動してい
くと、それに従つて表示画面はＥ，Ｆ，Ｇのよう
に変化して行く。即ち、第７図のタイミングチヤ
ートに示したように優先順位回路３３の出力RD
０〜RD７，GD０〜GD７，BD０〜BD７と同期
して出力されるライト信号により赤画面用RAM
の内容のみ優先順位回路３３の赤に対応する出力
RD０〜RD７により書き換えられるので、切削
されたワーク部分は表示されず、背景の青が表示
される。
以上の実施例は、３個のRAM３２Ｒ，３２
Ｇ，３２Ｂをあらかじめ赤，緑，青に対応させ、
この色で優先順位を決定したが、色とRAMとの
対応は自由に設定可能であり、２個或は４個以上
のRAMを使用することも可能である。また、グ
ラフイツク表示のみならず、キヤラクタ表示につ
いても適用することが可能である。
発明の効果 以上説明したように、本発明は、複数個の画面
用RAMに優先順位を設定し、同期して読み出さ
れるRAM出力の中から優先順位回路により優先
順位の低くない出力を取り出してデイスプレイ部
に出力するようにしたので、互いに重なり合う図
形を表示するときでもその重なりを考慮する必要
はなく単に優先順位を設定するだけで良い。従つ
て、容易に図面を作成でき、図形作成時間を短縮
することができる。
また、優先順位回路の出力で画面用RAMの内
容を変更し得る構成とすれば、従来ソフトウエア
処理で行なうには時間がかかり過ぎ実質的に不可
能であつた図形表示も簡単に行なえる効果があ
る。
【図面の簡単な説明】
第１図は従来のカラーデイスプレイ装置の動作
説明図、第２図は本発明の原理説明図、第３図は
本発明カラーデイスプレイ装置のハードウエア構
成の一例を示すブロツク図、第４図は優先順位回
路の実施例を表わすブロツク図、第５図は優先順
位選択回路の出力と優先順位回路の選択動作との
関係の一例を示す図、第６図は本発明カラーデイ
スプレイ装置のカラー表示機能を実現するソフト
ウエアの一構成例を示すフローチヤート、第７図
は第３図示装置各部の信号波形の一例を示すタイ
ミングチヤート、第８図は本発明の動作説明図で
ある。 ３０はマイクロコンピユータ、３１はそのバ
ス、３２Ｒは赤画面用RAM、３２Ｇは緑画面用
RAM、３２Ｂは青画面用RAM、３３は優先順
位回路、３４は優先順位指定回路、３５はCRT
コントローラ、３６Ｒ，３６Ｇ，３６Ｂはパラレ
ル・シリアル変換器、３７はカラーグラフイツク
デイスプレイ部、３８はタイミング発生回路、３
９はデータ更新制御回路である。

Claims (1)

    【特許請求の範囲】
  1. １ 複数個の画面用RAMと、該複数個の画面用
    RAMに図形を書き込む図形書き込み手段と、前
    記複数個の画面用RAMの出力の優先順位を指定
    する優先順位指定手段と、前記複数個の画像用
    RAMを同期してアクセスするCRTコントローラ
    と、該アクセスにより出力された各画像用RAM
    の出力を前記優先順位指定手段で指定された優先
    順位に従つて出力する優先順位回路と、該優先順
    位回路出力を入力とし前記複数個の画面用RAM
    の組合せで定まる色を付した図形を表示するカラ
    ーデイスプレイ部と、前記優先順位回路の出力を
    前記複数個の画面用RAMに帰還する帰還回路
    と、前記複数個の画面用RAMのいずれを前記帰
    還回路出力により書き換えるか指定するデータ更
    新制御手段とを具備したことを特徴とするカラー
    デイスプレイ装置。
JP57172459A 1982-09-29 1982-09-29 カラ−デイスプレイ装置 Granted JPS5960487A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP57172459A JPS5960487A (ja) 1982-09-29 1982-09-29 カラ−デイスプレイ装置
EP83305878A EP0106601B1 (en) 1982-09-29 1983-09-29 Color display unit
US06/536,877 US4628305A (en) 1982-09-29 1983-09-29 Color display unit
DE8383305878T DE3380605D1 (en) 1982-09-29 1983-09-29 Color display unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57172459A JPS5960487A (ja) 1982-09-29 1982-09-29 カラ−デイスプレイ装置

Publications (2)

Publication Number Publication Date
JPS5960487A JPS5960487A (ja) 1984-04-06
JPH0160155B2 true JPH0160155B2 (ja) 1989-12-21

Family

ID=15942382

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57172459A Granted JPS5960487A (ja) 1982-09-29 1982-09-29 カラ−デイスプレイ装置

Country Status (4)

Country Link
US (1) US4628305A (ja)
EP (1) EP0106601B1 (ja)
JP (1) JPS5960487A (ja)
DE (1) DE3380605D1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6162980A (ja) * 1984-09-05 1986-03-31 Hitachi Ltd 画像メモリ周辺ｌｓｉ
JPS61109093A (ja) * 1984-11-02 1986-05-27 日本電信電話株式会社 画像表示装置
EP0192958A3 (de) * 1985-01-31 1990-05-23 Siemens Aktiengesellschaft Sichtgerätesteuerung
JPS61255473A (ja) * 1985-05-08 1986-11-13 Panafacom Ltd ビデオ情報転送処理装置
GB8614874D0 (en) * 1986-06-18 1986-07-23 Rca Corp Display processor
US4876533A (en) * 1986-10-06 1989-10-24 Schlumberger Technology Corporation Method and apparatus for removing an image from a window of a display
GB8730363D0 (en) * 1987-12-31 1988-08-24 British Aerospace Digital signal processing device
US5003496A (en) * 1988-08-26 1991-03-26 Eastman Kodak Company Page memory control in a raster image processor
US4999780A (en) * 1989-03-03 1991-03-12 The Boeing Company Automatic reconfiguration of electronic landing display
US5083257A (en) * 1989-04-27 1992-01-21 Motorola, Inc. Bit plane partitioning for graphic displays
JPH02293792A (ja) * 1989-05-08 1990-12-04 Fujitsu Ten Ltd 画像表示装置
US5258750A (en) * 1989-09-21 1993-11-02 New Media Graphics Corporation Color synchronizer and windowing system for use in a video/graphics system
US5146554A (en) * 1989-09-29 1992-09-08 Eastman Kodak Company Page memory control in a raster image processor employed for digital halftoning
US5221921A (en) * 1989-11-02 1993-06-22 Eastman Kodak Company High speed character generator
WO1992013314A1 (en) * 1991-01-23 1992-08-06 Seiko Epson Corporation Image controller
US5381158A (en) * 1991-07-12 1995-01-10 Kabushiki Kaisha Toshiba Information retrieval apparatus
US5808691A (en) * 1995-12-12 1998-09-15 Cirrus Logic, Inc. Digital carrier synthesis synchronized to a reference signal that is asynchronous with respect to a digital sampling clock

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57687A (en) * 1980-06-02 1982-01-05 Kashiwagi Kenkyusho Kk Graphic display unit
JPS5781294A (en) * 1980-11-10 1982-05-21 Hitachi Ltd Prior color indication system

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS559742B2 (ja) * 1974-06-20 1980-03-12
JPS5326534A (en) * 1976-08-25 1978-03-11 Hitachi Ltd Vi deo display device
GB1593309A (en) * 1977-12-09 1981-07-15 Ibm Character graphics colour display system
JPS55166687A (en) * 1979-06-13 1980-12-25 Hitachi Ltd Graphic display unit
EP0024862A3 (en) * 1979-09-04 1981-03-25 Harold Charles Taylor Video apparatus for visualing effects of selected juxtaposed colours
DE3035636C2 (de) * 1980-09-20 1984-11-29 Brown, Boveri & Cie Ag, 6800 Mannheim Anordnung zur Einblendung von im Bildspeicher abgelegten Bildinformationen auf Sichtgeräte
US4439760A (en) * 1981-05-19 1984-03-27 Bell Telephone Laboratories, Incorporated Method and apparatus for compiling three-dimensional digital image information
US4484187A (en) * 1982-06-25 1984-11-20 At&T Bell Laboratories Video overlay system having interactive color addressing
US4595917A (en) * 1983-06-13 1986-06-17 Vectrix Corporation Data processing technique for computer color graphic system
US4580135A (en) * 1983-08-12 1986-04-01 International Business Machines Corporation Raster scan display system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57687A (en) * 1980-06-02 1982-01-05 Kashiwagi Kenkyusho Kk Graphic display unit
JPS5781294A (en) * 1980-11-10 1982-05-21 Hitachi Ltd Prior color indication system

Also Published As

Publication number Publication date
DE3380605D1 (en) 1989-10-26
JPS5960487A (ja) 1984-04-06
EP0106601B1 (en) 1989-09-20
US4628305A (en) 1986-12-09
EP0106601A3 (en) 1986-02-26
EP0106601A2 (en) 1984-04-25

Similar Documents

Publication Publication Date Title
JPH0160155B2 (ja)
JP2583003B2 (ja) グラフィックス表示システムにおけるイメージ表示方法、フレーム・バッファ及びグラフィックス表示システム
US4849747A (en) Display data transfer control apparatus applicable for display unit
JPH04267425A (ja) オーバレイ及びアンダレイの選択的制御装置
US4837564A (en) Display control apparatus employing bit map method
JP2579362B2 (ja) 画面表示装置
JPS59146309A (ja) Ｎｃ用カラ−グラフイツク表示装置
JPH022150B2 (ja)
JP2861949B2 (ja) 表示システム
JPH0418048Y2 (ja)
JP2708062B2 (ja) 星画面作成装置
JPS6193494A (ja) 表示色制御装置
JPS6079394A (ja) カラ−グラフイツク表示装置
JPS6226472B2 (ja)
JPS63243991A (ja) グラフイツクデイスプレイ装置
JPS6365489A (ja) カラ−表示装置のフレ−ムバツフア書込み方式
JPS61180290A (ja) 図形表示装置
JPS5972517A (ja) グラフイツクデイスプレイ装置を備えた数値制御装置
JPH06110432A (ja) ２画面合成を利用した表示系における表示制御方法
JPS60149085A (ja) 表示装置
JPH0230516B2 (ja)
JPH07168550A (ja) 表示制御インターフェイス装置
JPH04308921A (ja) マルチウィンドウシステム
JPS60175088A (ja) 図形表示装置
JPH0345396B2 (ja)