JPH07168550A - 表示制御インターフェイス装置 - Google Patents
表示制御インターフェイス装置Info
- Publication number
- JPH07168550A JPH07168550A JP5311777A JP31177793A JPH07168550A JP H07168550 A JPH07168550 A JP H07168550A JP 5311777 A JP5311777 A JP 5311777A JP 31177793 A JP31177793 A JP 31177793A JP H07168550 A JPH07168550 A JP H07168550A
- Authority
- JP
- Japan
- Prior art keywords
- display
- text
- graphic
- data
- control interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
- Image Processing (AREA)
Abstract
(57)【要約】
【目的】 簡単なハードウェア構成で、しかも、ソフト
ウェアの負担を増加させることなく、グラフィック表示
とビットマップテキスト表示とを簡易的にハードウェア
上で合成することができる表示制御インターフェイスを
提供する。 【構成】 テキスト文字データを記憶する手段(10
2)と、表示すべきテキスト文字データを取り出し、グ
ラフィック描画データと合成する手段(101,10
3,104,105,107)と、テキスト文字を表示
しない場合にはグラフィック表示をブリンクさせる手段
(104,107)とを備える。また、描画データの展
開の際にテキスト専用のフレームバッファを備えること
によりテキスト表示とは無関係にグラフィック表示のブ
リンクの有無を選択することが可能となる。
ウェアの負担を増加させることなく、グラフィック表示
とビットマップテキスト表示とを簡易的にハードウェア
上で合成することができる表示制御インターフェイスを
提供する。 【構成】 テキスト文字データを記憶する手段(10
2)と、表示すべきテキスト文字データを取り出し、グ
ラフィック描画データと合成する手段(101,10
3,104,105,107)と、テキスト文字を表示
しない場合にはグラフィック表示をブリンクさせる手段
(104,107)とを備える。また、描画データの展
開の際にテキスト専用のフレームバッファを備えること
によりテキスト表示とは無関係にグラフィック表示のブ
リンクの有無を選択することが可能となる。
Description
【0001】
【産業上の利用分野】本発明は表示制御インターフェー
ス装置に関するもので、特に数値制御装置のカラーグラ
フィック表示を行うのに好適なものである。
ス装置に関するもので、特に数値制御装置のカラーグラ
フィック表示を行うのに好適なものである。
【0002】
【従来の技術】図5に従来提案されている、グラフィッ
ク表示とテキスト表示とを合成して表示することができ
る表示装置の一例を示す。この装置においては、グラフ
ィック描画/表示用のグラフィックコントローラとテキ
スト描画/表示用のCRTコントローラを組み合わせて
構成している。
ク表示とテキスト表示とを合成して表示することができ
る表示装置の一例を示す。この装置においては、グラフ
ィック描画/表示用のグラフィックコントローラとテキ
スト描画/表示用のCRTコントローラを組み合わせて
構成している。
【0003】ホストコンピュータ10はホストインター
フェイス回路11との間でホストインターフェイス信号
をやり取りし、グラフィックコントローラ20に対して
グラフィックコマンドおよびグラフィックデータを与
え、これに基づいてグラフィックコントローラ20はフ
レームバッファ21に描画データを与える。このフレー
ムバッファ21は3つの色(R、G、B)とブリンク
(点滅表示)を扱うための4つのフレームを有してい
る。各フレームの出力信号である表示データはパラレル
/シリアル変換回路22によってシリアルのビデオデー
タに変換され、ビデオ信号合成回路23によって合成タ
イミング時にグラフィックビデオ信号として出力され
る。
フェイス回路11との間でホストインターフェイス信号
をやり取りし、グラフィックコントローラ20に対して
グラフィックコマンドおよびグラフィックデータを与
え、これに基づいてグラフィックコントローラ20はフ
レームバッファ21に描画データを与える。このフレー
ムバッファ21は3つの色(R、G、B)とブリンク
(点滅表示)を扱うための4つのフレームを有してい
る。各フレームの出力信号である表示データはパラレル
/シリアル変換回路22によってシリアルのビデオデー
タに変換され、ビデオ信号合成回路23によって合成タ
イミング時にグラフィックビデオ信号として出力され
る。
【0004】一方、ホストインターフェイス回路11か
ら出力された表示コマンドに基づいて、CRTコントロ
ーラ30は、テキストデータが入力されるビデオメモリ
31に対して表示アドレスを、このビデオメモリから出
力されるテキストコードが入力されるキャラクタジェネ
レータ32に対してラスタアドレスを与える。キャラク
タジェネレータ32から出力された表示データはパラレ
ル/シリアル変換回路33によってシリアルのビデオデ
ータに変換され、ビデオ信号合成回路34によって合成
タイミング時にテキストビデオ信号として出力される。
ら出力された表示コマンドに基づいて、CRTコントロ
ーラ30は、テキストデータが入力されるビデオメモリ
31に対して表示アドレスを、このビデオメモリから出
力されるテキストコードが入力されるキャラクタジェネ
レータ32に対してラスタアドレスを与える。キャラク
タジェネレータ32から出力された表示データはパラレ
ル/シリアル変換回路33によってシリアルのビデオデ
ータに変換され、ビデオ信号合成回路34によって合成
タイミング時にテキストビデオ信号として出力される。
【0005】なお、グラフィックコントローラ20から
出力されるグラフィックタイミング信号およびCRTコ
ントローラ30から出力されるテキストタイミング信号
はともにビデオタイミングコントロール回路12に与え
られ、そのビデオタイミング信号はビデオメモリ31、
フレームバッファ21、パラレル/シリアル変換回路2
2および33、ビデオ信号合成回路23および34に与
えられる。これにより、グラフィックビデオ信号とテキ
ストビデオ信号は同一タイミングでオアゲート13〜1
5により合成され、CRT16上に表示される。
出力されるグラフィックタイミング信号およびCRTコ
ントローラ30から出力されるテキストタイミング信号
はともにビデオタイミングコントロール回路12に与え
られ、そのビデオタイミング信号はビデオメモリ31、
フレームバッファ21、パラレル/シリアル変換回路2
2および33、ビデオ信号合成回路23および34に与
えられる。これにより、グラフィックビデオ信号とテキ
ストビデオ信号は同一タイミングでオアゲート13〜1
5により合成され、CRT16上に表示される。
【0006】
【発明が解決しようとする課題】このような合成手法を
採用する装置では、テキスト描画は高速ではあるが、グ
ラフィック描画/表示用のグラフィックコントローラと
テキスト描画/表示用のCRTコントローラを組合わ
せ、さらに、ホストCPUを搭載しているため、ハード
ウェア構成が大きいという問題がある。しかも、グラフ
ィック表示とテキスト表示の合成を行うタイミングの設
計は容易ではない。また、ビットマップのテキスト表示
を行うには、テキスト文字をグラフィック文字としてソ
フト描画しなければならないため、ソフトウェアの負荷
が重くなる。
採用する装置では、テキスト描画は高速ではあるが、グ
ラフィック描画/表示用のグラフィックコントローラと
テキスト描画/表示用のCRTコントローラを組合わ
せ、さらに、ホストCPUを搭載しているため、ハード
ウェア構成が大きいという問題がある。しかも、グラフ
ィック表示とテキスト表示の合成を行うタイミングの設
計は容易ではない。また、ビットマップのテキスト表示
を行うには、テキスト文字をグラフィック文字としてソ
フト描画しなければならないため、ソフトウェアの負荷
が重くなる。
【0007】したがって、本発明は簡単なハードウェア
構成で、しかも、ソフトウェアの負担を増加させること
なく、グラフィック表示とビットマップテキスト表示と
を簡易的にハードウェア上で合成することができる表示
制御インターフェイスを提供することを目的とする。
構成で、しかも、ソフトウェアの負担を増加させること
なく、グラフィック表示とビットマップテキスト表示と
を簡易的にハードウェア上で合成することができる表示
制御インターフェイスを提供することを目的とする。
【0008】
【課題を解決するための手段】本発明によれば、カラー
グラフィック表示が可能な表示制御インターフェイス装
置において、テキスト文字データを記憶する手段と、表
示すべきテキスト文字データを取り出し、グラフィック
描画データと合成する手段と、テキスト文字を表示しな
い場合にはグラフィック表示をブリンクさせる手段とを
備えたことを特徴とする表示制御インターフェイス装置
が提供される。
グラフィック表示が可能な表示制御インターフェイス装
置において、テキスト文字データを記憶する手段と、表
示すべきテキスト文字データを取り出し、グラフィック
描画データと合成する手段と、テキスト文字を表示しな
い場合にはグラフィック表示をブリンクさせる手段とを
備えたことを特徴とする表示制御インターフェイス装置
が提供される。
【0009】また、本発明によれば、カラーグラフィッ
ク表示が可能な表示制御インターフェイス装置におい
て、テキスト文字データを記憶する手段と、表示すべき
テキスト文字データを取り出し、グラフィック描画デー
タと合成する手段と、グラフィック表示をテキスト表示
とは無関係にブリンクの有無を選択する手段とを備えた
ことを特徴とする表示制御インターフェイス装置が提供
される。
ク表示が可能な表示制御インターフェイス装置におい
て、テキスト文字データを記憶する手段と、表示すべき
テキスト文字データを取り出し、グラフィック描画デー
タと合成する手段と、グラフィック表示をテキスト表示
とは無関係にブリンクの有無を選択する手段とを備えた
ことを特徴とする表示制御インターフェイス装置が提供
される。
【0010】
【作用】本発明によれば、1つのグラフィックコントロ
ーラ1により、グラフィック及びテキストの描画/表示
を同時に制御するようにしている。このため、キャラク
タジェネレータからテキストデータを取り出し、グラフ
ィック用のフレームバッファとともに設けられたテキス
トフレームバッファを用いグラフィックテキスト合成回
路により合成ビデオ信号を得て表示を行う。なお、テキ
スト表示とブリンクを別のフレームで行った場合にはこ
れらを独立して選択できるが、同じフレームで行う場合
にはテキスト表示を行わない場合にのみブリンクを選択
できることになる。
ーラ1により、グラフィック及びテキストの描画/表示
を同時に制御するようにしている。このため、キャラク
タジェネレータからテキストデータを取り出し、グラフ
ィック用のフレームバッファとともに設けられたテキス
トフレームバッファを用いグラフィックテキスト合成回
路により合成ビデオ信号を得て表示を行う。なお、テキ
スト表示とブリンクを別のフレームで行った場合にはこ
れらを独立して選択できるが、同じフレームで行う場合
にはテキスト表示を行わない場合にのみブリンクを選択
できることになる。
【0011】
【実施例】図1は本発明の第1の実施例を示すブロック
図である。グラフィックコントローラとしてのCPU1
01にはキャラクタジェネレータ102が接続さてい
る。このキャラクタジェネレータ102はROM構成で
あって、16ビット×16ビット、24ビット×24ビ
ットなどのビットマップとして文字データを記憶してい
る。グラフィックコントローラ101は、キャラクタジ
ェネレータ102から必要な文字のビットマップデータ
を受け取り、これを描画データとして出力しフレームバ
ッファ105に与える。フレームバッファはグラフィッ
クの8色表示を実現するための3画面とテキスト表示を
実現するために1画面の計4画面が設けられている。
図である。グラフィックコントローラとしてのCPU1
01にはキャラクタジェネレータ102が接続さてい
る。このキャラクタジェネレータ102はROM構成で
あって、16ビット×16ビット、24ビット×24ビ
ットなどのビットマップとして文字データを記憶してい
る。グラフィックコントローラ101は、キャラクタジ
ェネレータ102から必要な文字のビットマップデータ
を受け取り、これを描画データとして出力しフレームバ
ッファ105に与える。フレームバッファはグラフィッ
クの8色表示を実現するための3画面とテキスト表示を
実現するために1画面の計4画面が設けられている。
【0012】次に文字データのフレームバッファへの展
開について説明する。ここではキャラクタジェネレータ
102の記憶パターンが16ビット×16ビットである
ものとし、ある文字、例えば「ア」を表示する要求があ
ったものとする。まず、文字「ア」のビットマップデー
タのうちアドレス“0”から“15”までのデータが順
に読み出される。
開について説明する。ここではキャラクタジェネレータ
102の記憶パターンが16ビット×16ビットである
ものとし、ある文字、例えば「ア」を表示する要求があ
ったものとする。まず、文字「ア」のビットマップデー
タのうちアドレス“0”から“15”までのデータが順
に読み出される。
【0013】グラフィックコントローラは、まず、表示
位置に対応するフレームバッファのアドレスDISP0
を計算する。次にアドレス“0”のテキストデータを読
み込んでフレームバッファのデータ順に並び変えてフレ
ームバッファアドレスDISP0のうちの表示したいフ
レームにのみ書き込みを行う。これをアドレス15まで
繰り返すことにより文字「ア」をグラフィックデータと
して表示することが可能となる。この場合、テキスト文
字もグラフィックデータと同様に扱われるので、文字と
グラフィックが重なる場合には必要に応じてソフトウェ
ア処理で重ね合わせの色処理を行えば良い。
位置に対応するフレームバッファのアドレスDISP0
を計算する。次にアドレス“0”のテキストデータを読
み込んでフレームバッファのデータ順に並び変えてフレ
ームバッファアドレスDISP0のうちの表示したいフ
レームにのみ書き込みを行う。これをアドレス15まで
繰り返すことにより文字「ア」をグラフィックデータと
して表示することが可能となる。この場合、テキスト文
字もグラフィックデータと同様に扱われるので、文字と
グラフィックが重なる場合には必要に応じてソフトウェ
ア処理で重ね合わせの色処理を行えば良い。
【0014】このフレームバッファ105の出力はパラ
レル/シリアル変換回路106でシリアルのビデオデー
タとされ、グラフィック・テキスト合成回路107でグ
ラフィックデータとテキストデータが合成され、CRT
ビデオ信号としてCRT108に送られ、表示が行われ
る。グラフィック・テキスト合成回路107には、グラ
フィックコントローラ101から出力されたモード信号
を受けるテキスト表示モードセレクト回路104の出力
信号であるテキストモード信号も与えられている。この
表示モードセレクト回路は、グラフィック表示にハード
ウェア的に合成するテキスト表示の表示色と合成方法を
設定する。
レル/シリアル変換回路106でシリアルのビデオデー
タとされ、グラフィック・テキスト合成回路107でグ
ラフィックデータとテキストデータが合成され、CRT
ビデオ信号としてCRT108に送られ、表示が行われ
る。グラフィック・テキスト合成回路107には、グラ
フィックコントローラ101から出力されたモード信号
を受けるテキスト表示モードセレクト回路104の出力
信号であるテキストモード信号も与えられている。この
表示モードセレクト回路は、グラフィック表示にハード
ウェア的に合成するテキスト表示の表示色と合成方法を
設定する。
【0015】なお、グラフィックコントローラ101か
ら出力されたタイミング信号が与えられたビデオタイミ
ングコントロール回路103からはビデオタイミング信
号が出力され、フレームバッファ105、パラレル/シ
リアル変換回路106、グラフィック・テキスト合成回
路107、CRT108にそれぞれ与えられている。こ
れにより、R、G、Bのビデオ信号がシリアル出力され
る。
ら出力されたタイミング信号が与えられたビデオタイミ
ングコントロール回路103からはビデオタイミング信
号が出力され、フレームバッファ105、パラレル/シ
リアル変換回路106、グラフィック・テキスト合成回
路107、CRT108にそれぞれ与えられている。こ
れにより、R、G、Bのビデオ信号がシリアル出力され
る。
【0016】図2はグラフィック・テキスト合成回路1
07の一例を示す回路図である。パラレル/シリアル変
換回路106から出力されたR、G、Bのビデオデータ
はそれぞれアンドゲートAND1、AND3、AND5
にそれぞれ入力され、テキストデータはアンドゲートA
ND2、AND4、AND6に、そのインバータINV
1による逆論理データはAND1、AND3、AND5
に与えられている。
07の一例を示す回路図である。パラレル/シリアル変
換回路106から出力されたR、G、Bのビデオデータ
はそれぞれアンドゲートAND1、AND3、AND5
にそれぞれ入力され、テキストデータはアンドゲートA
ND2、AND4、AND6に、そのインバータINV
1による逆論理データはAND1、AND3、AND5
に与えられている。
【0017】さらに、テキスト表示モードセレクト回路
104から出力されたテキストRセレクト信号、テキス
トGセレクト信号、テキストBセレクト信号はそれぞ
れ、アンドゲートAND2、AND4、AND6に与え
られ、同様にテキスト表示オンオフ信号はアンドゲート
AND2、AND4、AND6に与えられている。そし
て、AND1の出力とAND2の出力はオアゲートOR
1に与えられ、AND3とAND4の出力はOR2に、
AND5とAND6の出力はオアゲートOR3に与えら
れ、それぞれビデオ信号VR、VG、VBを出力するよ
うになっている。
104から出力されたテキストRセレクト信号、テキス
トGセレクト信号、テキストBセレクト信号はそれぞ
れ、アンドゲートAND2、AND4、AND6に与え
られ、同様にテキスト表示オンオフ信号はアンドゲート
AND2、AND4、AND6に与えられている。そし
て、AND1の出力とAND2の出力はオアゲートOR
1に与えられ、AND3とAND4の出力はOR2に、
AND5とAND6の出力はオアゲートOR3に与えら
れ、それぞれビデオ信号VR、VG、VBを出力するよ
うになっている。
【0018】テキスト表示モードセレクト回路の出力信
号を適当に選択することにより、各種の合成表示が可能
となる。例えば、テキスト表示優先、グラフィック表示
優先、双方か一方かなどを選択できる。
号を適当に選択することにより、各種の合成表示が可能
となる。例えば、テキスト表示優先、グラフィック表示
優先、双方か一方かなどを選択できる。
【0019】テキスト表示のみの表示オン/オフを指定
できるが、テキスト表示を使用しない場合には、グラフ
ィック表示をブリンクさせるかどうかを選択することも
できる。この場合、フレームバッファのテキスト用フレ
ームはブリンクのために使用されることになる。
できるが、テキスト表示を使用しない場合には、グラフ
ィック表示をブリンクさせるかどうかを選択することも
できる。この場合、フレームバッファのテキスト用フレ
ームはブリンクのために使用されることになる。
【0020】このように、本発明によれば、1つのグラ
フィックコントローラ1により、グラフィック及びテキ
ストの描画/表示を同時にコントロールしている。
フィックコントローラ1により、グラフィック及びテキ
ストの描画/表示を同時にコントロールしている。
【0021】図3は表示の例であり、フレームバッファ
の内容と実際の画面表示の関係を示している。この場
合、テキスト優先で赤色表示が指定されているから、グ
ラフィック用フレームバッファの合成内容を背景として
文字が赤色で表示されることになる。
の内容と実際の画面表示の関係を示している。この場
合、テキスト優先で赤色表示が指定されているから、グ
ラフィック用フレームバッファの合成内容を背景として
文字が赤色で表示されることになる。
【0022】図4は本発明の第2の実施例を示すブロッ
ク図である。この実施例は第1の実施例とほとんど同じ
であるが、異なるのはグラフィックフレームバッファが
ブリンクとテキストのための専用のフレームを持ち、計
5枚のフレームを有している点のみである。
ク図である。この実施例は第1の実施例とほとんど同じ
であるが、異なるのはグラフィックフレームバッファが
ブリンクとテキストのための専用のフレームを持ち、計
5枚のフレームを有している点のみである。
【0023】このような構成では、テキストとグラフィ
ックが重なることを前提として、重ね合わせに対する処
理(色と優先順位)をあらかじめ設定しておくことによ
り、グラフィックコントローラは単にテキストフレーム
バッファにテキストを書き込むだけて゛容易に合成表示
が可能となる。
ックが重なることを前提として、重ね合わせに対する処
理(色と優先順位)をあらかじめ設定しておくことによ
り、グラフィックコントローラは単にテキストフレーム
バッファにテキストを書き込むだけて゛容易に合成表示
が可能となる。
【0024】したがって、この実施例ではテキストの表
示の有無と無関係にグラフィックデータをブリンクさせ
ることができる。
示の有無と無関係にグラフィックデータをブリンクさせ
ることができる。
【0025】
【発明の効果】以上のように、本発明によれば、テキス
ト文字とグラフィック描画データとを合成する手段とグ
ラフィック表示をブリンクする手段とを備えているの
で、フレームバッファを追加しない比較的簡単なハード
ウェア構成で、ビットマップ方式によるテキスト文字を
グラフィック画面上にハードウェア上の任意位置に合成
表示し、グラフィック表示のブリンクをソフトウェアの
負担を増加させることなく行うことができる。
ト文字とグラフィック描画データとを合成する手段とグ
ラフィック表示をブリンクする手段とを備えているの
で、フレームバッファを追加しない比較的簡単なハード
ウェア構成で、ビットマップ方式によるテキスト文字を
グラフィック画面上にハードウェア上の任意位置に合成
表示し、グラフィック表示のブリンクをソフトウェアの
負担を増加させることなく行うことができる。
【図1】本発明の一実施例の構成を示すブロック図であ
る。
る。
【図2】図1のモードコントロール回路とグラフィック
・テキスト合成回路の一例を示す回路図である。
・テキスト合成回路の一例を示す回路図である。
【図3】図1の構成で実現するフレームバッファとCR
T表示のイメージ図であって、グラフィック表示とテキ
スト表示の重なった部分をテキスト表示優先とした場合
の例を示す。
T表示のイメージ図であって、グラフィック表示とテキ
スト表示の重なった部分をテキスト表示優先とした場合
の例を示す。
【図4】本発明の第2の実施例の構成を示すブロック図
である。
である。
【図5】従来技術における構成図である。
101、201 グラフィックコントローラ 102、202 キャラクタジェネレータ 103、203 ビデオタイミングコントロール回路 104、204 テキスト表示モードセレクト回路 105、205 フレームバッファ 106、206 パラレル/シリアル変換回路 107、207 グラフィックテキスト合成回路 108、208 CRT
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 G09G 5/40 9471−5G
Claims (2)
- 【請求項1】カラーグラフィック表示が可能な表示制御
インターフェイス装置において、 テキスト文字データを記憶する手段と、 表示すべきテキスト文字データを取り出し、グラフィッ
ク描画データと合成する手段と、 テキスト文字を表示しない場合にはグラフィック表示を
ブリンクさせる手段とを備えたことを特徴とする表示制
御インターフェイス装置。 - 【請求項2】カラーグラフィック表示が可能な表示制御
インターフェイス装置において、 テキスト文字データを記憶する手段と、 表示すべきテキスト文字データを取り出し、グラフィッ
ク描画データと合成する手段と、 テキスト表示とは無関係に、グラフィック表示のブリン
クの有無を選択する手段とを備えたことを特徴とする表
示制御インターフェイス装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5311777A JPH07168550A (ja) | 1993-12-13 | 1993-12-13 | 表示制御インターフェイス装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5311777A JPH07168550A (ja) | 1993-12-13 | 1993-12-13 | 表示制御インターフェイス装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH07168550A true JPH07168550A (ja) | 1995-07-04 |
Family
ID=18021349
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5311777A Pending JPH07168550A (ja) | 1993-12-13 | 1993-12-13 | 表示制御インターフェイス装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07168550A (ja) |
-
1993
- 1993-12-13 JP JP5311777A patent/JPH07168550A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR900006288B1 (ko) | 디스플레이 콘트롤러 | |
JP2004280125A (ja) | ビデオ/グラフィックメモリシステム | |
JPH10207446A (ja) | プログラマブル表示装置 | |
JPH1186029A (ja) | 画像描画装置 | |
JPH087560B2 (ja) | 画像情報表示装置 | |
JPS59231591A (ja) | 画像表示装置 | |
JPH04174497A (ja) | 表示制御装置 | |
JPH09138683A (ja) | 画像表示制御装置 | |
JP3481913B2 (ja) | 画像処理装置 | |
JPH07168550A (ja) | 表示制御インターフェイス装置 | |
JPH07234773A (ja) | 表示制御装置 | |
WO1995001609A1 (fr) | Procede et dispositif de traitment d'images | |
JP3043077B2 (ja) | フレームバッファ制御装置 | |
JPH06149533A (ja) | 表示領域外セグメントの描画処理を削減したセグメント高速描画方式 | |
JP2508544B2 (ja) | グラフィックディスプレイ装置 | |
JP2002258827A (ja) | 画像表示装置 | |
US5274755A (en) | Hardware implementation for providing raster offsets in a graphics subsystem with windowing | |
JPS61254981A (ja) | マルチウインド表示制御装置 | |
JPH11161255A (ja) | 画像表示装置 | |
JPS63175888A (ja) | 表示装置 | |
JP2891542B2 (ja) | 画像処理方法及び装置 | |
JPH04308921A (ja) | マルチウィンドウシステム | |
JPH06243249A (ja) | 表示制御装置 | |
JPH07199907A (ja) | 表示制御装置 | |
JPH0695272B2 (ja) | 画像表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040409 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040609 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040723 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20040820 |