JP2891542B2 - 画像処理方法及び装置 - Google Patents

Description

【発明の詳細な説明】 【技術分野】

本発明は、ゲーム機等に用いられ、フレームバッファ
の画像データの書き換えを行うことができる画像処理方
法及び装置に関する。

【背景技術】

従来より、ゲーム機に使用される画像処理装置では、
背景を表示する複数の背景画（静止画）に、ゲームに登
場するキャラクタを表示する前景画（動画）を重ね合わ
せて、ラスタスキャン形モニタの画面上に表示するよう
になっている。これら背景画及び前景画には、各々表示
優先順位（以下、プライオリティ）が決められており、
それぞれが重なり合う位置にはプライオリティの高い前
景画または背景画のみが表示される。プライオリティは
プライオリティナンバーによって決められており、一例
としてプライオリティナンバーが大である画像が手前に
表示される。このプライオリティナンバーは、背景画は
通常面単位で指定され、前景画はキャラクタ単位で指定
される。 例えば、図13（ａ）に示す背景画BG0と、（ｂ）に示
す背景画BG1と、（ｃ）に示す前景画FGとがあり、背景
画BG0のプライオリティナンバーが「４」、背景画BG1の
プライオリティナンバーが「２」、前景画FGのキャラク
タCHRのプライオリティナンバーが「６」であるとす
る。そして、これらを重ね合わせると、図13（ｄ）に示
すようにキャラクタCHR→背景画BGO→背景画BG1の順位
で手前にあるように見える。 このような画像処理装置では、表示を多様化するため
に、各背景画や前景画のそれぞれに対しウインドウと呼
ばれる画像領域を設定し、このウインドウの内側もしく
は外側に対して透明処理やカラー演算処理等を施した画
像を表示する場合がある。このウインドウ処理は、プラ
イオリティに関わりなく、各画面の指定された領域の画
面に強制的に透明処理あるいはカラー演算処理を施し
て、その面の画像を表示させない処理である。 その例として、図14に示すように、背景画BG0を通し
て背景画BG1が透けて見えるようにする場合がある。こ
れは、透けて見える部分にウインドウを設定し、その内
部にカラー演算処理を施すことによって得られる。この
カラー演算処理は、複数の画面が重なる場合に、各画面
の同じ座標上にある画素のカラーデータを加算すること
により、手前の画像を通して奥の画像が透けて見えるよ
うな効果を出す効果である。 また、ゲームの途中などで、図15（ａ）に示すような
背景が表示されている時に、通常は表示されないプレー
ヤーの状態（体力、プレイ時間等）を表示する場合があ
る。この場合は、図15（ｂ）に示すようなプライオリテ
ィの低い背景画BG0を設定しておき、図15（ｃ）に示す
ようにウインドウWRを開いてその内側に透明処理を施
し、背景画BG0が現れるようにする。 更に、図16（ａ）〜（ｄ）に示すように、ゲームのス
テージをクリアした時に表示している画面を徐々に消し
て行く場合がある。この場合は、前景画FG及び背景画BG
0,BG1全てに対してそれぞれウインドウWLを設定し、こ
の外側に対して透明処理を施す。ウインドウWLの外側の
領域AR2には前景画及び背景画のいずれも表示されない
ため、予め設定された単色のバック画面が表示される。
そして、各画面のウインドウWLを（ｃ）〜（ｄ）に示す
ように徐々に変化させることにより、バック画面が大き
くなって表示画面が徐々に消えて行くように見える。 このようにプライオリティとウインドウを用いて多様
な画像を表示する画像処理装置には、前景画及び背景画
の画像データを上述したプライオリティナンバーに応じ
て出力する表示制御部と、上記ウインドウを制御するウ
インドウ制御部とが設けられている。このウインドウ制
御部により、ウインドウの位置が設定され、その内部も
しくは外部に上記カラー演算処理及び透明処理が施され
るようになっている。これら表示制御部及びウインドウ
制御部は、内部にレジスタを有しており、CPUからのコ
マンドがこのレジスタに設定されるようになっている。 上述したウインドウとして、従来より、矩形ウインド
ウとラインウインドウとが知られている。矩形ウインド
ウWRは、図15（ｃ）に示すようなウインドウであり、垂
直方向及び水平方向の始点Ａと終点Ｂとの座標を、上記
ウインドウ制御部のレジスタに設定することによって得
られる。 また、ラインウインドウWLは、図16（ｂ）〜（ｄ）、
及び図17（ａ）に示すようなウインドウである。即ち、
ラインウインドウWLの場合は、図17（ａ）に示すよう
に、画面を構成する各ラインにおける始点Ｃ（C1,C2,
…）および終点Ｄ（D1,D2,…）の座標をテーブルとして
予めVRAM等の記憶手段に格納しておき、このテーブルの
アドレスを、垂直方向の始点Ｅおよび終点Ｆの座標と共
に、上記制御部のレジスタに設定することによって得ら
れる。 ところで、上述した２種類のウインドウでは、複雑な
画像表示が困難であるという問題があった。すなわち、
矩形ウインドウの場合は、形状が矩形に限定される。ま
た、ラインウインドウの場合は、各ラインの始点と終点
とを規定するため自由な形状のウインドウを生成するこ
とが可能であるが、各ラインに始点および終点を１組し
か設定することができない。従って、図17（ｂ）に示す
ように、１ラインに始点Ｃ及び終点Ｄと、終点Ｃ′及び
終点Ｄ′とを設定するようなウインドウを得ることはで
きない。 このような問題点を解決するために、画面を構成する
全ての画素毎にウインドウ内であるか否かの制御を行う
ようにすれば、あらゆる形状のウインドウを設定するこ
とができる。しかしながら、この場合は、１画面分の各
画素について、ウインドウであるか否かを指示するため
のレジスタが必要となる。同時に、それら各画素につい
て、透明処理を施すかカラー演算処理を施すかを指示し
なければならず、このため、ハードウエアの容量が増大
すると共に、レジスタの設定のためにCPUの負担が大と
なるという問題があった。 一方、上述した画像処理装置においては、前景画FGを
描画するためのコマンド及びその前景画FGのキャラクタ
などの画像データが記憶されるRAMと、RAMから読み出さ
れる画像データがモニタの画面に対応して表示されるフ
レームバッファとが設けられている。 上記RAMから読み出される画像データは、回転及び色
演算などの処理が施された後、フレームバッファの所定
のアドレスに書込まれ、所定のタイミング信号に同期し
て上述した表示制御部に出力される。このように、従来
のフレームバッファは、画像データの書込み→読出しし
か行われていなかった。 本発明は、このような従来技術の問題点に鑑みて考察
されたものであり、その第１の目的は、従来の予め形状
が設定されたウインドウと複雑な形状のウインドウとを
ともに用いることができる画像処理方法を提供すること
にある。 本発明の第２の目的は、従来のフレームバッファの領
域を拡大することなく、効率的に上記ウインドウを設定
することができる画像処理方法を提供することにある。 本発明の第３の目的は、上記ウインドウの内側及び外
側のいずれか一方に対して、優先順位の低い画素を表示
することができる画像処理方法を提供することにある。 本発明の第４の目的は、上記ウインドウの内側及び外
側のいずれか一方に対して、手前の画像を通して遠くの
画像が透けて見えるようにすることができる画像処理方
法を提供することにある。 本発明の第５の目的は、上記ウインドウの内側及び外
側のいずれか一方に対して画面上効果的な画像処理を行
うことができる画像処理方法を提供することにある。 本発明の第６の目的は、第１の目的を実現することが
できる画像処理装置を提供することにある。 本発明の第７の目的は、従来のフレームバッファの領
域を拡大することなく、効率的に上記ウインドウを設定
することができる画像処理装置を提供することにある。 本発明の第８の目的は、前景画及び背景画の各場面毎
にウインドウを設定することのできる画像処理装置を提
供することにある。 本発明の第９の目的は、第１の目的を実現することが
できるゲーム機を提供することにある。 本発明の第10の目的は、従来のフレームバッファの領
域を拡大することなく、効率的に上記ウインドウを設定
することができるゲーム機を提供することにある。 本発明の第11の目的は、前景画及び背景画の各場面毎
にウインドウを設定することのできるゲーム機を提供す
ることにある。 発明の開示 上記目的を達成するために、請求項１に記載の画像処
理方法は、第１の記憶手段から前景画の画素毎に設定さ
れた画素データを読み出してフレームバッファに展開
し、所定のタイミングで前記フレームバッファから前記
画素データを読み出すとともに、第２の記憶手段から少
なくとも１画面の背景画の画素毎に設定された画像デー
タを読み出し、前記前景画の画像データと前記背景画の
画像データとの表示の優先順位を決定してこの優先順位
に基づいて前記前景画及び背景画を合成して得られるデ
ィスプレイ表示用データを生成する画像処理方法におい
て、前記前景画及び背景画の少なくとも何れか一方に対
し、予め形状が設定された第１のウインドウの垂直方向
及び水平方向の始点及び終点の座標を各々指定すること
により、前記第１のウインドウの領域を決定し、前記フ
レームバッファから、前記第１の記憶手段から読み出さ
れる画像に対応するアドレスに既に書き込まれている画
像データを読み出し、前記フレームバッファから読み出
した画像データの所定ビットの値を変更し、前記フレー
ムバッファ上の前記アドレスに再び書き込み、このフレ
ームバッファから前景画の画像データを所定のタイミン
グで読み出す際に、前記所定のビットの値が変更された
値であるか否かを検出し、変更された値である場合に
は、その値を有する画像データを第２のウインドウの内
側を構成する画像データとし、前記第２のウインドウと
前記第１のウインドウとについて、その内側及び外側の
何れか一方に対して画像処理を施すことを特徴とする。 請求項２に記載の画像処理方法は、請求項１に記載の
画像処理方法において、前記フレームバッファから読み
出した前記画像データの最上位ビットの値を変更するこ
とを特徴とする。 請求項３に記載の画像処理方法は、請求項１又は請求
項２に記載の画像処理方法において、前記画像処理とし
て、前記ウインドウの内側及び外側のいずれか一方にお
いて、前景画及び背景画の少なくとも１画面の画素を強
制的に透明な画素とする透明処理を施すことを特徴とす
る。 請求項４に記載の画像処理方法は、請求項１又は請求
項２に記載の画像処理方法において、前記画像処理とし
て、前記ウインドウの内側及び外側のいずれか一方にお
いて、透明な画素以外の画素の画像データに対して加算
演算を含むカラー演算を行うことを特徴とする。 請求項５に記載の画像処理方法は、請求項１又は請求
項２に記載の画像処理方法において、前記画像処理とし
て、前記ウインドウの内側及び外側のいずれか一方にお
いて、前景画及び背景画の少なくとも１画面の画素を強
制的に透明な画素とする透明処理、及び、前記ウインド
ウの内側及び外側のいずれか一方において、透明な画素
以外の画素の画像データに対して加算演算を含むカラー
演算を行う処理の少なくともいずれか一方を行うことを
特徴とする。 請求項６に記載の画像処理装置は、コマンドを発行す
るCPUと、前景画をディスプレイに表示させるための前
記コマンド及びその前景画の各画素毎に設定された画像
データが格納された第１の記憶手段と、ディスプレイに
表示されるべき前記前景画に対応した画像データを記憶
するフレームバッファと、前記第１の記憶手段から前記
前景画の画像データを読み出して前記フレームバッファ
に展開し、所定のタイミングで前記フレームバッファか
ら画像データを読み出して出力する前景画制御手段と、
背景画の各画素毎に設定された画像データが格納された
第２の記憶手段と、前記CPUによって発行されるコマン
ドに基づき、前記第２の記憶手段から前記画像データを
読み出し、前記背景画制御手段から出力される前景画の
画像データと前記背景画の画像データとの表示の優先順
位を決定し、前記優先順位に基づいて前記前景画及び背
景画を合成して得られたディスプレイ表示用データを生
成する背景画制御手段とを具備し、前記CPUは、前記前
景画及び背景画の少なくともいずれか一方に対し、予め
形状の設定された第１のウインドウの垂直方向及び水平
方向の始点及び終点の座標を、前記背景画制御手段に対
して各々指定し、前記前景画制御手段は、前記第１の記
憶手段から読み出される画像に対応する前記フレームバ
ッファ上のアドレスを指定するアドレス指定手段と、前
記フレームバッファにアクセスし、前記アドレス指定手
段によって指定されるアドレスに既に書き込まれている
画像データを読み出すフレームバッファ読出手段と、前
記フレームバッファ読出手段によって読み出された画像
データの所定ビットの値を変更するビット変更手段と、
前記フレームバッファにアクセスし、前記所定のビット
の値が変更された前記画像データを書込むフレームバッ
ファ書込手段とを有し、前記背景画制御手段は、前記背
景画の画像データの前記所定のビットの値が、前記前景
画制御手段によって変更された値であるか否かを検出す
るウインドウ検出部と、前記第１のウインドウの内側及
び外側のいずれか一方に対する画像処理、及び、前記ウ
インドウ検出部により前記画像データの所定ビットの値
が変更された値であることが検出された場合に、前記CP
Uからのコマンドに基づき、当該画像データによって構
成される第２のウインドウの内側及び外側のいずれか一
方に対する画像処理を決定するウインドウ制御部と、前
記第２の記憶手段にアクセスし、前記背景画の画像デー
タを読み出す背景画生成部と、前記ウインドウ制御部の
制御により、前記前景画の画像データと前記背景画の画
像データとを合成して出力する表示制御部とを有するこ
とを特徴とする。 請求項７に記載の画像処理装置は請求項６に記載の画
像処理装置にいおいて、前記ビット変更手段が、前記画
像データの最上位ビットの値を変更することを特徴とす
る。 請求項８に記載の画像処理装置は、請求項６に記載の
画像処理装置において、前記ウインドウ制御部は、前記
CPUからのコマンドと前記ウインドウ検出部の検出結果
とに基づき、前記ウインドウの内側及び外側のいずれか
一方に対し、透明な画素以外の画素の画像データに対し
て加算演算を含むカラー演算処理を行うよう指示するカ
ラー演算処理信号を出力するカラー演算制御部と、前記
CPUからのコマンドと前記ウインドウ検出部の検出結果
とに基づき、前記前景画にウインドウを設定し、そのウ
インドウの内側及び外側のいずれか一方に対し、画素を
強制的に透明な画素とする透明処理を施すよう指示する
前景画透明処理用信号を出力する前景画透明処理制御部
と、前記背景画に各々対応し、前記CPUからのコマンド
と前記ウインドウ検出部の検出結果とに基づき、前記前
景画にウインドウを設定しそのウインドウの内側及び外
側のいずれか一方に前記透明処理を施すよう指示する背
景画透明処理用信号を出力する少なくとも１個の背景画
透明処理制御部とからなり、前記表示制御部は、前記背
景画透明処理用信号が供給されると、前記背景画の画像
データを強制的に透明な画素を表す画像データに変換す
る第１のスイッチ手段と、前記背景画透明処理制御部に
各々対応し、前記背景画透明処理用信号が供給される
と、前記背景画の画像データを強制的に透明な画素を表
す画像データに変換する少なくとも１個の第２のスイッ
チ手段と、前記カラー演算処理用信号が供給されると、
前記前景画及び背景画の同じ座標の画像データについて
前記カラー演算を行うカラー演算回路とを有することを
特徴とする。 請求項９に記載のゲーム機は、コマンドを発行するCP
Uと、前景画をディスプレイに表示させるための前記コ
マンド及びその前景画の各画素毎に設定された画像デー
タが格納された第１の記憶手段と、ディスプレイに表示
されるべき前記前景画に対応した画像データを記憶する
フレームバッファと、前記第１の記憶手段から前記背景
画の画像データを読み出して前記フレームバッファに展
開し、所定のタイミングで前記フレームバッファから画
像データを読み出して出力する前景画制御手段と、背景
画の各画素毎に設定された画像データが格納された第２
の記憶手段と、前記CPUによって発行されるコマンドに
基づき、前記第２の記憶手段から前記画像データを読み
出し、前記前景画制御手段から出力される前景画の画像
データと前記背景画の画像データの優先順位を決定し、
前記優先順位に基づいて前記前景画及び背景画を合成し
て得られるディスプレイ表示用データを生成する背景画
制御手段とを具備し、前記CPUは、前記前景画及び背景
画の少なくともいずれか一方に対し、予め形状の設定さ
れた第１のウインドウの垂直方向及び水平方向の始点及
び終点の座標を、前記背景画制御手段に対して各々指定
し、前記背景画制御手段は、前記第１の記憶手段から読
み出される画像に対応する前記フレームバッファ上のア
ドレスを指定するアドレス指定手段と、前記フレームバ
ッファにアクセスし、前記アドレス指定手段によって指
定されるアドレスに既に書き込まれている画像データを
読み出すフレームバッファ読出手段と、前記フレームバ
ッファ読出手段によって読み出された画像データの所定
のビットの値を変更するビット変更手段と、前記フレー
ムバッファにアクセスし、前記所定のビットの値が変更
された前記画像データを書込むフレームバッファ書込手
段とを有し、前記背景画制御手段は、前記背景画の画像
データの前記所定のビットの値が、前記背景画制御手段
によって変更された値であるか否かを検出するウインド
ウ検出部と、前記第１のウインドウの内側及び外側のい
ずれか一方に対する画像処理、及び、前記ウインドウ検
出部により前記画像データの所定のビットの値が変更さ
れた値であることが検出された場合に、前記CPUからの
コマンドに基づき、当該画像データによって構成される
第２のウインドウの内側及び外側のいずれか一方に対す
る画像処理を決定するウインドウ制御部と、前記第２の
記憶手段にアクセスし、前記背景画の画像データを読み
出す背景画生成部と、前記ウインドウ制御部の制御によ
り、前記前景画の画像データと前記背景画の画像データ
とを合成して出力する表示制御部とを有することを特徴
とする。 請求項10に記載のゲーム機は、請求項９に記載のゲー
ム機において、前記ビット変更手段が、前記画像データ
の最上位ビットの値を変更することを特徴とする。 請求項11に記載のゲーム機は、請求項９に記載のゲー
ム機において前記ウインドウ制御部が、前記CPUからの
コマンドと前記ウインドウ検出部の検出結果とに基づ
き、前記ウインドウの内側及び外側のいずれか一方に対
し、透明な画素以外の画素の画像データに対して加算演
算を含むカラー演算処理を行うよう指示するカラー演算
処理信号を出力するカラー演算制御部と、前記CPUから
のコマンドと前記ウインドウ検出部の検出結果とに基づ
き、前記前景画にウインドウを設定し、そのウインドウ
の内側及び外側のいずれか一方に対し、画素を強制的に
透明な画素とする透明処理を施すよう指示する前景画透
明処理用信号を出力する前景画透明処理制御部と、前記
背景画に各々対応し、前記CPUからのコマンドと前記ウ
インドウ検出部の検出結果とに基き、前記前景画にウイ
ンドウを設定しそのウインドウの内側及び外側のいずれ
か一方に前記透明処理を施すよう指示する背景画透明処
理用信号を出力する少なくとも１個の背景画透明処理制
御部とからなり、前記表示制御部は、前記背景画透明処
理用信号が供給されると、前記背景画の画像データを強
制的に透明な画素を表す画像データに変換する第１のス
イッチ手段と、前記背景画透明処理制御に各々対応し、
前記背景画透明処理用信号が供給されると、前記背景画
の画像データを強制的に透明な画素を表す画像データに
変換する少なくとも１個の第２のスイッチ手段と、前記
カラー演算処理用信号が供給されると、前記前景画及び
背景画の同じ座標の画像データについて前記カラー演算
を行うカラー演算回路とを有することを特徴とする。

【図面の簡単な説明】

図１は本発明の一実施例による画像処理装置の全体構
成を示すブロック図、図２は本発明の一実施例による画
像処理装置のスクロールエンジン21の構成を示すブロッ
ク図、図３は同実施例における前景画の画像データFGDT
を示す図、図４は同実施例におけるスプライトエンジン
20の構成を示すブロック図、図５は同実施例において
（ａ）フレームバッファに展開される前景画FGの例、
（ｂ）キャラクタW1をスプライトウインドウとする場合
を説明する図、及び（ｃ）キャラクタW2をスプライトウ
インドウとする場合を説明する図、図６は同実施例にお
けるウインドウ制御部44の構成を示すブロック図、図７
は矩形ウインドウWRを示す図、図８はラインウインドウ
WLを示す図、図９はスプライトウインドウWSを示す図、
図10は矩形ウインドウWR及びスプライトウインドウWSを
同時に使用した場合を説明する図、図11は矩形ウインド
ウWR及びスプライトウインドウWSを同時に使用した場合
を説明する図、図12は矩形ウインドウ及びスプライトウ
インドウを同時に使用した場合を説明する図、図13は
（ａ）背景画BG0、（ｂ）背景画BG1、（ｃ）前景画FG、
及び（ｄ）背景画BG0,BG1及び前景画FGを重ね合わせた
図、図14はカラー演算処理を説明する図、図15はウイン
ドウの内側に透明処理を施す場合を説明する図、図16は
ウインドウの外側に透明処理を施す場合を説明する図、
図17は（ａ）ラインウインドウWLを説明する図、及び
（ｂ）従来の画像処理装置の問題点を説明するための図
である。

【発明が実施するための最良の形態】

以下、本発明による画像処理装置の一実施例につい
て、図面を参照して説明する。なお、本実施例では、背
景画は２面（BG0,BG1）あるものとするが、これに限定
されるものではない。 （１）実施例の構成 （ａ）全体構成 図１は、本発明による画像処理装置の一実施例を示す
ブロック図である。同図中、10はゲーム機本体を示し、
このゲーム機本体10に、ユーザがゲームを操作するため
のコントロールパッド34などの入力デバイスが、SMPC
（System Manager ＆ Peripheral Control/システムマ
ネージャ）33を介して接続される。更にゲーム機本体10
には、ゲームプログラムが格納されたカートリッジ35が
着脱可能に装着される。このゲームプログラムは、通
常、半導体メモリ（マスクROM）に書き込まれ、この半
導体メモリがカートリッジ35内に組込まれている。ま
た、ゲーム機本体10に図示しないCD−ROMドライブが装
備されることにより、CD−ROMによりゲームプログラム
を供給することが可能となる。 また、バス14には、CPU15、CPU15のワーク用のRAM1
6、プログラムを格納するROM17、及び上記SMPC33が接続
されている。CPU15は、システム全体をコントロールす
る、例えば32ビットRISCタイプの高速CPU（SH−２と呼
ばれるCPUチップ２個）によって構成される。SMPC33
は、I/Oコントローラであり、システム全体のリセット
の管理及びコントロールパッド34など外部機器とのイン
タフェースを制御する。 更に、バス14には、前景画の画像処理を行うスプライ
トエンジン20、及び背景画の画像処理を行うスクロール
エンジン21が接続されている。また、スプライトエンジ
ン20には、CPUからのコマンドデータ及び前景画の元絵
となる画像データを格納するコマンドRAM22、及び前景
画の画像データを展開するフレームバッファ23が接続さ
れている。スクロールエンジン21には、背景画の画素毎
の画像データを格納するビデオRAM（VRAM）24、及びカ
ラーRAM25が接続されている。バス14に接続されている
バスコントローラ18は、DMAコントローラ、及び割込み
コントローラ等を備え、上記CPU15とスプライトエンジ
ン20とスクロールエンジン21とのインタフェースを制御
する。 スプライトエンジン20は、コマンドRAM22からキャラ
クタ等の前景画の画像データを選択して読み出し、回
転、拡大、縮小、及び色演算等の処理を行った後、フレ
ームバッファ23の所定のアドレスに書き込む。また、こ
のスプライトエンジン20は、フレームバッファ23に書き
込んだ１フレーム分の画像データを順次読み出し、バス
14を介さずに直接スクロールエンジン21に供給する。CP
U15は、ROM17内のプログラムを実行することにより、ス
プライトエンジン20にコマンドデータを供給する。この
コマンドデータは、前景画の描画命令を示すデータ（描
画コマンド）であり、スプライトエンジン20により、コ
マンドテーブルとしてコマンドRAM22に書き込まれる。
そして、このコマンドデータはスプライトエンジン20に
よって読み出され、内部のシステムレジスタに設定され
ることにより実行される。 また、VRAM24には、縦横８×８画素のセルの画像デー
タからなるパターンデータが格納されている。更に、上
記セルを縦横28×40セル分敷きつめて１フレーム分の背
景画BG0,BG1を構成する場合、その並べ方に対応してパ
ターンネームデータが格納されている。このパターンネ
ームデータは、VRAM24に格納されているパターンデータ
の先頭アドレス、及びパターンデータのプライオリティ
等の制御情報をパターンデータ毎に指定したものであ
り、２フレーム分格納されている。また、カラーRAM25
には、画像データFGDT,BG0DT,BG1DTがパレット形式であ
る場合に、カラーデータであるRGBデータが格納され
る。 更に、スクロールエンジン21の端子56からは、水平同
期信号に同期して１画素分のRGBデータが出力され、D/A
コンバータ31に供給される。D/Aコンバータは、上記RGB
データをアナログ信号に変換して、端子32から映像信号
として出力する。この映像信号は図示しないモニタに供
給され、TV画面に表示される。 （ｂ）前景画の画像データ 図３に、スプライトエンジン20によって処理される前
景画の１画素分の画像データFGDTを示す。この図に示す
ように、１画素は16ビットで表されている。このうち、
下位11ビットD0〜D10は色を指定するカラーコードCLC用
のビットであり、この11ビットがカラーRAM25のアドレ
スとして使用される。前景画のキャラクタは、１ドット
あたり４ビットまたは８ビットでコマンドRAM22に格納
されるが、フレームバッファ23に書き込む時は、キャラ
クタデータの上位側にそのキャラクタ毎に指定されたカ
ラーRAMアドレスオフセット値が付加される。次の４ビ
ットD11〜D14はプライオリティコードPRCであり、複数
の画像を重ねて表示する場合、重なる各画素毎のプライ
オリティを比較するために使用される。この場合、プラ
イオリティの高い画素が低い画素に優先して表示され
る。 最上位ビットD15はウインドウフラグFLGであり、値が
「１」である場合はウインドウ内の画素であることを表
し、値が「０」である場合はウインドウ内の画素ではな
いことを表している。このウインドウフラグFLGの設定
については、後述する。 （ｃ）スプライトエンジン20の構成 スプライトエンジン20は、MSBオン機能を備えてい
る。本実施例において、 MSBオン機能とは、フレームバッファ23の指定された位
置にキャラクタを書き込む際に、単純に上書きするので
はなく、フレームバッファ上の対象となるデータを読み
出して、そのデータのMSB（Most Significant Bit/最上
位ビット）を「０」から「１」に変更し、そのデータを
同じアドレスに再び書き込む機能である。このMSBオン
機能は、上述した前景画FGの画像データGDTのウインド
ウフラグFLGの設定に使用される。 上記MSBオン機能について、図４に示すスプライトエ
ンジン20の構成を参照して説明する。なお、同図に示す
ように、本実施例におけるフレームバッファ23は、２面
のフレームバッファ23a及び23bに分かれており、描画用
と表示用とに適宜切り換えられるようになっている。こ
の図においては、フレームバッファ23aを描画用、フレ
ームバッファ23bを表示用として説明する。また、フレ
ームバッファ23a,23bは、描画用から表示用に切り換え
られる時に、書込まれているデータが全て消去される。 図４において、101は調停回路であり、CPU15、スプラ
イトエンジン20、及びコマンドRAM22間のインラフェー
スを制御し、CPU15から供給されるコマンドデータのコ
マンドRAM22への転送、及びコマンドRAM22からのコマン
ドデータ及び画像データの読出しを調停する。102はコ
マンド読出制御回路であり、コマンドRAM22からのコマ
ンドデータの読出しを行う。また、103は画像データ読
出回路であり、コマンドデータにおいて描画が指定され
たキャラクタの画像データをコマンドRAM22から読み出
し、そのうち１ドット分の画像データを出力する。 104はコマンドレジスタであり、コマンド読出制御回
路102によって読み出される前景画のキャラクタ１個分
のコマンドデータが格納される。105はMSBオン命令レジ
スタであり、上記コマンドレジスタ中の１ビット分のレ
ジスタであって、MSBオン機能をオンとするかオフとす
るかを指定するオン／オフ指定ビットが格納される。MS
Bオン機能の使用が設定される時、このビットは「１」
となり、設定されない時、「０」となる。このMSBオン
機能は、キャラクタ毎に指定される。 106は透明／非透明判別回路であり、画像データ読出
回路103から出力される画像データが透明であるか否か
を判別して、透明／非透明情報として出力する。この場
合、画像データのカラーコードCLCが「0000H」である場
合は透明であり、それ以外の場合は非透明であるとみな
す。 107はフレームバッファライト／リード制御回路であ
り、MSBオン機能が設定されている時のフレームバッフ
ァ23aに対する読出し及び再書込みのタイミングを制御
する。108はリード信号発生器であり、描画用のフレー
ムバッファ23aからの読み込みを指定するリード信号を
発生する。また、109はライト信号発生器であり、フレ
ームバッファ23aに対する書込みを指定するライト信号
を発生する。このライト信号発生器109は、透明／非透
明判別回路106からの透明／非透明情報として当該ドッ
トが透明であることを示すデータが供給されると、ライ
ト信号を発生しないようになっている。 110はデータセレクタであり、MSBオン機能が設定され
ていない場合は、画像データ読出回路103からの画像デ
ータを出力し、MSBオン機能が設定されている場合は、
フレームバッファ23aから読み出された画像データを出
力する。111はOR回路であり、データセレクタ110から出
力される画像データのMSBと、MSBオン命令レジスタ105
に設定されたオン／オフ指定ビットとのOR演算を行う。 112はフレームバッファドレス発生器であり、スプラ
イトエンジン20がアクセスするフレームバッファ23a上
のアドレスを指定するアドレス信号を出力する。113は
フレームバッファ切換回路であり、1/60秒毎に、描画用
と表示用のフレームバッファ23a,23bの切換えを行う。1
14はデータ出力バッファであり、データセレクタ110か
ら出力される画像データを一旦保持して、ライト信号発
生器109から発生するライト信号のタイミングで出力す
る。MSBオン機能が設定されている時は、このデータ出
力バッファ114は何も出力しない。 115はフレームバッファ読出回路であり、表示用のフ
レームバッファ23bから画像データを読み出して、スク
ロールエンジン21へ出力する。 このような構成において、図５（ａ）に示すように、
前景画FGにキャラクタC1,C2,W1が展開されるものとし、
キャラクタC1→C2→W1の順番で書込まれるとする。ま
た、そのドット毎のデータ値は、各々「0001H」、「000
2H」、及び「0003H」であるとする。また、読み出され
るキャラクタW1の画像データは、図５（ｂ）に示すよう
に描画ドットWDTの画像データと背景である透明ドットT
DTの画像データとからなり、例えばTV画面においてこの
キャラクタW1の形状のウインドウが形成されるものとす
る。 まず、スプライトエンジン20は、フレームバッファ23
の指定された位置に、キャラクタC1の形状に「0001H」
を書込む。この場合、コマンド読出制御回路102によっ
て読み込まれたコマンドデータに基づき、画像データ読
出回路103によりキャラクタC1の画像データが読み込ま
れると、そのうちの１ドット分の画像データがデータセ
レクタ110に出力される。この時、MSBオン機能は設定さ
れていないため、データセレクタ110は上記画像データ
を出力する。 データセレクタ110から出力される画像データのMSB
は、OR回路111に供給される。上記画像データのMSBが
「０」である場合、この時のMSBオン命令レジスタ105に
設定された値も「０」であるため、OR回路111の出力も
「０」となる。また、MSBとMSB以外のビットとはフレー
ム場合切換回路113に供給され、データ出力バッファ114
に出力される。そして、ライト信号発生器109から発生
するライト信号のタイミングで、フレームバッファ23a
に書込まれる。 また、スプライトエンジン20は、フレームバッファ23
aの指定された位置に、キャラクタC2の形状に「0002H」
を書込み、キャラクタW1の形状に「0003H」を書込む。 ここで、ウインドウとなるキャラクタW1については、
コマンドRAM22から読み出したコマンドにMSBオン機能の
使用が指定されている。従って、コマンドレジスタ104
のMSBオン命令レジスタ105に「１」が設定される。そし
て、画像データ読出回路103からキャラクタW1の画像デ
ータが、データセレクタ110及び透明／非透明判別回路1
06に供給される。 ここで、フレームバッファライト／リード制御回路10
7の制御によりリード信号発生器108からリード信号が発
生すると、フレームバッファ23aから、キャラクタW1の
画像データが読み出され、データセレクタ110に供給さ
れる。この時、MSBオン命令レジスタ105に「１」が設定
されているため、データセレクタ110は、このフレーム
バッファ23aから読み出された画像データを出力する。
そして、この画像データのMSBはOR回路111に供給され、
MSBオン命令レジスタ105の設定値が「１」であるため、
OR回路111の出力は「１」となる。 このOR回路111の出力とデータセレクタ110から出力さ
れるMSB以外のビット、即ち、キャラクタW1の画像デー
タのMSBが「１」に変換された画像データ（「8003H）」
は、フレームバッファ切換回路113を介してデータ出力
バッファ114に供給され、ライト信号発生器109から発生
するライト信号のタイミングで、フレームバッファ23a
に書込まれる。ここで、この画像データは、もともとキ
ャラクタW1の画像データが書込まれていたフレームバッ
ファ23a上のアドレスに再び書込まれる。 一方、図５（ｂ）に示す透明ドットTDTの画像データ
が透明／非透明判別回路106に供給された場合は、透明
であると判別され、その透明／非透明情報がライト信号
発生器109に出力される。このため、ライト信号発生器1
09からライト信号が発生しない。従って、データセレク
タ110からの画像データはフレームバッファ23aに書込ま
れない。 このようにして、キャラクタW1の内側の画像データの
MSBが全て「１」に変換される。 以上のようにMSBが「１」に書き換えられた画像デー
タは、スクロールエンジン21においてウインドウ内の画
素の画像データとして扱われる。このように、フレーム
バッファ上でウインドウの指定がなされるウインドウ
を、「スプライトウインドウ」と呼ぶ。 また、上述した実施例では、フレームバッファ23aに
一旦書き込んだキャラクタのMSBを変更して、スプライ
トウインドウとしているが、それに限らない。すなわ
ち、コマンドRAM22から読み出したキャラクタの画像デ
ータを書き込まずに、その画像データの書き込み先のア
ドレスに既に書き込まれている画像データを読み出し、
そのMSBを「１」に変更するようにしてもよい。例え
ば、図５（ｃ）に示すキャラクタW2の画像データを書き
込む際に、キャラクタW2に対応する部分、すなわち、透
明部分からキャラクタC1,C2にかかる部分の画像データ
を読み出し、そのMSBを「１」に変換する。 （ｄ）スクロールエンジン21の構成 図２に、スクロールエンジン21の構成を示す。同図に
おいて、背景画生成部41は、VRAM24から２フレーム分の
パターンネームデータを読み出し、このパターンネーム
データに対応するパターンデータを読み出す。そして、
背景画生成部41は、水平同期信号に同期して、上記パタ
ーンデータのうちの１画素分の画像データBG0DT,BG1DT
を出力する。この画像データBG0DT,BG1DTは、図３に示
す前景画FGの画像データFGDTのうちウインドウフラグFL
Gを除いた、プライオリティコードPRC及びカラーコード
CLCからなる15ビットの構成となっている。 図２において、端子40には、スプライトエンジン20か
ら前景画FGの画像データFGDTが入力される。この画像デ
ータFGDTのうち、最上位ビットD15のウインドウフラグF
LGはスプライトウインドウ検出部42に供給され、残りの
下位15ビットD0〜D14のカラーコードCLC及びプライオリ
ティオードPRCは、表示制御部43に供給される。スプラ
イトウインドウ検出部42は、供給されるウインドウフラ
グFLGの値が「１」である場合、ウインドウ制御部44に
出力するスプライトウインドウ信号SPRをオンとする。 ウインドウ制御部44には、コントロールレジスタ60,6
6が設けられている。コントロールレジスタ60,66の内容
は、端子46を介してCPU15により書き換えられるように
なっている。 図６に、ウインドウ制御部44の構成を示す。この図に
おいて、コントロールレジスタ60には、以下のレジスタ
が設定される。 ウインドウポジションRPOS:ノーマル矩形ウインドウ
の水平・垂直方向の始点及び終点の座標。 ラインウインドウテーブルアドレスTBL:VRAM24内のラ
インウインドウテーブル（ライン毎の水平方向の始点及
び終点座標のテーブル）の先頭アドレス。 ウインドウポジションLPOS:ノーマルラインウインド
ウの垂直方向の始点及び終点の座標。 また、61はノーマルウインドウ制御部１であり、上記
コントロールレジスタ60の内容に応じて、ノーマルウイ
ンドウが矩形ウインドウであるかラインウインドウであ
るかの判断を行うと共に、ノーマルラインウインドウで
ある場合に、ラインウインドウテーブルアドレスTBLに
従ってVRAM24のラインウインドウテーブルを検索する。
そして、当該画素がノーマル矩形ウインドウの内側であ
る場合、もしくは、ノーマルラインウインドウの内側で
ある場合において、それぞれ矩形ウインドウ信号REC、
もしくはラインウインドウ信号LINをオンとする。 62はカラー演算処理用制御部、63は前景画透明処理用
制御部、64及び65は背景画透明処理用制御部である。こ
れらは、コントロールレジスタ66a〜66d、イネーブル回
路67a〜67d、内外制御回路68a〜68d、及び積和制御回路
69a〜69dからなり、各々同じ構成となっている。なお、
背景画透明処理用制御部64、65は、背景画の数に対応し
ている。すなわち、本実施例では、背景画BG0,BG1に対
応して２個設けられているが、背景画が例えば５枚ある
場合は、背景画透明処理用制御部は５個設けられる。上
記コントロールレジスタ66a〜66dには、以下に示すレジ
スタが設定される。 カラー演算イネーブルCLENB:設定された各ウインドウ
毎に、カラー演算を行うか否か。 ウインドウロジックLOG:複数のウインドウを重ね合わ
せる場合の重ね合わせ方、すなわち、AND/OR論理の設
定。 ノーマルウインドウイネーブルNWEN1:各画面毎に、矩
形ウインドウを使用するか否か。 ノーマルウインドウイネーブルNWEN2:各画面毎に、ラ
インウインドウを使用するか否か。 スプライトウインドウイネーブルSWEN:各画面毎に、
スプライトウインドウを使用するか否か。 ノーマルウインドウエリアNWAR1:各画面に使用するノ
ーマル矩形ウインドウの内側、外側のいずれを有効とす
るか。 ノーマルウインドウエリアNWAR2:各画面に使用するノ
ーマルラインウインドウの内側、外側のいずれを有効と
するか。 スプライトウインドエリアSWAR:各画面に使用するス
プライトウインドウの内側、外側のいずれを有効とする
か、すなわち、どちらの領域に対して透明処理もしくは
カラー演算処理を施すか。 また、イネーブル回路67a〜67dには、上記矩形ウイン
ドウ信号REC及びラインウインドウ信号LINと共にスプラ
イトウインドウ信号SPRが供給される。そして、イネー
ブル回路67a〜67dは、コントロールレジスタ66a〜66dに
設定されたウインドウイネーブルNWEN1,2及びSWENに応
じて、矩形ウインドウ信号REC、ラインウインドウ信号L
IN、もしくはスプライトウインドウ信号SPRのうち有効
なものをオンとする。ここで、コントロールレジスタ66
a〜66dのカラー演算イネーブルCLENBにカラー演算を行
うよう設定されている場合は、イネーブル回路67aの出
力信号のみオンとなり、イネーブル回路67b〜67dから出
力される信号は全てオフとなる。 内外制御回路68a〜68dは、コントロールレジスタ66a
〜66dに設定されたウインドウエリアNWAR1,2及びSWARに
応じて、ウインドウの有効な領域を表示する際に矩形ウ
インドウ信号REC、ラインウインドウ信号LIN、もしくは
スプライトウインドウ信号SPRのいずれかをオンとす
る。積和制御回路69a〜69dは、複数のウインドウを使用
する際に、コントロールレジスタ66a〜66dに設定された
ウインドウロジックLOGに基づき、カラー演算処理もし
くは透明処理を施す有効領域を設定する。 そして、積和制御回路69a〜69dからは、各々、カラー
演算処理用スイッチング信号CLSW、前景画透明処理用ス
イッチング信号FGSW、背景画透明処理用スイッチング信
号BG0SW、及び、背景画透明処理用スイッチ信号BG1SWが
出力される。すなわち、前景画FGにウインドウを使用
し、その内側もしくは外側に透明処理を施す場合は、前
景画透明処理用制御部63から出力される前景画透明処理
用スイッチング信号FGSWがオンとなる。一方、背景画BG
0もしくはBG1にウインドウを使用し、その内側もしくは
外側に透明処理を施す場合は、背景画透明処理用スイッ
チング信号BG0SW、もしくは背景画透明処理用スイッチ
ング信号BG1SWがオンとなる。また、いずれかの面に設
定したウインドウの内側もしくは外側にカラー演算処理
を施す場合は、カラー演算処理用スイッチング信号CLSW
がオンとなる。 再び図２に説明を戻すと、同図において、表示制御部
43には、スイッチ50,51,52が設けられている。スイッチ
50には、上述した前景画のFGの画像データFGDTのウイン
ドウフラグFLGを除いた部分、すなわち、プライオリテ
ィコードPRC及びカラーコードCLCが入力されるようにな
っている。そして、スイッチ50は、ウインドウ制御部44
から前景画透明処理用スイッチング信号FGSWがオフの
時、入力信号をそのまま出力し、オンの時、入力信号の
カラーコードCLCを強制的に「00H」に変換して出力す
る。 また、スイッチ51には、背景画生成部41から背景画BG
0の画像データBG0DTが入力され、スイッチ52には、背景
画BG1の画像データBG1DTが入力されるようになってい
る。そして、スイッチ51及びスイッチ52は各々、ウイン
ドウ制御部44からの背景画透明処理用スイッチング信号
BG0SW及び背景画透明処理用スイッチング信号BG1SWがオ
フの時、入力信号をそのまま出力し、オンの時、入力信
号のカラーコードCLCを強制的に「00H」に変換して出力
する。 54はコントロールレジスタであり、以下のレジスタが
設定される。 プライオリティコードPROR:背景画BG0,BG1毎のプライ
オリティコードが設定される。 特殊プライオリティモードMODE:各背景画上のキャラ
クタ毎もしくはドット毎にプライオリティを変える機能
を設定する。このモードが設定されている場合、そのキ
ャラクタもしくはドットのプライオリティコードも設定
される。 カラー演算割合RATIO:カラー演算を行う際の加算比
率。 55はプライオリティ回路であり、スイッチ50,51,52の
出力信号である画像データFGDT,BG0DT,BG1DTが供給され
る。プライオリティ回路55は、上記画像データFGDT,BG0
DT,BG1DTのカラーコードCLCが「00H」であるか否かを判
別する。そして、カラーコードCLCが「00H」でない背景
画BG0,BG1のプライオリティコードPRCに、コントロール
レジスタ54に設定された背景画毎のプライオリティコー
ドPRORを設定する。この時、特殊プライオリティモード
MODEが設定されている場合は、キャラクタもしくはドッ
ト毎にそのプライオリティコードPRCを設定する。そし
て、プライオリティ回路55は、各画像データのプライオ
リティを決定する。この場合、カラーコードが「00H」
である画素は透明であるとみなし、そのプライオリティ
は無視する。 56はカラーRAM制御回路であり、画像データFGDT,BG0D
T,BG1DTがパレット形式である場合は、プライオリティ
回路55から出力されるカラーコードCLCに基づいてカラ
ーRAM25をアクセスし、RGBデータを得る。また、画像デ
ータFGDT,BG0DT,BG1DTがRGB形式である場合は、カラー
コードCLCをそのままRGBデータとする。 57はカラー演算回路であり、カラーRAM制御回路56か
ら供給される画像データに対してカラー演算を行う。こ
の時、ウインドウ制御部44からのカラー演算処理用スイ
ッチング信号CLSWがオンとなると、コントロールレジス
タ54に設定されたカラー演算割合RATIOとプライオリテ
ィ回路55によって決定されたプライオリティに基づいて
カラー演算を行う。カラー演算処理用スイッチング信号
CLSWがオフである時は、カラーRAM制御回路56から供給
される画像データのうち、プライオリティが最も高い画
像データのRGBデータを、端子58より出力する。 また、全てのカラーコードCLCが「00H」である場合
は、前景画FG、及び背景画BG0,BG1の画素が全て透明で
あるため、予めその色（単色）が設定されたバック画面
のRGBコードを出力する。 （２）実施例の動作 次に、本実施例による画像処理装置の動作について説
明する。 A.矩形ウインドウのカラー演算処理 まず、矩形ウインドウWRの内側にカラー演算処理を施
す場合について、図７を参照して説明する。まず、CPU1
5は、各コントロールレジスタに、以下の設定を行う。 a.コントロールレジスタ60 ウインドウポジションRPOS 矩形ウインドウWRの始点Ａ及び終点Ｂの座標を設定す
る。 b.コントロールレジスタ66a〜66d カラー演算イネーブルCLENB 矩形ウインドウWRについて設定する。 ノーマルウインドウエリアNWAR1 有効領域を「内側」に設定する。 C.コントロールレジスタ54 カラー演算割合RATIO この場合、内側の領域AR1を表示する際、ノーマルウ
インドウ制御部61から出力される矩形ウインドウ信号RE
Cがオンとなる。そして、カラー演算イネーブルCLENBが
設定されているため、カラー演算処理用スイッチング信
号CLSWがオンとなる。この時、スプライトウインドウイ
ネーブルSWEN及びノーマルウインドウイネーブルNWEN1,
2は全て設定されていないため、前景画透明処理用スイ
ッチング信号FGSW及び背景画透明処理用スイッチング信
号BG0SW,BG1SWは全てオフとなる。 このため、スイッチ50,51,52に入力される画像データ
FGDT,BG0DT,BG1DTは全てそのままプライオリティ回路55
に供給され、カラーRAM制御回路56を介してカラー演算
回路57に供給される。この時、上記カラー演算処理用ス
イッチング信号CLSWがオンとなっているため、カラー演
算回路57において、コントロールレジスタ54に設定され
たカラー演算割合RATIOに基づいたカラー演算が行われ
る。 一方、外側の領域AR2を表示する際は、内側制御回路6
8aからの矩形ウインドウ信号RECがオフとなるため、カ
ラー演算処理用スイッチング信号CLSWがオフとなる。こ
のため、カラー演算回路57からは、画像データFGDT,BG0
DT,BG1DTのうち最もプライオリティの高い画像データの
RGBデータが出力され、図示しないモニタに供給され
る。 このように、矩形ウインドウWRの内側の領域ARIを表
示する時は、カラー演算処理用スイッチング信号CLSWが
オンとなるため、カラー演算が行われ、外側の領域AR2
を表示する時は、カラー演算処理用スイッチング信号CL
SWはオフとなって、カラー演算は行われない。 B.ラインウインドウの透明処理 次に、図８に示すように、ラインウインドウWLの内側
の領域ARIにのみ画像を表示し、外側の領域AR2に前景画
FG、及び背景画BG0,BG1のいずれも表示せずに、バック
画面を表示する場合について説明する。このように、ラ
インウインドウWLの外側の領域AR2にバック画面を表示
する際、その領域AR2において前景画FG及び背景画BG0,B
G1に透明処理を施す。まず、CPU15は、以下に示すよう
にレジスタを設定する。 a.コントローレジスタ60 ラインウインドウイネーブルLENB ラインウインドウテーブルアドレスTBL 各ラインの始点C,C,…および終点D,D,…の座標につい
て、VRAM24内のラインウインドウテーブルのアドレスを
設定する。 ウインドウポジションLPOS 垂直方向の始点Ｅおよび終点Ｆを設定する。 b.コントロールレジスタ66a〜66d ノーマルウインドウエリアNWAR2 有効領域を「外側」に設定する ノーマルウインドウイネーブルNWEN2 前景画FG、及び背景画BG0,BG1について設定する。 この場合、内側の領域AR1を表示する際は、内側制御
回路68b〜68dからのラインウインドウ信号LINがオンと
なる。そのため、前景画透明処理用スイッチング信号FG
SW、および背景画透明処理用スイッチBG0SW,BG1SWはオ
フとなり、画像データFGDT,BG0DT,BG1DTはそのままプラ
イオリティ回路55に供給さる。そして、カラーRAM制御
回路56を介してカラー演算回路57に供給され、カラー演
算回路57から、画像データFGDT,BG0DT,BG1DTのうち最も
プライオリティの高い画像データのカラーコードCLが出
力される。 一方、外側の領域AR2を表示する際は、ノーマルウイ
ンドウ制御部61から出力されるラインウインドウ信号LI
Nがオフとなり、イネーブル回路67b〜67dからのライン
ウインドウ信号LINはオフとなる。しかしながら、ノー
マルウインドウイネーブルNWEN2が前景画FG、及び背景
画BG0,BG1について設定されていると共に、ラインウイ
ンドウWLの外側が有効であるため、内外制御回路68b〜6
8dからのラインウインドウ信号LINはオンとなる。これ
により、前景画透明処理用スイッチング信号FGSW、背景
画透明処理用スイッチング信号BF0SW、および背景画透
明処理用スイッチング信号BG1SWが全てオンとなる。 このため、スイッチ50,51,52に入力される画像データ
FGDT,BG0DT,BG1DTのカラーコードCLCは、全て「00H」に
変換され、そのまま端子58から出力される。このよう
に、領域AR2は、前景画FG、背景画BG0,BG1全てにおいて
透明処理が施されるため、単色のバック画面となる。そ
して、イネーブル回路67b〜67dからのラインウインドウ
信号がオンとなるが、ラインウインドウWLの外側が有効
であるため、内外制御回路68b〜68dからのラインウイン
ドウ信号LINはオフとなる。 このように、ラインウインドウWLの外側の領域AR2を
表示する時は、前景画透明処理用スイッチング信号FGS
W、背景画透明処理用スイッチング信号BG0SW,BG1SWが全
てオンとなるため、各画素のカラーデータCLCが「00H」
（透明）となり、内側の領域ARIを表示する時は上記信
号が全てオフとなるため、透明処理は行われない。 なお、矩形ウインドウWRにおいては、上述したライン
ウインドウWLの場合と同様に透明処理が可能であり、ラ
インウインドウWLにおいては、上述した矩形ウインドウ
WRの場合と同様にカラー演算処理が可能である。 C.スプライトウインドウ ＜カラー演算処理＞ 次に、前景画のキャラクタを通して背景画が透けて見
えるように表示する場合について説明する。この場合
は、前景画のキャラクタをスプライトウインドウとし、
その内側にカラー演算処理を施す。 この場合、スプライトエンジン20は、フレームバッフ
ァ23に画像データを展開する際、MSBオン機能により、
スプライトウインドウを設定する位置にある画像データ
のMSBを「１」に変換する。また、この時、CPU15は、以
下に示すようにレジスタの設定を行う。 a.コントロールレジスタ66a〜66d カラー演算イネーブルCLENB スプライトウインドウWSについて設定する。 スプライトウインドウエリアSWAR 有効領域を「内側」に設定する。 c.コントロールレジスタ54 カラー演算割合 そして、スプライトエンジン20により、キャラクタの
部分の画像データがフレームバッファ23から読み出され
ると、この画像データのウインドウフラグFLGは「１」
であるため、スプライトウインドウ信号SPRがオンとな
る。ここで、コントロールレジスタ66a〜66dのカラー演
算イネーブルCLENBが設定されているため、イネーブル
回路67aから出力されるスプライトウインドウ信号SPRが
オンとなる。そして、カラー演算処理用スイッチング信
号CLSWがオンとなり、前景画透明処理用スイッチング信
号FGSW、及び背景画透明処理用スイッチング信号BG0SW,
BG1SWは全てオフとなる。 このため、スイッチ50,51,52に入力される画像データ
FGDT,BG−DT,BG1DTはそのままプライオリティ回路55に
供給され、カラーRAM制御回路56を介してカラー演算回
路57に供給される。この時、上記カラー演算処理用スイ
ッチング信号CLSWがカラー演算回路57に供給されるた
め、カラー演算回路57において、コントロールレジスタ
54に設定されたカラー演算割合RATIOに基づいたカラー
演算が行われる。 一方、上記キャラクタ以外の部分の画像データがフレ
ームバッファ23から読み出されると、これらの画像デー
タのウインドウフラグFLGは「０」であるため、スプラ
イトウインドウ信号SPRがオフとなる。そのため、カラ
ー演算処理用スイッチング信号CLSWはオフとなり、カラ
ー演算回路57からは、画像データFG,BG0,BG1のうち最も
プライオリティの高い画像データのRGBコードが出力さ
れる。 なお、背景画BG0以外の画面のみカラー演算を行う場
合は、スプライトウインドウイネーブルSWENを背景画BG
0のみ設定し、背景画BG0上の画像に透明処理を施すよう
にする。 ＜透明処理＞ 次に、図９に示すように、背景画及び前景画をスプラ
イトウインドウWSの内側の領域AR1にのみ表示し、外側
の領域AR2に何も表示しない場合について説明する。こ
の場合、スプライトウインドウWSの外側の領域AR2に透
明処理を施す。まず、スプライトエンジン20は、フレー
ムバッファ23に画像データを展開する際、MSBオン機能
により、図９に示すスプライトウインドウWSの内側に対
応する位置の画像データのMSBを「１」に変換する。ま
た、CPU15は、以下に示すようにレジスタの設定を行
う。 a.コントロールレジスタ66a〜66d スプライトウインドウエリアSWAR 「外側」に設定する。 スプライトウインドウイネーブルSWEN 前景画FG、及び背景画BG0,BG1に対して設定する。 そして、スプライトエンジン20により、スプライトウ
インドウWSの外側の画像データがフレームバッファ23か
ら読み出されると、この画像データのウインドウフラグ
FLGは「０」であるため、スプライトウインドウ信号SPR
がオフとなる。そして、イネーブル回路67b〜67dのスプ
ライトウインドウ信号SPRが各々オフとなるが、スプラ
イトウインドウWSの外側が有効であるため、内外制御回
路68b〜68dから出力されるスプライトウインドウ信号SP
Rがオンとなる。従って、前景画透明処理用スイッチン
グ信号FGSW、および背景画透明処理用スイッチング信号
BG0SW,BG1SWが全てオンとなる。 このため、スイッチ50,51,52に入力される画像データ
FGDT,BG0DT,BG1DTのカラーコードCLCは、全て「00H」に
変換され、端子58から出力される。このように、領域AR
2は、前景画FG、背景画BG0,BG1全てにおいて透明処理が
施されるため、単色のバック画面となる。 一方、スプライトウインドウWSの内側の画像データが
フレームバッファ23から読み出されると、この画像デー
タのウインドウフラグFLGは「１」であるため、スプラ
イトウインドウ信号SPRがオンとなる。そして、イネー
ブル回路67b〜67dのスプライトウインドウ信号SPRがオ
ンとなるが、スプライトウインドウWSの内側は有効でな
いため、内外制御回路68b〜68dから出力されるスプライ
トウインドウ信号SPRはオフとなる。従って、前景画透
明処理用スイッチング信号FGSW、および背景画透明処理
用スイッチング信号BG0SW,BG1SWは全てオフとなる。 このため、画像データFGDT,BG0DT,BG1DTはそのままプ
ライオリティ回路55に供給され、カラーRAM制御回路56
を介してカラー演算回路57に供給される。そして、カラ
ー演算回路57からは、画像データFGDT,BG0DT,BG1DTのう
ち最もプライオリティの高い画像データのカラーコード
CLCが出力される。 また、背景画のみの任意の箇所をスプライトウインド
ウとしたい場合には、フレームバッファ上の対応する位
置の画像データのMSBを「１」とすればよい。 D.複数のウインドウの組み合わせ 次に、矩形ウインドウ、ラインウインドウ、及びスプ
ライトウインドウのいずれかを組み合わせて使用する場
合について説明する。 まず、複数のウインドウをAND論理で重ね合わせた場
合について説明する。例えば、図10に示すように矩形ウ
インドウWRとスプラインウインドウWSと重ね合わせ、そ
の重なり部分の領域AR3にのみカラー演算もしくは透明
処理を行う場合を示す。この時、CPU15は、コントロー
ルレジスタ66a〜66dのウインドウロジックLOGに「AND論
理」を設定する。 ここで、矩形ウインドウWRの領域AR3を除いた領域AR4
では、矩形ウインドウ信号RECがオンとなるが、積和制
御回路69a〜69dにおいてウインドウの有効領域（領域AR
3）外であると判断される。そのため、カラー演算処理
用スイッチング信号CLSW（カラー演算処理の場合）もし
くは、前景画透明処理用スイッチング信号FGSW及び背景
画透明処理用スイッチング信号BG0SW,BG1SW（透明処理
の場合）がオフとなる。また、スプライトウインドウWS
の領域AR3を除いた領域AR5では、スプライトウインドウ
信号SPRがオンとなるが、同様に積和制御回路69a〜69d
においてオフとなる。 一方、領域AR4では、積和制御回路69a〜69dにおいて
ウインドウの有効領域であると判断され、カラー演算処
理用スイッチング信号CLSW（カラー演算処理の場合）、
もしくは、前景画透明処理用スイッチング信号FGSW及び
背景画透明処理用スイッチング信号BG0SW,BG1SWの少な
くとも１個（透明処理の場合）がオンとなる。 また、図11に示すように、矩形ウインドウWRの外側と
スプライトウインドウWSの内側とが有効であり、重なり
方がAND論理である場合、積和制御回路69a〜69dによ
り、スプライトウインドウWSの領域AR3を除いた領域AR5
のみウインドウの有効領域であると判断される。 更に、図12に示すように、矩形ウインドウWRの内側と
スプライトウインドウWSの内側とが有効であり、重なり
方がOR論理である場合は、積和制御回路69a〜69dによ
り、領域AR3,AR4,AR5が全て有効領域であると判断され
る。 また、同時に表示されるウインドウの各々に対して異
なる処理を施す場合、例えば、矩形ウインドウの内側に
カラー演算処理を施し、スプライトウインドウの内側に
透明処理を施す場合等も可能である。この場合は、カラ
ー演算イネーブルCLENBを矩形ウインドウについて設定
し、スプライトウインドウイネーブルSWENを対象とする
画面について設定する。 （３）実施例の効果 以上のように、本実施例によれば、フレームバッファ
に展開される画像データのMSEを用いて、各画素毎にウ
インドウであるか否かを設定するため、特別にレジスタ
を設ける必要がなく、複雑な形状のウインドウを設定す
ることができる。また、前景画及び背景画毎にウインド
ウを設定することができ、かつ、同時に複数のウインド
ウを使用することができると共に、それらに対してカラ
ー演算及び透明処理を施すことができるため、多様な表
示を行うことができる。 （４）その他の実施例 なお、本発明は上記実施例に限定されるものではな
く、テレビゲーム機以外、すなわち、パーソナルコンピ
ュータその他のコンピュータの画像表示装置においても
広く使用可能である。 また、本実施例ではウインドウフラグFLGを設定する
ためにMSBを用いたが、これに限らず、画像データFGDT
のうち未使用のビットを用いればよい。

【産業上の利用分野】

以上述べたように、本発明によれば、フレームバッフ
ァに書込まれた画像データを再び読み出して、その所定
のビットを変更することが可能となる。また、各画素に
対応した画像データを用いるため、画素毎にウインドウ
の画素であるか否かを設定することができ、複雑な形状
のウインドウを使用することができる。また、フレーム
バッファに展開される画像データを用いてウインドウを
設定するため、特別にレジスタ等を設ける必要がなく、
ハードウエアを増大させることがない。 また、複雑な形状のウインドウと従来の所定の形状の
ウインドウとを同時に使用することができると共に、そ
れらウインドウの内側及び外側のいずれか一方に対して
透明処理及びカラー演算処理等の画像処理を施すことが
できるため、多様な表示を行うことができる。

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁶，ＤＢ名) G06T 1/00 - 1/60 G09G 5/00 - 5/40

Claims (11)

(57)【特許請求の範囲】
1. 【請求項１】第１の記憶手段から前景画の画素毎に設定
   された画素データを読み出してフレームバッファに展開
   し、所定のタイミングで前記フレームバッファから前記
   画素データを読み出すとともに、第２の記憶手段から少
   なくとも１画面の背景画の画素毎に設定された画像デー
   タを読み出し、前記前景画の画像データと前記背景画の
   画像データとの表示の優先順位を決定してこの優先順位
   に基づいて前記前景画及び背景画を合成して得られるデ
   ィスプレイ表示用データを生成する画像処理方法におい
   て、 前記前景画及び背景画の少なくとも何れか一方に対し、
   予め形状が設定された第１のウインドウの垂直方向及び
   水平方向の始点及び終点の座標を各々指定することによ
   り、前記第１のウインドウの領域を決定し、 前記フレームバッファから、前記第１の記憶手段から読
   み出される画像に対応するアドレスに既に書き込まれて
   いる画像データを読み出し、 前記フレームバッファから読み出した画像データの所定
   ビットの値を変更し、 前記フレームバッファ上の前記アドレスに再び書き込
   み、 このフレームバッファから前景画の画像データを所定の
   タイミングで読み出す際に、前記所定のビットの値が変
   更された値であるか否かを検出し、変更された値である
   場合には、その値を有する画像データを第２のウインド
   ウの内側を構成する画像データとし、 前記第２のウインドウと前記第１のウインドウとについ
   て、その内側及び外側の何れか一方に対して画像処理を
   施すことを特徴とする画像処理方法。
2. 【請求項２】前記フレームバッファから読み出した前記
   画像データの最上位ビットの値を変更することを特徴と
   する請求項１に記載の画像処理方法。
3. 【請求項３】前記画像処理として、前記ウインドウの内
   側及び外側のいずれか一方において、前景画及び背景画
   の少なくとも１画面の画素を強制的に透明な画素とする
   透明処理を施すことを特徴とする請求項１又は請求項２
   に記載の画像処理方法。
4. 【請求項４】前記画像処理として、前記ウインドウの内
   側及び外側のいずれか一方において、透明な画素以外の
   画素の画像データに対して加算演算を含むカラー演算を
   行うことを特徴とする請求項１又は請求項２に記載の画
   像処理方法。
5. 【請求項５】前記画像処理として、前記ウインドウの内
   側及び外側のいずれか一方において、前景画及び背景画
   の少なくとも１画面の画素を強制的に透明な画素とする
   透明処理、及び、前記ウインドウの内側及び外側のいず
   れか一方において、透明な画素以外の画素の画像データ
   に対して加算演算を含むカラー演算を行う処理の少なく
   ともいずれか一方を行うことを特徴とする請求項１又は
   請求項２に記載の画像処理方法。
6. 【請求項６】コマンドを発行するCPUと、 前景画をディスプレイに表示させるための前記コマンド
   及びその前景画の各画素毎に設定された画像データが格
   納された第１の記憶手段と、 ディスプレイに表示されるべき前記前景画に対応した画
   像データを記憶するフレームバッファと、 前記第１の記憶手段から前記前景画の画像データを読み
   出して前記フレームバッファに展開し、所定のタイミン
   グで前記フレームバッファから画像データを読み出して
   出力する前景画制御手段と、 背景画の各画素毎に設定された画像データが格納された
   第２の記憶手段と、 前記CPUによって発行されるコマンドに基づき、前記第
   ２の記憶手段から前記画像データを読み出し、前記背景
   画制御手段から出力される前景画の画像データと前記背
   景画の画像データとの表示の優先順位を決定し、前記優
   先順位に基づいて前記前景画及び背景画を合成して得ら
   れたディスプレイ表示用データを生成する背景画制御手
   段とを具備し、 前記CPUは、前記前景画及び背景画の少なくともいずれ
   か一方に対し、予め形状の設定された第１のウインドウ
   の垂直方向及び水平方向の始点及び終点の座標を、前記
   背景画制御手段に対して各々指定し、 前記前景画制御手段は、 前記第１の記憶手段から読み出される画像に対応する前
   記フレームバッファ上のアドレスを指定するアドレス指
   定手段と、 前記フレームバッファにアクセスし、前記アドレス指定
   手段によって指定されるアドレスに既に書き込まれてい
   る画像データを読み出すフレームバッファ読出手段と、 前記フレームバッファ読出手段によって読み出された画
   像データの所定ビットの値を変更するビット変更手段
   と、 前記フレームバッファにアクセスし、前記所定のビット
   の値が変更された前記画像データを書込むフレームバッ
   ファ書込手段とを有し、 前記背景画制御手段は、 前記背景画の画像データの前記所定のビットの値が、前
   記前景画制御手段によって変更された値であるか否かを
   検出するウインドウ検出部と、 前記第１のウインドウの内側及び外側のいずれか一方に
   対する画像処理、及び、前記ウインドウ検出部により前
   記画像データの所定ビットの値が変更された値であるこ
   とが検出された場合に、前記CPUからのコマンドに基づ
   き、当該画像データによって構成される第２のウインド
   ウの内側及び外側のいずれか一方に対する画像処理を決
   定するウインドウ制御部と、 前記第２の記憶手段にアクセスし、前記背景画の画像デ
   ータを読み出す背景画生成部と、 前記ウインドウ制御部の制御により、前記前景画の画像
   データと前記背景画の画像データとを合成して出力する
   表示制御部とを有することを特徴とする画像処理装置。
7. 【請求項７】前記ビット変更手段は、前記画像データの
   最上位ビットの値を変更することを特徴とする請求項６
   に記載の画像処理装置。
8. 【請求項８】前記ウインドウ制御部は、 前記CPUからのコマンドと前記ウインドウ検出部の検出
   結果とに基づき、前記ウインドウの内側及び外側のいず
   れか一方に対し、透明な画素以外の画素の画像データに
   対して加算演算を含むカラー演算処理を行うよう指示す
   るカラー演算処理信号を出力するカラー演算制御部と、 前記CPUからのコマンドと前記ウインドウ検出部の検出
   結果とに基づき、前記前景画にウインドウを設定し、そ
   のウインドウの内側及び外側のいずれか一方に対し、画
   素を強制的に透明な画素とする透明処理を施すよう指示
   する前景画透明処理用信号を出力する前景画透明処理制
   御部と、 前記背景画に各々対応し、前記CPUからのコマンドと前
   記ウインドウ検出部の検出結果とに基づき、前記前景画
   にウインドウを設定しそのウインドウの内側及び外側の
   いずれか一方に前記透明処理を施すよう指示する背景画
   透明処理用信号を出力する少なくとも１個の背景画透明
   処理制御部とからなり、 前記表示制御部は、前記背景画透明処理用信号が供給さ
   れると、前記背景画の画像データを強制的に透明な画素
   を表す画像データに変換する第１のスイッチ手段と、 前記背景画透明処理制御部に各々対応し、前記背景画透
   明処理用信号が供給されると、前記背景画の画像データ
   を強制的に透明な画素を表す画像データに変換する少な
   くとも１個の第２のスイッチ手段と、 前記カラー演算処理用信号が供給されると、前記前景画
   及び背景画の同じ座標の画像データについて前記カラー
   演算を行うカラー演算回路とを有することを特徴とする
   請求項６に記載の画像処理装置。
9. 【請求項９】コマンドを発行するCPUと、 前景画をディスプレイに表示させるための前記コマンド
   及びその前景画の各画素毎に設定された画像データが格
   納された第１の記憶手段と、 ディスプレイに表示されるべき前記前景画に対応した画
   像データを記憶するフレームバッファと、 前記第１の記憶手段から前記背景画の画像データを読み
   出して前記フレームバッファに展開し、所定のタイミン
   グで前記フレームバッファから画像データを読み出して
   出力する前景画制御手段と、 背景画の各画素毎に設定された画像データが格納された
   第２の記憶手段と、 前記CPUによって発行されるコマンドに基づき、前記第
   ２の記憶手段から前記画像データを読み出し、前記前景
   画制御手段から出力される前景画の画像データと前記背
   景画の画像データの優先順位を決定し、前記優先順位に
   基づいて前記前景画及び背景画を合成して得られるディ
   スプレイ表示用データを生成する背景画制御手段とを具
   備し、 前記CPUは、前記前景画及び背景画の少なくともいずれ
   か一方に対し、予め形状の設定された第１のウインドウ
   の垂直方向及び水平方向の始点及び終点の座標を、前記
   背景画制御手段に対して各々指定し、 前記背景画制御手段は、前記第１の記憶手段から読み出
   される画像に対応する前記フレームバッファ上のアドレ
   スを指定するアドレス指定手段と、 前記フレームバッファにアクセスし、前記アドレス指定
   手段によって指定されるアドレスに既に書き込まれてい
   る画像データを読み出すフレームバッファ読出手段と、 前記フレームバッファ読出手段によって読み出された画
   像データの所定のビットの値を変更するビット変更手段
   と、 前記フレームバッファにアクセスし、前記所定のビット
   の値が変更された前記画像データを書込むフレームバッ
   ファ書込手段とを有し、 前記背景画制御手段は、前記背景画の画像データの前記
   所定のビットの値が、前記背景画制御手段によって変更
   された値であるか否かを検出するウインドウ検出部と、 前記第１のウインドウの内側及び外側のいずれか一方に
   対する画像処理、及び、前記ウインドウ検出部により前
   記画像データの所定のビットの値が変更された値である
   ことが検出された場合に、前記CPUからのコマンドに基
   づき、当該画像データによって構成される第２のウイン
   ドウの内側及び外側のいずれか一方に対する画像処理を
   決定するウインドウ制御部と、 前記第２の記憶手段にアクセスし、前記背景画の画像デ
   ータを読み出す背景画生成部と、 前記ウインドウ制御部の制御により、前記前景画の画像
   データと前記背景画の画像データとを合成して出力する
   表示制御部とを有することを特徴とするゲーム機。
10. 【請求項１０】前記ビット変更手段は、前記画像データ
    の最上位ビットの値を変更することを特徴とする請求項
    ９に記載のゲーム機。
11. 【請求項１１】前記ウインドウ制御部は、 前記CPUからのコマンドと前記ウインドウ検出部の検出
    結果とに基づき、前記ウインドウの内側及び外側のいず
    れか一方に対し、透明な画素以外の画素の画像データに
    対して加算演算を含むカラー演算処理を行うよう指示す
    るカラー演算処理信号を出力するカラー演算制御部と、 前記CPUからのコマンドと前記ウインドウ検出部の検出
    結果とに基づき、前記前景画にウインドウを設定し、そ
    のウインドウの内側及び外側のいずれか一方に対し、画
    素を強制的に透明な画素とする透明処理を施すよう指示
    する前景画透明処理用信号を出力する前景画透明処理制
    御部と、 前記背景画に各々対応し、前記CPUからのコマンドと前
    記ウインドウ検出部の検出結果とに基き、前記前景画に
    ウインドウを設定しそのウインドウの内側及び外側のい
    ずれか一方に前記透明処理を施すよう指示する背景画透
    明処理用信号を出力する少なくとも１個の背景画透明処
    理制御部とからなり、 前記表示制御部は、前記背景画透明処理用信号が供給さ
    れると、前記背景画の画像データを強制的に透明な画素
    を表す画像データに変換する第１のスイッチ手段と、 前記背景画透明処理制御部に各々対応し、前記背景画透
    明処理用信号が供給されると、前記背景画の画像データ
    を強制的に透明な画素を表す画像データに変換する少な
    くとも１個の第２のスイッチ手段と、 前記カラー演算処理用信号が供給されると、前記前景画
    及び背景画の同じ座標の画像データについて前記カラー
    演算を行うカラー演算回路とを有することを特徴とする
    請求項９に記載のゲーム機。