JP2755827B2 - 画像処理装置およびその方法並びに画像処理装置を有する電子装置 - Google Patents
画像処理装置およびその方法並びに画像処理装置を有する電子装置Info
- Publication number
- JP2755827B2 JP2755827B2 JP50158995A JP50158995A JP2755827B2 JP 2755827 B2 JP2755827 B2 JP 2755827B2 JP 50158995 A JP50158995 A JP 50158995A JP 50158995 A JP50158995 A JP 50158995A JP 2755827 B2 JP2755827 B2 JP 2755827B2
- Authority
- JP
- Japan
- Prior art keywords
- screen
- image
- image data
- signal
- coefficient
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】
本発明は、画像処理装置およびその方法並びに画像処
理装置を有する電子装置に関するものであり、特に、ゲ
ーム機において移動変換処理および／または回転変換処
理を行う画像処理技術に関するものである。
理装置を有する電子装置に関するものであり、特に、ゲ
ーム機において移動変換処理および／または回転変換処
理を行う画像処理技術に関するものである。
マルチメディアへの関心が高まる現在、マルチメディ
アのプラットフォームとなるハードウェアの分野では、
多様化されるプログラムソフトに対応すべく、複雑で高
度な画像処理を実現させる方法や装置が研究、開発され
ている。特に、ビデオゲーム機においては、年々厳しく
なるユーザーの要求に応えるために、よりリアルで、演
出的な効果が高い画像が求められている。 従来の画像処理技術としては次のようなものが知られ
ている。ビデオゲーム機に使用される画像処理装置で
は、地面や海面、空や宇宙空間などの背景を表示する背
景画に、ゲームに登場するキャラクタを表示する前景画
を重ね合わせて合成し、これをディスプレイ装置のモニ
タ画面に表示することが一般的である。ゲームのプレー
ヤはキャラクタを動かすことでゲームを進行させていく
が、キャラクタの動きを表示する場合、前景画と背景画
とを相対的に動かすことにより、これを表現している。
すなわち、背景画側を固定し、前景画を左右上下方向に
移動させたり回転させたりするか、あるいは前景画側を
固定し、背景画を左右上下方向に移動させたり回転させ
たりしている。このうち、後者の動きを表示するような
機能をスクロール機能と呼んでいる。 また従来より、画像処理装置における主要な機能とし
て、前記スクロール機能以外にウインドウ機能およびプ
ライオリティ機能と呼ばれる働きがある。以下、これら
の機能に関して説明する。 ［ウインドウ機能およびプライオリティ機能］ まず、ウインドウ機能およびプライオリティ機能につ
いて簡単に説明する。近年、１つのモニタ画面上に表示
される情報量は増大する傾向にある。そのため、ウイン
ドウと呼ばれる透明画像領域を設定し、このウインドウ
の内外で画面を分割して、互いに異なった画像を表示す
るウインドウ機能が普及している。ウインドウは通常、
背景画や他のウインドウ画面などと重なり合って表示さ
れており、重なり合った部分は所定の優先順位に従っ
て、どちらか一方の画像だけが表示されるようになって
いる。この優先順位を決める働きのことをプライオリテ
ィ機能と呼んでいる。このプライオリティ機能は、ウイ
ンドウ表示を行うときだけではなく、背景画と前景画、
あるいは異なる種類の前景画同士の優先順位を決めるな
ど、現在の画像処理技術において非常に重要な役割を果
たしている。 ［スクロール機能のグラフィカルなイメージ］ 続いて、スクロール機能について説明する。スクロー
ル機能によって表示されるスクロール画面は、キャラク
タを表示した前景画側をスクリーン画面のほぼ中央に固
定し、これに対して背景画を動かすものであるが、背景
画を動かすと言っても、画像処理装置における実際上の
演算では、背景画側は画像処理装置の画像メモリに格納
された仮想的な静止画であり、この画像情報を変換する
ような演算（つまり、背景画を動かすような処理）を行
っているものではない。実際に行われる演算のグラフィ
カルなイメージは、スクリーン画面の枠およびプレーヤ
の視点が、画像メモリに格納された背景画全体の上を自
由に動いていくようなものである。なお、スクリーン画
面とは、厳密には移動変換や回転変換を行う回路ごとに
設定される仮想画面のことであるが、画像が表示される
画面であるという観点から見れば、ディスプレイ装置の
モニタ画面と考えて差支えない。 ［スクロール画面の構成］ スクロール画面の形式としては、家庭用ゲーム機など
に採用されているセル形式と、パーソナルコンピュータ
などに採用されているビットマップ形式がある。セル形
式のスクロール画面をスクリーン画面に表示する場合、
例えば縦横８×８画素の画像データで構成されるセルの
パターンデータを複数個（同じものを繰り返すか、ある
いは必要に応じて異なるパターンを）組み合わせて、ス
クリーン画面上に敷きつめることにより、背景画データ
を生成することが行われる。なお、セル画像のパターン
データと、セル画像のスクリーン画面上での敷きつめ位
置は、パターンネームデータと呼ばれるデータにより指
示されている。 ［ゲーム機におけるスクロール画面の表示制御］ 画像処理装置を持つゲーム機は、ゲーム機全体を制御
するCPUと、画像情報を格納する画像メモリとを備えて
いるのが一般的であるが、前述のパターンネームデータ
およびセル画像のパターンデータは、画像メモリである
ビデオRAM（以下、VRAMと呼ぶ。）に格納される。つま
りゲーム機が背景画を表示する場合、予めCPUのコント
ロール下でカセットROMやCD−ROMから画像情報がVRAMに
書き込まれており、あるいはCPUで処理された画像情報
が書き込まれており、このVRAMからまずパターンネーム
データを読み出し、このパターンネームデータを用いて
再びVRAMをアクセスして、セル画像のパターンデータを
読み出すことにより、背景画をスクリーン画面（具体的
にはモニタ画面）に表示している。 またスクロール画面の種類には、左右および上下に移
動するいわゆるノーマルスクロール画面と回転を行う回
転スクロール画面がある。このうち、ノーマルスクロー
ル画面は、その動きに対応したパターンデータおよびパ
ターンネームデータを予測することができるので、パタ
ーンデータおよびパターンネームデータをある程度まと
めてVRAMにアクセスすることが可能である。これに対し
て、回転スクロール画面ではノーマルスクロール画面と
違って、その動きに対応したパターンデータおよびパタ
ーンネームデータを予測することができない。そのた
め、パターンデータおよびパターンネームデータをドッ
トごとにVRAMにアクセスする必要がある。 ［キャラクタおよび回転スクロール画面とVRAMとの関
係］ ところで、前景画に表示されるキャラクタ（例；フラ
イトシュミレータゲームにおける飛行機）の画像データ
（パターンデータと呼ぶ）は、ドット単位でVRAMに格納
されている。そのため、ドットごとにVRAMにアクセスす
ることにより、キャラクタをスクリーン画面に表示して
いる。 ここで、背景画として回転スクロール画面を表示し、
これに前景画であるキャラクタを重ね合わせて表示する
ためには、パターンネームデータとパターンデータとの
両データを全てドットごとにVRAMにアクセスしなくては
ならない。したがって、パターンネームデータを格納す
るためのVRAMと、パターンデータを格納するためのVRAM
を、物理的に独立して設けることが不可欠となってい
る。具体的には、回転スクロール画面を２面同時に表示
させるゲーム機では、パターンネームデータを格納する
VRAMが２つ、パターンデータを格納するVRAMが２つ、合
計４つのVRAMが設けられる必要ということになる。 ［一般的なスクロール画面表示制御の演算処理］ また、背景画であるスクロール画面を移動、回転させ
る演算処理としては、次のような処理方法が考えられ
る。 背景画の各ライン毎に始点（左端）のX,Y座標と水平
方向増分ΔX,ΔＹとを移動回転の公式から算出する。 各ライン毎に始点のX,Y座標に水平方向増分ΔX,ΔＹ
をドット周期で加算する。 各画素の位置座標を算出する。 この位置座標に対応するアドレスを画像メモリをアク
セスして背景画の画像データを生成する。 具体的には画面座標算出では、ソフトウェアで下記の
計算を行い、各ラインごとにスクロール画面のスタート
座標値GXst,GYstと、水平方向座標増分ΔGX,ΔGYを求め
ている。 Xs−Xp＝Ａ｛（Xst＋ΔXst×Vcnt）−Px｝ ＋Ｂ｛（Yst＋ΔYst×Vcnt）−Py｝ ＋Ｃ（Zst−Pz） Ys−Yp＝Ｄ｛（Xst＋ΔXst×Vcnt）−Px｝ ＋Ｅ｛（Yst＋ΔYst×Vcnt）−Py｝ ＋Ｆ（Zst−Pz） Xp＝Ａ（Px−Cx）＋Ｂ（Py−Cy）＋Ｃ（Pz−Cz）＋Cx＋Mx Yp＝Ｄ（Px−Cx）＋Ｅ（Py−Cy）＋Ｆ（Pz−Cz）＋Cy＋My dX＝Ａ×ΔＸ＋Ｂ×ΔＹ dY＝Ｄ×ΔＸ＋Ｅ×ΔＹ A,B,C,D,E,F,:回転マトリクスパラメータ Px,Py,Pz:視点座標 Xp,Yp,Zp:回転変換後の視点座標 Xs,Ys,Zs:回転変換後のスクリーン画面座標 Xst,Yst,Zst:スクリーン画面スタート座標 ΔXst,ΔYst :スクリーン画面垂直方向座標増分 ΔX,ΔY:スクリーン画面水平方向座標増分 Vcnt:Vカウント値 （モニタ画面垂直座標値） GXst＝ｋ（Xs−Xp）＋Xp GYst＝ｋ（Ys−Yp）＋Yp ΔGX＝ｋ×dX ΔGY＝ｋ×dY なお、上記ｋは透視変換係数である。 そして、計算された４つの値を画像処理装置に書き込
むことにより、画像処理装置はGXst,GYstに対して、ド
ットごとにΔGX,ΔGYを加算してスクロール画面座標を
求めることができる。 このような演算を行うためには、回路規模の大きな乗
算器を含めたマトリクス演算回路が必要となる。そこ
で、回路規模を大きくしないために、上記の計算は、ソ
フトウェアで演算するのが一般的である。 以上のような技術においては次のような課題を解決す
る必要がある。 ［課題1:画像メモリ容量を抑制しつつ多様な画像データ
の生成することが困難である．］ 近年のゲーム機では、よりリアルで複雑な画像表現が
求められている。例えば、回転スクロール画面のバリエ
ーションとして、VRAMに格納された一枚の元画像である
背景画を、右回転した画像と左回転した画像とを組み合
わせて一枚の背景画として表示を行うものがある。この
ような場合、右回転する画像の画像データと左回転する
画像の画像データとをそれぞれ別に生成する。したがっ
て、画像データを生成する都度、元画像が格納されたVR
AMにパターンネームデータをアクセスし、それぞれのセ
ル画像のパターンデータに対し異なった回転処理を施さ
なくてはならない。つまり、この方法だと、VRAMへのア
クセスが２重となる。そのため、VRAMへのアクセスに時
間を要することになり、表示タイミングに間にあわない
おそれがある。 このため一般的には、同じ元画像である背景画を右回
転用と左回転用に予めそれぞれ別々にVRAMに格納してお
き、右回転したときの座標と左回転したときの座標に従
ってそれぞれパターンデータおよびパターンネームデー
タを読み出すことが考えられるが、ハードウェア量（物
理的に異なる複数のVRAMあるいは必要なVRAM容量）が増
大するという問題があった。 ［課題2:スクロール画面を表示する際のCPUへの負荷を
大きい．］ 背景画を移動、回転させる場合、移動や回転に従っ
て、各ライン毎に始点X,Y座標と水平方向増分ΔX,ΔＹ
をソフトウエアで算出する必要があるが、そのために
は、移動回転の演算にCPUは多大のオーバヘッドを必要
とする。その結果、CPUに対する負荷が増大し、CPUが実
行する他の処理が制限されるという問題点がある。 ［課題3:ゲーム機においてスクロール画面の３軸回転を
実現させる．］ 従来のスクロール画面の表示制御では、スクリーン画
面における各ラインの増分ΔX,ΔＹが一定である。した
がって、X,Y,Z軸の３軸を軸にして同時に回転させたよ
うな画像、つまり、左端に対して右端が遠く（又は近
く）に寄るように背景画を傾けて表示することは不可能
であった。このため、スクロール画面の表示が制限され
ていた。 ［課題4:ウインドウ表示の多様化に対する要望．］ ゲーム機において従来より行われているウインドウ表
示としては、矩形の２点を指定してあける矩形ウインド
ウや、ラインの２点を指定してあけるラインウインドウ
がある。しかしながら、これらのウインドウでは、その
形状が単調であるという制限があり、ウインドウを用い
て画像表示の多様化を果たすことは困難であった。 本発明は上記の点に鑑みてなされたものであり、その
主たる目的は、CPUの負荷増加や画像メモリ容量の増加
を抑えながら、ウインドウ表示を含めた多様な分割画面
の画像データを生成する画像処理装置およびその方法を
提供することであり、さらにはこの目的を達成する画像
処理装置を有する電子装置を提供することである。 さらに詳しく本発明の目的を説明する。以下の説明に
おいて、各目的の項番はほぼ請求項の項番に対応してい
るが、各請求項の発明はそれぞれに限られたものではな
く、以下に記載する１乃至複数の目的を達成するために
為されたものである。 本発明の第１の目的は、CPUの負荷増加の抑制を図る
と共に、画像メモリを効率的に使用して多様な画面分割
表示を可能とする画像処理装置を提供することにある。 本発明の第２の目的は、移動変換処理及び／又は回転
変換処理のための演算を専用の演算回路でハード的に行
わせることにより、CPUの負荷を抑えつつ変換処理の多
様化を図る画像処理装置を提供することである。本発明
の第３の目的は、効率の高い画面分割表示を行うことが
可能な画像処理装置を提供することである。本発明の第
４の目的は、表示画像データの生成時間の短縮化を図る
画像処理装置を提供することである。 本発明の第５の目的は、CPUの負荷の軽減化を図ると
共に、画像メモリを効率的に使用して多様な画面分割表
示を可能とする画像処理方法を提供することにある。本
発明の第６の目的は、CPUの負荷の軽減化を図ると共
に、画像メモリを効率的に使用して多様な画面分割表示
を可能とする電子装置、特にゲーム機を提供することに
ある。 本発明の第７の目的は、CPUと、２組のビデオプロセ
ッサおよびVRAMを備え、さらに多様な画面分割表示を可
能とする電子装置、特にゲーム機を提供することにあ
る。本発明の第８の目的は、スプライト画像および背景
画像を生成する電子装置において、CPUの負荷の軽減化
を図ると共に、画像メモリを効率的に使用して多様な画
面分割表示を可能とするゲーム機に適した電子装置を提
供することにある。 本発明の第９の目的は、画像メモリを効率的に使用し
た多様な画面分割表示と、任意の形状のウインドウ表示
とを可能とするゲーム機に適した電子装置を提供するこ
とである。本発明の第10の目的は、任意の形状のウイン
ドウ表示を可能とする、特にゲーム機に適した電子装置
を提供することである。 本発明の第11の目的は、３軸回転を行ったように見え
る画像の画像データを生成することができ、且つCPUの
オーバヘッドの軽減化が図れる画像処理装置を提供する
ことである。本発明の第12の目的は、３軸回転を行った
ように見える画像の画像データを生成することができ、
CPUのオーバヘッドの軽減化を図ることができる、特に
ゲーム機に適した電子装置を提供することである。 本発明の第13の目的は、上記目的を達成するゲーム機
に適した電子装置であって、ディスプレイ装置を装備し
たものを提供することである。 本発明の第14の目的は、請求項14〜21の構成において
達成し得るもので上記目的を達成する画像処理装置であ
って、半導体基板上に一体的に形成することが可能な画
像処理装置を提供することである。特に、本発明の第15
の目的は、カラーRAMを有する画像処理装置において、
前記第14の目的を達成する画像処理装置を提供すること
である。また本発明の第16の目的は、上記目的を達成す
る画像処理装置であって、CPUにより内容の書換えが可
能なコントロールレジスタと、ウインドウの制御ブロッ
クを有する画像処理装置を提供することである。さらに
本発明の第17の目的は、上記目的を達成する画像処理装
置であって、背景画像を生成する画像処理部が１つの半
導体基板上に一体に形成することができる画像処理装置
を提供することである。 また本発明の第18の目的は、スクリーン画面の回転処
理を高速で処理し、ゲーム機などのプレーヤの操作に対
してリアルタイムで反応することができる画像処理方法
を提供することである。本発明の第19の目的は、３軸回
転を行ったように見える画像の画像データを生成するこ
とができる画像処理方法を提供することである。本発明
の第20の目的は、画面表示の多様化を図る画像処理方法
を提供することである。
アのプラットフォームとなるハードウェアの分野では、
多様化されるプログラムソフトに対応すべく、複雑で高
度な画像処理を実現させる方法や装置が研究、開発され
ている。特に、ビデオゲーム機においては、年々厳しく
なるユーザーの要求に応えるために、よりリアルで、演
出的な効果が高い画像が求められている。 従来の画像処理技術としては次のようなものが知られ
ている。ビデオゲーム機に使用される画像処理装置で
は、地面や海面、空や宇宙空間などの背景を表示する背
景画に、ゲームに登場するキャラクタを表示する前景画
を重ね合わせて合成し、これをディスプレイ装置のモニ
タ画面に表示することが一般的である。ゲームのプレー
ヤはキャラクタを動かすことでゲームを進行させていく
が、キャラクタの動きを表示する場合、前景画と背景画
とを相対的に動かすことにより、これを表現している。
すなわち、背景画側を固定し、前景画を左右上下方向に
移動させたり回転させたりするか、あるいは前景画側を
固定し、背景画を左右上下方向に移動させたり回転させ
たりしている。このうち、後者の動きを表示するような
機能をスクロール機能と呼んでいる。 また従来より、画像処理装置における主要な機能とし
て、前記スクロール機能以外にウインドウ機能およびプ
ライオリティ機能と呼ばれる働きがある。以下、これら
の機能に関して説明する。 ［ウインドウ機能およびプライオリティ機能］ まず、ウインドウ機能およびプライオリティ機能につ
いて簡単に説明する。近年、１つのモニタ画面上に表示
される情報量は増大する傾向にある。そのため、ウイン
ドウと呼ばれる透明画像領域を設定し、このウインドウ
の内外で画面を分割して、互いに異なった画像を表示す
るウインドウ機能が普及している。ウインドウは通常、
背景画や他のウインドウ画面などと重なり合って表示さ
れており、重なり合った部分は所定の優先順位に従っ
て、どちらか一方の画像だけが表示されるようになって
いる。この優先順位を決める働きのことをプライオリテ
ィ機能と呼んでいる。このプライオリティ機能は、ウイ
ンドウ表示を行うときだけではなく、背景画と前景画、
あるいは異なる種類の前景画同士の優先順位を決めるな
ど、現在の画像処理技術において非常に重要な役割を果
たしている。 ［スクロール機能のグラフィカルなイメージ］ 続いて、スクロール機能について説明する。スクロー
ル機能によって表示されるスクロール画面は、キャラク
タを表示した前景画側をスクリーン画面のほぼ中央に固
定し、これに対して背景画を動かすものであるが、背景
画を動かすと言っても、画像処理装置における実際上の
演算では、背景画側は画像処理装置の画像メモリに格納
された仮想的な静止画であり、この画像情報を変換する
ような演算（つまり、背景画を動かすような処理）を行
っているものではない。実際に行われる演算のグラフィ
カルなイメージは、スクリーン画面の枠およびプレーヤ
の視点が、画像メモリに格納された背景画全体の上を自
由に動いていくようなものである。なお、スクリーン画
面とは、厳密には移動変換や回転変換を行う回路ごとに
設定される仮想画面のことであるが、画像が表示される
画面であるという観点から見れば、ディスプレイ装置の
モニタ画面と考えて差支えない。 ［スクロール画面の構成］ スクロール画面の形式としては、家庭用ゲーム機など
に採用されているセル形式と、パーソナルコンピュータ
などに採用されているビットマップ形式がある。セル形
式のスクロール画面をスクリーン画面に表示する場合、
例えば縦横８×８画素の画像データで構成されるセルの
パターンデータを複数個（同じものを繰り返すか、ある
いは必要に応じて異なるパターンを）組み合わせて、ス
クリーン画面上に敷きつめることにより、背景画データ
を生成することが行われる。なお、セル画像のパターン
データと、セル画像のスクリーン画面上での敷きつめ位
置は、パターンネームデータと呼ばれるデータにより指
示されている。 ［ゲーム機におけるスクロール画面の表示制御］ 画像処理装置を持つゲーム機は、ゲーム機全体を制御
するCPUと、画像情報を格納する画像メモリとを備えて
いるのが一般的であるが、前述のパターンネームデータ
およびセル画像のパターンデータは、画像メモリである
ビデオRAM（以下、VRAMと呼ぶ。）に格納される。つま
りゲーム機が背景画を表示する場合、予めCPUのコント
ロール下でカセットROMやCD−ROMから画像情報がVRAMに
書き込まれており、あるいはCPUで処理された画像情報
が書き込まれており、このVRAMからまずパターンネーム
データを読み出し、このパターンネームデータを用いて
再びVRAMをアクセスして、セル画像のパターンデータを
読み出すことにより、背景画をスクリーン画面（具体的
にはモニタ画面）に表示している。 またスクロール画面の種類には、左右および上下に移
動するいわゆるノーマルスクロール画面と回転を行う回
転スクロール画面がある。このうち、ノーマルスクロー
ル画面は、その動きに対応したパターンデータおよびパ
ターンネームデータを予測することができるので、パタ
ーンデータおよびパターンネームデータをある程度まと
めてVRAMにアクセスすることが可能である。これに対し
て、回転スクロール画面ではノーマルスクロール画面と
違って、その動きに対応したパターンデータおよびパタ
ーンネームデータを予測することができない。そのた
め、パターンデータおよびパターンネームデータをドッ
トごとにVRAMにアクセスする必要がある。 ［キャラクタおよび回転スクロール画面とVRAMとの関
係］ ところで、前景画に表示されるキャラクタ（例；フラ
イトシュミレータゲームにおける飛行機）の画像データ
（パターンデータと呼ぶ）は、ドット単位でVRAMに格納
されている。そのため、ドットごとにVRAMにアクセスす
ることにより、キャラクタをスクリーン画面に表示して
いる。 ここで、背景画として回転スクロール画面を表示し、
これに前景画であるキャラクタを重ね合わせて表示する
ためには、パターンネームデータとパターンデータとの
両データを全てドットごとにVRAMにアクセスしなくては
ならない。したがって、パターンネームデータを格納す
るためのVRAMと、パターンデータを格納するためのVRAM
を、物理的に独立して設けることが不可欠となってい
る。具体的には、回転スクロール画面を２面同時に表示
させるゲーム機では、パターンネームデータを格納する
VRAMが２つ、パターンデータを格納するVRAMが２つ、合
計４つのVRAMが設けられる必要ということになる。 ［一般的なスクロール画面表示制御の演算処理］ また、背景画であるスクロール画面を移動、回転させ
る演算処理としては、次のような処理方法が考えられ
る。 背景画の各ライン毎に始点（左端）のX,Y座標と水平
方向増分ΔX,ΔＹとを移動回転の公式から算出する。 各ライン毎に始点のX,Y座標に水平方向増分ΔX,ΔＹ
をドット周期で加算する。 各画素の位置座標を算出する。 この位置座標に対応するアドレスを画像メモリをアク
セスして背景画の画像データを生成する。 具体的には画面座標算出では、ソフトウェアで下記の
計算を行い、各ラインごとにスクロール画面のスタート
座標値GXst,GYstと、水平方向座標増分ΔGX,ΔGYを求め
ている。 Xs−Xp＝Ａ｛（Xst＋ΔXst×Vcnt）−Px｝ ＋Ｂ｛（Yst＋ΔYst×Vcnt）−Py｝ ＋Ｃ（Zst−Pz） Ys−Yp＝Ｄ｛（Xst＋ΔXst×Vcnt）−Px｝ ＋Ｅ｛（Yst＋ΔYst×Vcnt）−Py｝ ＋Ｆ（Zst−Pz） Xp＝Ａ（Px−Cx）＋Ｂ（Py−Cy）＋Ｃ（Pz−Cz）＋Cx＋Mx Yp＝Ｄ（Px−Cx）＋Ｅ（Py−Cy）＋Ｆ（Pz−Cz）＋Cy＋My dX＝Ａ×ΔＸ＋Ｂ×ΔＹ dY＝Ｄ×ΔＸ＋Ｅ×ΔＹ A,B,C,D,E,F,:回転マトリクスパラメータ Px,Py,Pz:視点座標 Xp,Yp,Zp:回転変換後の視点座標 Xs,Ys,Zs:回転変換後のスクリーン画面座標 Xst,Yst,Zst:スクリーン画面スタート座標 ΔXst,ΔYst :スクリーン画面垂直方向座標増分 ΔX,ΔY:スクリーン画面水平方向座標増分 Vcnt:Vカウント値 （モニタ画面垂直座標値） GXst＝ｋ（Xs−Xp）＋Xp GYst＝ｋ（Ys−Yp）＋Yp ΔGX＝ｋ×dX ΔGY＝ｋ×dY なお、上記ｋは透視変換係数である。 そして、計算された４つの値を画像処理装置に書き込
むことにより、画像処理装置はGXst,GYstに対して、ド
ットごとにΔGX,ΔGYを加算してスクロール画面座標を
求めることができる。 このような演算を行うためには、回路規模の大きな乗
算器を含めたマトリクス演算回路が必要となる。そこ
で、回路規模を大きくしないために、上記の計算は、ソ
フトウェアで演算するのが一般的である。 以上のような技術においては次のような課題を解決す
る必要がある。 ［課題1:画像メモリ容量を抑制しつつ多様な画像データ
の生成することが困難である．］ 近年のゲーム機では、よりリアルで複雑な画像表現が
求められている。例えば、回転スクロール画面のバリエ
ーションとして、VRAMに格納された一枚の元画像である
背景画を、右回転した画像と左回転した画像とを組み合
わせて一枚の背景画として表示を行うものがある。この
ような場合、右回転する画像の画像データと左回転する
画像の画像データとをそれぞれ別に生成する。したがっ
て、画像データを生成する都度、元画像が格納されたVR
AMにパターンネームデータをアクセスし、それぞれのセ
ル画像のパターンデータに対し異なった回転処理を施さ
なくてはならない。つまり、この方法だと、VRAMへのア
クセスが２重となる。そのため、VRAMへのアクセスに時
間を要することになり、表示タイミングに間にあわない
おそれがある。 このため一般的には、同じ元画像である背景画を右回
転用と左回転用に予めそれぞれ別々にVRAMに格納してお
き、右回転したときの座標と左回転したときの座標に従
ってそれぞれパターンデータおよびパターンネームデー
タを読み出すことが考えられるが、ハードウェア量（物
理的に異なる複数のVRAMあるいは必要なVRAM容量）が増
大するという問題があった。 ［課題2:スクロール画面を表示する際のCPUへの負荷を
大きい．］ 背景画を移動、回転させる場合、移動や回転に従っ
て、各ライン毎に始点X,Y座標と水平方向増分ΔX,ΔＹ
をソフトウエアで算出する必要があるが、そのために
は、移動回転の演算にCPUは多大のオーバヘッドを必要
とする。その結果、CPUに対する負荷が増大し、CPUが実
行する他の処理が制限されるという問題点がある。 ［課題3:ゲーム機においてスクロール画面の３軸回転を
実現させる．］ 従来のスクロール画面の表示制御では、スクリーン画
面における各ラインの増分ΔX,ΔＹが一定である。した
がって、X,Y,Z軸の３軸を軸にして同時に回転させたよ
うな画像、つまり、左端に対して右端が遠く（又は近
く）に寄るように背景画を傾けて表示することは不可能
であった。このため、スクロール画面の表示が制限され
ていた。 ［課題4:ウインドウ表示の多様化に対する要望．］ ゲーム機において従来より行われているウインドウ表
示としては、矩形の２点を指定してあける矩形ウインド
ウや、ラインの２点を指定してあけるラインウインドウ
がある。しかしながら、これらのウインドウでは、その
形状が単調であるという制限があり、ウインドウを用い
て画像表示の多様化を果たすことは困難であった。 本発明は上記の点に鑑みてなされたものであり、その
主たる目的は、CPUの負荷増加や画像メモリ容量の増加
を抑えながら、ウインドウ表示を含めた多様な分割画面
の画像データを生成する画像処理装置およびその方法を
提供することであり、さらにはこの目的を達成する画像
処理装置を有する電子装置を提供することである。 さらに詳しく本発明の目的を説明する。以下の説明に
おいて、各目的の項番はほぼ請求項の項番に対応してい
るが、各請求項の発明はそれぞれに限られたものではな
く、以下に記載する１乃至複数の目的を達成するために
為されたものである。 本発明の第１の目的は、CPUの負荷増加の抑制を図る
と共に、画像メモリを効率的に使用して多様な画面分割
表示を可能とする画像処理装置を提供することにある。 本発明の第２の目的は、移動変換処理及び／又は回転
変換処理のための演算を専用の演算回路でハード的に行
わせることにより、CPUの負荷を抑えつつ変換処理の多
様化を図る画像処理装置を提供することである。本発明
の第３の目的は、効率の高い画面分割表示を行うことが
可能な画像処理装置を提供することである。本発明の第
４の目的は、表示画像データの生成時間の短縮化を図る
画像処理装置を提供することである。 本発明の第５の目的は、CPUの負荷の軽減化を図ると
共に、画像メモリを効率的に使用して多様な画面分割表
示を可能とする画像処理方法を提供することにある。本
発明の第６の目的は、CPUの負荷の軽減化を図ると共
に、画像メモリを効率的に使用して多様な画面分割表示
を可能とする電子装置、特にゲーム機を提供することに
ある。 本発明の第７の目的は、CPUと、２組のビデオプロセ
ッサおよびVRAMを備え、さらに多様な画面分割表示を可
能とする電子装置、特にゲーム機を提供することにあ
る。本発明の第８の目的は、スプライト画像および背景
画像を生成する電子装置において、CPUの負荷の軽減化
を図ると共に、画像メモリを効率的に使用して多様な画
面分割表示を可能とするゲーム機に適した電子装置を提
供することにある。 本発明の第９の目的は、画像メモリを効率的に使用し
た多様な画面分割表示と、任意の形状のウインドウ表示
とを可能とするゲーム機に適した電子装置を提供するこ
とである。本発明の第10の目的は、任意の形状のウイン
ドウ表示を可能とする、特にゲーム機に適した電子装置
を提供することである。 本発明の第11の目的は、３軸回転を行ったように見え
る画像の画像データを生成することができ、且つCPUの
オーバヘッドの軽減化が図れる画像処理装置を提供する
ことである。本発明の第12の目的は、３軸回転を行った
ように見える画像の画像データを生成することができ、
CPUのオーバヘッドの軽減化を図ることができる、特に
ゲーム機に適した電子装置を提供することである。 本発明の第13の目的は、上記目的を達成するゲーム機
に適した電子装置であって、ディスプレイ装置を装備し
たものを提供することである。 本発明の第14の目的は、請求項14〜21の構成において
達成し得るもので上記目的を達成する画像処理装置であ
って、半導体基板上に一体的に形成することが可能な画
像処理装置を提供することである。特に、本発明の第15
の目的は、カラーRAMを有する画像処理装置において、
前記第14の目的を達成する画像処理装置を提供すること
である。また本発明の第16の目的は、上記目的を達成す
る画像処理装置であって、CPUにより内容の書換えが可
能なコントロールレジスタと、ウインドウの制御ブロッ
クを有する画像処理装置を提供することである。さらに
本発明の第17の目的は、上記目的を達成する画像処理装
置であって、背景画像を生成する画像処理部が１つの半
導体基板上に一体に形成することができる画像処理装置
を提供することである。 また本発明の第18の目的は、スクリーン画面の回転処
理を高速で処理し、ゲーム機などのプレーヤの操作に対
してリアルタイムで反応することができる画像処理方法
を提供することである。本発明の第19の目的は、３軸回
転を行ったように見える画像の画像データを生成するこ
とができる画像処理方法を提供することである。本発明
の第20の目的は、画面表示の多様化を図る画像処理方法
を提供することである。
［発明の構成］ 上記の目的を達成するために、請求項１の発明の画像
処理装置は、CPU及び画像情報を格納する画像メモリを
含み、前記画像メモリをアクセスして表示しようとする
画像の画像情報を順次読み出し、前記CPUの制御の下で
前記画像情報に基づいて画像データを生成する画像処理
装置において、背景画像情報に関連する各種パラメータ
に関し座標変換処理を実行し座標変換処理されたパラメ
ータを含む信号を出力する複数の信号処理手段と、前記
複数の信号処理手段に接続され、画素毎に前記CPUによ
ってあらかじめ設定された切換信号に従って前記複数の
信号処理手段の出力を選択的に切換えてその一つを出力
する切換手段と、前記切換手段の出力に接続され、前記
座標変換処理されたパラメータを含む信号に基づいて画
像情報の各画素に対するアドレスを生成するアドレス生
成手段とを具備し、前記複数の信号処理手段の各々は、
前記CPUから座標変換処理用の各種パラメータを受け取
り、これら各種パラメータに基づきモニタ画面に表示さ
れる背景画像情報に関連して互いに個別に座標変換処理
を行い、前記アドレス生成手段は、前記切換手段の一連
の切換選択により得られる出力信号に基づき、前記個別
に座標変換処理されたパラメータを含む信号に基づき画
素毎にアドレスを順次生成し、前記画像メモリをアクセ
スして画像情報を読み出し個別に変換処理された複数の
画面より構成される背景画像を生成するように構成され
てなることを特徴とする。 請求項２の発明の画像処理装置は、前記信号処理手段
のそれぞれが、移動変換処理及び／又は回転変換処理の
ための演算に用いるパラメータを保持するパラメータレ
ジスタと、前記パラメータを用いて移動変換処理及び／
又は回転変換処理のための演算を行うマトリクス演算回
路と、所定のデータを係数として格納する係数RAMと、
前記係数RAMにアクセスして前記係数を呼び出す係数RAM
アクセス回路とを含むことを特徴とする。 請求項３の発明の画像処理装置は、前記係数RAMの一
つから前記切換手段に前記表示切換信号を供給すること
を特徴とする。 請求項４の発明の画像処理装置は、前記アドレス生成
手段が、前記切換手段に接続される積和演算回路と、前
記積和演算回路に接続される画像メモリアクセス回路と
を含むことを特徴とする。 請求項５の発明の画像処理方法は、画像メモリをアク
セスして画像情報を順次読み出し、画面上に表示しよう
とする背景画面の画像データを生成する画像処理方法に
おいて、CPUの制御の下に供給される各種パラメータに
関し、複数の信号処理手段を用いて互いに個別の座標変
換処理を実行して座標変換処理されたパラメータを含む
信号を生成し、画素毎に前記CPUによってあらかじめ設
定された切換信号に従って前記複数の信号処理手段の出
力を選択的に切換えてその一つを出力し、前記選択的に
切換えて出力された前記座標変換処理されたパラメータ
を含む信号に基づいて一連のアドレスを生成し、該アド
レスで画像情報が格納された画像メモリを順次アクセス
することによって、モニタ画面上に独立した複数の分割
領域の組み合わせによって構成された背景画面を表示す
るように、画像データを生成することを特徴とする。 請求項６の発明の電子装置は、（１）CPU;（２）ビデ
オRAM;および（３）背景画像生成部と、該背景画像生成
部に接続された表示制御部とを含み、前記ビデオRAMに
アクセスして画像情報を順次読み出し、前記CPUの制御
の下で、モニタ画面上に表示される背景画面の画像デー
タを生成するビデオプロセッサ；を有し、 前記背景画像生成部は以下〜の構成、すなわち、 ．複数の信号処理手段を含み、前記信号処理手段のそ
れぞれは、前記CPUの制御の下に供給される各種パラメ
ータに基づき、互いに個別に座標変換処理を実行して座
標変換処理されたパラメータを含む信号を生成するよう
に構成された複数の信号処理手段、 ．前記複数の信号処理手段に接続され、前記CPUによ
ってあらかじめ設定された切換信号に従って前記複数の
信号処理手段の出力を選択的に切換えて前記座標変換さ
れたパラメータを含む信号の一つを出力する切換手段、 ．前記切換手段の出力に接続され、前記座標変換され
たパラメータを含む信号に基づいてアドレスを生成し、
該アドレスで前記ビデオRAMにアクセスして、モニタ画
面上に独立した複数の分割領域の組み合わせによって構
成された背景画面を表示する画像データを生成するよう
に構成されたアドレス生成手段、 を有することを特徴とする。 請求項７の発明の電子装置は、（１）CPU;（２）第１
のビデオプロセッサ；（３）前記第１のビデオプロセッ
サに接続され画像情報が格納される第１のビデオRAM;
（４）背景画像生成部と、前記背景画像生成部に接続さ
れた表示制御部とを含む第２のビデオプロセッサ；
（５）前記第２のビデオプロセッサに接続され画像情報
が格納される第２のビデオRAM;を有し、 前記背景画像生成部は以下〜の構成、すなわち、 ．複数の信号処理手段を含み、前記信号処理手段のそ
れぞれは、前記CPUの制御の下に供給される各種パラメ
ータ情報に基づき、互いに個別に座標変換処理を実行し
て座標変換処理されたパラメータ情報を含む信号を生成
するように構成された複数の信号処理手段、 ．前記複数の信号処理手段に接続され、前記CPUによ
ってあらかじめ設定された切換信号に従って前記複数の
信号処理手段の出力を選択的に切換えて前記座標変換さ
れたパラメータ情報を含む信号の一つを出力する切換手
段、 ．前記切換手段の出力に接続され、前記座標変換され
たパラメータ情報を含む信号に基づいてアドレスを生成
し、該アドレスで前記第２のビデオRAMにアクセスし
て、モニタ画面上に互いに個別の信号処理が行われる複
数の画面の組み合わせによって構成された背景画面を表
示する画像データを生成するように構成されたアドレス
生成手段、 を有することを特徴とする。 請求項８の発明の電子装置は、（１）CPU;（２）前記
CPUに接続されたバスライン；（３）前記バスラインの
信号の流れを制御するバスコントローラ；（４）以下
１）〜３）の構成を含む第１の画像情報処理部； １）前記バスラインに接続されスプライト画像データの
生成を制御する第１のビデオプロセッサ、 ２）前記第１のビデオプロセッサに接続され前記スプラ
イト画像データを生成するための画像情報が格納される
第１のビデオRAM、 ３）前記スプライト画像データを展開するためのフレー
ムバッファ、 （５）以下１）,2）の構成を含む第２の画像情報処理
部； １）前記バスラインに接続され、背景画像データを生成
する背景画像生成部と、前記画像背景画像生成部および
前記第１の画像処理部に接続され前記スプライト画像デ
ータおよび前記背景画像データを合成するよう前記画像
データを制御する表示制御部とを含んでいる第２のビデ
オプロセッサ、 ２）前記第２のビデオプロセッサに接続され背景画像デ
ータを生成するための画像情報が格納される第２のビデ
オRAM、 を有する電子装置であって、 前記背景画像生成部は以下〜の構成、すなわち、 ．前記バスラインに接続された一対の信号処理手段を
含み、前記信号処理手段のそれぞれは、前記CPUの制御
の下に供給される各種パラメータ情報に基づき、互いに
個別に座標変換処理を実行して座標変換処理されたパラ
メータ情報を含む信号を生成するように構成された一対
の信号処理手段、 ．前記信号処理手段に接続され、前記CPUによってあ
らかじめ設定された切換信号に従って前記一対の信号処
理手段の出力を選択的に切換えて前記座標変換されたパ
ラメータ情報を含む信号の一つを出力する切換手段、 ．前記切換手段の出力に接続され、前記座標変換され
たパラメータ情報を含む信号に基づいてアドレスを生成
し、該アドレスで前記第２のビデオRAMにアクセスし
て、モニタ画面上に互いに別個の信号処理が行われる一
対の画面の組み合わせによって構成された背景画面を表
示する画像データを生成するように構成されたアドレス
生成手段、 を有することを特徴とする。 請求項９の発明の電子装置は、前記第１ビデオプロセ
ッサが、前記フレームバッファに展開されたスプライト
画像データを読み出し、その画像データの所定のビット
値を変更して前記フレームバッファの同じアドレスに書
き込むビット値変更手段を有し、前記第２ビデオプロセ
ッサが、前記フレームバッファからのスプライト画像デ
ータに含まれる前記所定のビット値が変更されたか否か
を検出するビット値検出部と、前記変更されたビット値
に基づき前記スプライド画像データをスプライト画像の
形状を有するウインドウ信号として前記表示制御部に送
るウインドウ制御部とを有することを特徴とする。 請求項10の発明の電子装置は、（１）CPU;（２）前記
CPUに接続されたバスライン；（３）前記バスラインの
信号の流れを制御するバスコントローラ；（４）以下
１）〜４）の構成を含む第１の画像情報処理部； １）前記バスラインに接続されスプライト画像データの
生成を制御する第１のビデオプロセッサ、 ２）前記第１のビデオプロセッサに接続され前記スプラ
イト画像データを生成するための画像情報が格納される
第１のビデオRAM、 ３）前記スプライト画像データを展開するためのフレー
ムバッファ、 ４）前記フレームバッファに展開されたスプライト画像
データを読み出し、そのデータの所定のビット値を変更
して前記フレームバッファの同じアドレスに書き込むビ
ット値変更手段、 （５）以下１）〜３）の構成を含む第２の画像情報処理
部； １）前記バスラインに接続され背景画像データを生成す
る第２のビデオプロセッサ、 ２）前記第２のビデオプロセッサに接続され背景画像デ
ータを生成するための画像情報が格納される第２のビデ
オRAM、 ３）前記スプライト画像データおよび前記背景画像デー
タを合成するよう前記画像データを制御する表示制御
部；を有し、 さらに、前記第２ビデオプロセッサは以下、の構
成、すなわち、 ．前記フレームバッファから読み出したスプライト画
像データに含まれる前記ビット値が変更されたか否かを
検出するビット値検出部、 ．前記変更されたビット値に基づき前記スプライド画
像データをスプライト画像の形状を有するウインドウ信
号として前記表示制御部に送るウインドウ制御部、 を有することを特徴とするものである。 請求項11の発明の画像処理装置は、回転マトリクスパ
ラメータＡ〜Ｉ、座標変換前のスクリーン画面に対する
視点を表す（Px,Py,Pz）、座標変換における中心点を表
す（Cx,Cy,Cz）、座標変換前のスクリーン画面上の所定
の点を表す（Sx,Sy,Sz）および平行移動量を表す（Mx,M
y,Mz）から、座標変換後の視点を表す（Xp,Yp,Zp）と座
標変換後のスクリーン画面上の所定の点を表す（Xs,Ys,
Zs）とを次の（１）式および（２）式で表し、 上記の（１），（２）式より変換した画面を表示させ
るスクロール画面の座標X,Yを次式で表し、 Ｘ＝ｋ（Xs−Xp）＋Xp Ｙ＝ｋ（Ys−Yp）＋Yp ｋ＝−Zp/（Zs−Zp） …（４） 前記座標X,Yを用いて画像メモリをアクセスし、座標
変換処理後の表示される画像の画像データを生成する画
像処理装置であって、 １スクリーン画面分の係数ｋを画素毎に格納する係数
メモリと、 前記（１）式及び前記（２）式のマトリクス演算を行
って各画素のXp,Yp,Xs,Ysを算出するマトリクス演算回
路と、 前記各画素のXp,Yp,Xs,Ysと、前記係数メモリから読
み出した対応する前記画素の係数ｋとから前記（４）式
の演算を行って座標X,Yを算出する積和演算回路とを有
することを特徴とする。 請求項12の発明の電子装置は、（１）CPU;（２）ビデ
オプロセッサ；（３）前記ビデオプロセッサに接続され
画像情報が格納されたビデオRAM;を有し、前記ビデオRA
Mに格納されている信号をアクセスして表示しようとす
る画像の画像情報を順次読み出し画像データを生成する
電子装置において、 前記ビデオプロセッサは、１）背景画像生成部と、
２）前記背景画像生成部に接続された表示制御部とを含
み、 前記背景画像生成部が以下〜の構成、すなわち、 ．座標変換変換前の視点を表す（Px,Py,Pz）と、座標
変換における中心点を表す（Cx,Cy,Cz）と、座標変換前
のスクリーン画面の所定の点を表す（Sx,Sy,Sz）と、平
行移動量を表す（Mx,My,Mz）から、座標変換後の視点を
表す（Xp,Yp,Zp）と、座標変換後のスクリーン画面の所
定の点を表す（Xs,Ys,Zs）とを次式で表し、 上記の式より変換した画面を表示させる背景画面の座
標X,Yを次式で表すとき、 Ｘ＝ｋ（ＸS−Xp）＋Xp Ｙ＝ｋ（ＹS−ＹP）＋Yp …（４） 前記CPUから供給される回転マトリクスパラメータＡ
〜Ｆおよび変換前の座標データPx,Py,Pz,Cx,Cy,Cz,Mx,M
y,Mzに関する信号を格納するパラメータレジスタ、 ．前記CPUから供給される係数ｋを画素毎に格納する
係数メモリ、 ．前記パラメータレジスタに接続され、（１）式およ
び（２）式のマトリクス演算を行って各画素のXp,Yp,X
s,Ysを算出するマトリクス演算回路、 ．前記各画素のXp,Yp,Xs,Ysと前記係数メモリから読
み出した対応する画素の係数ｋとから（４）式の演算を
行って座標X,Yを算出し前記ビデオRAMの読み出しアドレ
スを生成する積和演算回路、 を含むことを特徴とする。 請求項13の発明の電子装置は、画像情報から生成され
た画像データに基づいて画像を表示するディスプレイ装
置を具備したことを特徴とする。 請求項14の発明の画像処理装置は、 （１）CPUからの信号を受領するための第１の端子； （２）画像情報が格納されるビデオRAMを接続するため
の第２の接続端子； （３）画像データを出力するための第３の端子； （４）以下１）〜５）の回路を有する表示画像生成ブロ
ック； １）前記第１の接続端子に接続され、CPUから供給され
る回転マトリクスパラメータＡ〜Ｆ、座標変換前の視点
を表す（Px,Py,Pz）、座標変換における中心点を表す
（Cx,Cy,Cz）および平行移動量を表す（Mx,My,Mz）に関
する信号を格納するパラメータレジスタ； ２）前記パラメータレジスタに接続され、次の（１）式
および（２）式で表される演算を実行して各画素のXp,Y
p,XS,YSを算出するマトリクス演算回路、 但し、（Sx,Sy,Sz）は座標変換前のスクリーン画面の
所定の点を、（Xp,Yp,Zp）は座標変換後の視点を、そし
て（Xs,Ys,Zs）は座標変換後のスクリーン画面の所定の
点を、それぞれ表す； ３）前記第１の端子に接続され、CPUから供給される係
数ｋに関する信号を格納する係数メモリ； ４）前記マトリクス演算回路から供給される各画素のX
p,Yp,Xs,Ysおよび前記係数メモリから読み出された各画
素に対応する係数ｋとから次の（４）式、 Ｘ＝ｋ（Xs−Xp）＋Xp Ｙ＝ｋ（Ys−Yp）＋Yp …（４） で表される演算を実行し、表示画像の座標ＸおよびＹを
算出する積和演算回路； ５）前記第２の端子に接続され、前記積和演算回路から
供給される座標X,Yを表示画像の画素アドレスとしてビ
デオRAMをアクセスするためのビデオRAMアクセス回路； （５）前記表示画像生成ブロックに接続され、生成され
た画像データを前記第３の端子から出力する表示制御ブ
ロックを備えたことを特徴とする。 請求項15の発明の画像処理装置は、 （１）CPUからの信号を受領するための第１の端子； （２）画像情報が格納されたビデオRAMを接続するため
の第２の接続端子； （３）画像データを出力するための第３の端子； （４）以下１）〜８）の回路を有する表示画像生成ブロ
ック； １）前記第１の接続端子に接続され、CPUから供給され
る回転マトリクスパラメータ、座標変換前の視点、座標
変換における中心点および平行移動量を表す信号を格納
する一対のパラメータレジスタ； ２）対応する前記パラメータレジスタにそれぞれ接続さ
れ、一対の画像に対する各画素の座標変換後の視点およ
びスクリーン画面上の点を演算する一対のマトリクス演
算回路； ３）前記第１の端子に接続され、CPUから供給される表
示切換信号を含む係数ｋを格納する一対の係数メモリ； ４）前記一対のマトリクス演算回路の両方に接続された
第１の切換回路； ５）前記一対の係数メモリの両方に接続された第２の切
換回路； ６）前記第１および第２の切換回路に接続され、前記第
１および第２の切換回路から供給される信号に基づき、
表示画像の座標を算出する積和演算回路； ７）前記係数メモリの一方から前記第１および第２の切
換回路および積和演算回路に前記表示切換信号を供給
し、前記一対のマトリクス演算回路および前記一対の係
数メモリから前記積和演算回路に供給される信号を切換
える切換手段； ８）前記第２の端子に接続され、前記積和演算回路から
供給される座標データを表示画像の画素アドレスとして
ビデオRAMをアクセスするためのビデオRAMアクセス回
路； （５）前記表示画像生成ブロックに接続され、生成され
た画像データを前記第３の端子から出力する表示制御ブ
ロック、 を備えたことを特徴とする。 請求項16の発明の画像処理装置は、前記表示制御ブロ
ックにカラーRAMを接続したことを特徴とする。 請求項17の発明の画像処理装置は、前記第１の端子に
接続され、CPUにより内容の書換えが可能なコントロー
ルレジスタと、制御信号を前記表示制御ブロックに供給
するウインドウ制御ブロックを有することを特徴とす
る。 請求項18の発明の画像処理装置は、前記表示画像生成
ブロック、前記ウインドウ制御ブロックおよび前記表示
制御ブロックが半導体基板に一体に形成されたビデオプ
ロセッサICとして構成されることを特徴とする。 請求項19の発明の画像処理装置は、前景画を入力する
ための第４の端子と、前記第４の端子と前記ウインドウ
制御ブロックとの間に接続されるウインドウ検出ブロッ
クとを有し、前記第４の端子に入力される信号にはウイ
ンドウ制御フラグおよび前景画信号が含まれ、前記ウイ
ンドウ検出ブロックに前記ウインドウ制御フラグが供給
され、前記表示制御ブロックには前記前景画信号は供給
されることを特徴とする。 請求項20の発明の画像処理装置は、前記表示画像生成
ブロックは前記前景画に対応した背景画を生成するよう
に構成され、前記表示制御ブロックは前記背景画および
前記前景画を合成した画像データを前記第４の端子から
出力するように構成されていることを特徴とする。 請求項21の発明の画像処理装置は、前記表示画像生成
ブロック、前記ウインドウ制御ブロック、前記表示制御
ブロックおよび前記ウインドウ検出ブロックが、半導体
基板に一体に形成されたビデオプロセッサICとして構成
されていることを特徴とする。 請求項22の発明の画像処理方法は、回転マトリクスパ
ラメータＡ〜Ｉ、座標変換前のスクリーン画面に対する
視点を表す（Px,Py,Pz）、座標変換における中心点を表
す（Cx,Cy,Cz）、座標変換前のスクリーン画面上の所定
の点を表す（Sx,Sy,Sz）および平行移動量を表す（Mx,M
y,Mz）から、座標変換後の視点を表す（Xp,Yp,Zp）と座
標変換後のスクリーン画面上の所定の点を表す（Xs,Ys,
Zs）とを次の（１）式および（２）式で表し、 上記の（１），（２）式より変換した画面を表示させ
るスクロール画面の座標X,Yを次式で表し、 Ｘ＝ｋ（Xs−Xp）＋Xp Ｙ＝ｋ（Ys−Yp）＋Yp ｋ＝−Zp/（Zs−Zp） …（４） 予め画素毎に設定された１スクリーン画面分の係数ｋ
と、前記各画素のXp,Yp,Xs,Ysとから前記（４）式の演
算を行って座標X,Yを算出し、該座標X,Yを用いて画像メ
モリをアクセスし、座標変換処理後の表示される画像の
画像データを生成する画像処理方法であって、 スクリーン画面のＸ軸を回転軸にしたＸ軸回転とスク
リーン画面のＺ軸を回転軸にしたＺ軸回転とを連続させ
る「Ｘ軸回転＋Ｚ軸回転」、および／又はスクリーン画
面のＹ軸を回転軸にしたＹ軸回転とスクリーン画面のＺ
軸を回転軸にしたＺ軸回転とを連続させる「Ｙ軸回転＋
Ｚ軸回転」という回転変換処理を行うことを特徴とす
る。 請求項23の発明の画像処理方法は、回転マトリクスパ
ラメータＡ〜Ｉ、座標変換前のスクリーン画面に対する
視点を表す（Px,Py,Pz）、座標変換における中心点を表
す（Cx,Cy,Cz）、座標変換前のスクリーン画面上の所定
の点を表す（Sx,Sy,Sz）および平行移動量を表す（Mx,M
y,Mz）から、座標変換後の視点を表す（Xp,Yp,Zp）と座
標変換後のスクリーン画面上の所定の点を表す（Xs,Ys,
Zs）とを次の（１）式および（２）式で表し、 上記の（１），（２）式より変換した画面を表示させ
るスクロール画面の座標X,Yを次式で表し、 Ｘ＝ｋ（Xs−Xp）＋Xp Ｙ＝ｋ（Ys−ＹP）＋Yp ｋ＝−Zp/（Zs−Zp） …（４） 予め画素毎に設定された１スクリーン画面分の係数ｋ
と、前記各画素のXp,Yp,Xs,Ysとから前記（４）式の演
算を行って座標X,Yを算出し、該座標X,Yを用いて画像メ
モリをアクセスし、座標変換処理後の表示される画像の
画像データを生成する画像処理方法であって、 スクリーン画面のＸ軸を回転軸にしたＸ軸回転とスク
リーン画面に対する垂直線である画面軸を回転軸にした
画面軸回転とを連続させる「Ｘ軸回転＋画面軸回転」、
および／又はスクリーン画面のＹ軸を回転軸にしたＹ軸
回転と前記画面軸回転とを連続させる「Ｙ軸回転＋画面
軸回転」という回転変換処理を行うことを特徴とする。 請求項24の発明の画像処理方法は、回転マトリクスパ
ラメータＡ〜Ｉ、座標変換前のスクリーン画面に対する
視点を表す（Px,Py,Pz）、座標変換における中心点を表
す（Cx,Cy,Cz）、座標変換前のスクリーン画面上の所定
の点を表す（Sx,Sy,Sz）および平行移動量を表す（Mx,M
y,Mz）から、座標変換後の視点を表す（Xp,Yp,Zp）と座
標変換後のスクリーン画面上の所定の点を表す（Xs,Ys,
Zs）とを次の（１）式および（２）式で表し、 上記の（１），（２）式より変換した画面を表示させ
るスクロール画面の座標X,Yを次式で表し、 Ｘ＝ｋ（Xs−Xp）＋Xp Ｙ＝ｋ（Ys−ＹP）＋Yp ｋ＝−Zp/（Zs−Zp） …（４） 予め画素毎に設定された１スクリーン画面分の係数ｋ
と、前記各画素のXp,Yp,Xs,Ysとから前記（４）式の演
算を行って座標X,Yを算出し、該座標X,Yを用いて画像メ
モリをアクセスし、座標変換処理後の表示される画像の
画像データを生成する画像処理方法であって、 前記係数ｋを上記（４）式のX,Yのいずれか一方に積
算することにより、前記スクリーン画面の水平方向又は
垂直方向の拡大縮小を行うことを特徴とする。 請求項25の発明の画像処理方法は、回転マトリクスパ
ラメータＡ〜Ｉ、座標変換前のスクリーン画面に対する
視点を表す（Px,Py,Pz）、座標変換における中心点を表
す（Cx,Cy,Cz）、座標変換前のスクリーン画面上の所定
の点を表す（Sx,Sy,Sz）および平行移動量を表す（Mx,M
y,Mz）から、座標変換後の視点を表す（Xp,Yp,Zp）と座
標変換後のスクリーン画面上の所定の点を表す（Xs,Ys,
Zs）とを次の（１）式および（２）式で表し、 上記の（１），（２）式より変換した画面を表示させ
るスクロール画面の座標X,Yを次式で表し、 Ｘ＝ｋ（Xs−Xp）＋Xp Ｙ＝ｋ（Ys−ＹP）＋Yp …（４） 予め画素毎に設定された１スクリーン画面分の係数ｋ
と、前記各画素のXp,Yp,Xs,Ysとから前記（４）式の演
算を行って座標X,Yを算出し、該座標X,Yを用いて画像メ
モリをアクセスし、座標変換処理後の表示される画像の
画像データを生成する画像処理方法であって、 前記係数ｋを前記スクリーン画面の垂直座標値および
水平座標値に従って変化させることにより前記スクリー
ン画面が曲面になるように画像データを生成することを
特徴とする。 ［発明の作用効果］ 以上のような構成を有する請求項1,5および６〜９記
載の画像処理装置によれば、表示切換信号に従って切換
手段の出力を切り換えて、異なった移動・回転変換処理
が行なわれるアドレス生成用データをアドレス生成手段
に選択的に出力することにより、互いに独立した変換処
理を行った画像データを生成することができる。したが
って、表示切換信号に従ってモニタ画面を任意に分割
し、この分割した画面それぞれに対して独立した画像デ
ータを供給することができる。その結果、モニタ画面
は、分割された画面ごとに独立した画像を表示すること
ができる。また、請求項６〜９はゲーム機に適した電子
装置として以上の作用効果を持つことができる。 さらに、請求項２〜４の作用効果は次の通りである。
すなわち、請求項２の発明では、CPUから供給される移
動変換処理及び／又は回転変換処理のための演算に用い
るパラメータをレジスタに格納しておき、さらにCPUで
計算して得られた（あるいはあらかじめカセットやCD−
ROMなどに用意しておき、CPUのコントロール下で供給し
ても良い）所定のデータを係数として係数RAMに格納し
ておき、これらパラメータよび係数を用いて移動変換処
理及び／又は回転変換処理はCPUではなく、マトリクス
演算回路および積和演算回路でハードウェア的に演算処
理する。また積和演算回路では切換回路で切換えられた
画面のデータのみを処理すれば良いので、例えば画面の
下側に来る部分の計算を省くことができる。これによ
り、CPUは演算に必要なパラメータおよび係数を設定す
るだけで済むので負担が軽減される。請求項３の発明で
は、係数RAMが格納した係数の一つを表示切換信号とし
て用いることにより、画面分割表示を簡単に行うとこと
ができる。請求項４の発明においては、画像メモリアク
セス回路は積和演算回路の出力に従って画像表示に必要
な場合のみ画像メモリをアクセスするので、重なる下側
の部分についてアクセスは省略することができる。その
ため、表示画像データの生成スピードを挙げることがで
きる。 請求項10の発明においては、任意の形状のスプライト
画像をウインドウとして使用できるので、一つのモニタ
画面を任意の形状に分割表示して新たな画像を生成する
ことができる。 請求項11,12,14の発明においては、所定の算出式に基
づきスクロール画面の座標X,Yを算出するため、３軸回
転を行ったように見える画像の画像データを生成するこ
とができ、一画面分の係数ｋを係数メモリに格納し、マ
トリクス演算回路および積和演算回路を用いてハードウ
ェアである回路にて処理できるため、CPUのオーバヘッ
ドを軽減することができる。また、請求項12はゲーム機
に適した電子装置として、このような作用を持つことが
できる。さらに請求項13はアーケードゲーム機のような
ディスプレイ装置を備えたゲーム機として利用できる電
子装置において上述した作用効果を持つことができる。 請求項14〜21の発明は、上述した作用を持つ画像処理
装置において、半導体基板に一体的に形成し得る回路構
成より成るので、様々な技術分野に対し容易に応用する
ことが可能となる。 請求項22の発明では、スクリーン画面の回転変換処理
が、「Ｘ軸回転＋Ｚ軸回転」や「Ｙ軸回転＋Ｚ軸回転」
であれば、ｋはスクリーン画面の水平方向または垂直方
向のどちらか一方に対して一定となる。そのため、回転
変換の演算処理を行うCPUは演算の負荷が小さくて済
み、スクリーン画面の回転処理を高速で処理することが
できる。したがって、このような画像処理方法をゲーム
機などの電子装置に用いることにより、ゲーム機などの
プレーヤの操作に対してリアルタイムで反応することが
可能となる。 請求項23の発明においては、Ｘ軸回転またはＹ軸回転
を行った後、画面軸回転を行うといった処理を行うこと
ができるため、これを利用して３軸回転を行ったように
見える画像の画像データを生成することができる。ま
た、スクリーン画面が画面軸回転だけを行う場合であれ
ば、スクリーン画面の水平方向または垂直方向のどちら
か一方に対してｋは一定になることに変わりはない。し
たがって、本発明によればゲーム機等のプレーヤがゲー
ムにおけるキャラクタを画面軸回転させるように操作し
た場合、この操作にリアルタイムで反応することができ
る。 請求項24の発明では、係数ｋを上記（４）式のX,Yの
いずれか一方に積算することにより、水平方向又は垂直
方向の拡大縮小を行う画像処理が可能となる。 請求項25の発明では、係数ｋをスクリーン画面の垂直
座標値および水平座標値に従って変化する全ての場合に
対応させることができるため、スクリーン画面を曲面に
することができる。 図面の簡単な説明 図１は、本発明による一実施例のゲーム機本体のブロ
ック図である。図２は前景画の画像データの１画素を示
す図である。図３は画素データがフレームバッファ23に
書き込まれる処理例を説明する説明図である。図４はス
クロール画面、スクリーン画面および視線を示す斜視図
である。図５は図４のスクリーン画面をスクロール画面
に対しＸ軸回転させた斜視図である。図６は図４のスク
リーン画面をスクロール画面に対しＹ軸回転させた斜視
図である。図７は図４のスクリーン画面をスクロール画
面に対しＺ軸回転させた斜視図である。図８は図４に対
応したスクリーン画面を示す正面図である。図９は図５
に対応したスクリーン画面を示す正面図である。図10は
図６に対応したスクリーン画面を示す正面図である。図
11は図７に対応したスクリーン画面を示す正面図であ
る。図12は移動回転変換式の「パラメータ」および「係
数」について説明するグラフである。図13はスクロール
エンジン21のブロック図である。図14は背景画像生成部
41のブロック図である。図15は背景画像生成部41の一部
のイメージ化したブロック図である。図16は回転パラメ
ータA,Bによって分割表示がなされたスクリーン画面の
モデル図である。図17は画像の移動回転を説明するため
の図である。図18は画像の移動回転を説明するための図
である。図19はウインドウによって分割表示がなされた
スクリーン画面のモデル図である。図20、図21はスクリ
ーン画面の回転変換処理を説明するための図である。図
22は３軸回転を行ったように見える「Ｘ軸回転＋画面軸
回転」を行った画像を説明するための図である。図23は
Ｘ軸回転＋画面軸回転を行った際の、スクロール画面、
スクリーン画面および視点との関係を示した図である。
図24は球の公式をパラメータとして利用して画像処理を
行った画像を説明するための図である。図25および図26
は本発明の他の実施例の回路図である。
処理装置は、CPU及び画像情報を格納する画像メモリを
含み、前記画像メモリをアクセスして表示しようとする
画像の画像情報を順次読み出し、前記CPUの制御の下で
前記画像情報に基づいて画像データを生成する画像処理
装置において、背景画像情報に関連する各種パラメータ
に関し座標変換処理を実行し座標変換処理されたパラメ
ータを含む信号を出力する複数の信号処理手段と、前記
複数の信号処理手段に接続され、画素毎に前記CPUによ
ってあらかじめ設定された切換信号に従って前記複数の
信号処理手段の出力を選択的に切換えてその一つを出力
する切換手段と、前記切換手段の出力に接続され、前記
座標変換処理されたパラメータを含む信号に基づいて画
像情報の各画素に対するアドレスを生成するアドレス生
成手段とを具備し、前記複数の信号処理手段の各々は、
前記CPUから座標変換処理用の各種パラメータを受け取
り、これら各種パラメータに基づきモニタ画面に表示さ
れる背景画像情報に関連して互いに個別に座標変換処理
を行い、前記アドレス生成手段は、前記切換手段の一連
の切換選択により得られる出力信号に基づき、前記個別
に座標変換処理されたパラメータを含む信号に基づき画
素毎にアドレスを順次生成し、前記画像メモリをアクセ
スして画像情報を読み出し個別に変換処理された複数の
画面より構成される背景画像を生成するように構成され
てなることを特徴とする。 請求項２の発明の画像処理装置は、前記信号処理手段
のそれぞれが、移動変換処理及び／又は回転変換処理の
ための演算に用いるパラメータを保持するパラメータレ
ジスタと、前記パラメータを用いて移動変換処理及び／
又は回転変換処理のための演算を行うマトリクス演算回
路と、所定のデータを係数として格納する係数RAMと、
前記係数RAMにアクセスして前記係数を呼び出す係数RAM
アクセス回路とを含むことを特徴とする。 請求項３の発明の画像処理装置は、前記係数RAMの一
つから前記切換手段に前記表示切換信号を供給すること
を特徴とする。 請求項４の発明の画像処理装置は、前記アドレス生成
手段が、前記切換手段に接続される積和演算回路と、前
記積和演算回路に接続される画像メモリアクセス回路と
を含むことを特徴とする。 請求項５の発明の画像処理方法は、画像メモリをアク
セスして画像情報を順次読み出し、画面上に表示しよう
とする背景画面の画像データを生成する画像処理方法に
おいて、CPUの制御の下に供給される各種パラメータに
関し、複数の信号処理手段を用いて互いに個別の座標変
換処理を実行して座標変換処理されたパラメータを含む
信号を生成し、画素毎に前記CPUによってあらかじめ設
定された切換信号に従って前記複数の信号処理手段の出
力を選択的に切換えてその一つを出力し、前記選択的に
切換えて出力された前記座標変換処理されたパラメータ
を含む信号に基づいて一連のアドレスを生成し、該アド
レスで画像情報が格納された画像メモリを順次アクセス
することによって、モニタ画面上に独立した複数の分割
領域の組み合わせによって構成された背景画面を表示す
るように、画像データを生成することを特徴とする。 請求項６の発明の電子装置は、（１）CPU;（２）ビデ
オRAM;および（３）背景画像生成部と、該背景画像生成
部に接続された表示制御部とを含み、前記ビデオRAMに
アクセスして画像情報を順次読み出し、前記CPUの制御
の下で、モニタ画面上に表示される背景画面の画像デー
タを生成するビデオプロセッサ；を有し、 前記背景画像生成部は以下〜の構成、すなわち、 ．複数の信号処理手段を含み、前記信号処理手段のそ
れぞれは、前記CPUの制御の下に供給される各種パラメ
ータに基づき、互いに個別に座標変換処理を実行して座
標変換処理されたパラメータを含む信号を生成するよう
に構成された複数の信号処理手段、 ．前記複数の信号処理手段に接続され、前記CPUによ
ってあらかじめ設定された切換信号に従って前記複数の
信号処理手段の出力を選択的に切換えて前記座標変換さ
れたパラメータを含む信号の一つを出力する切換手段、 ．前記切換手段の出力に接続され、前記座標変換され
たパラメータを含む信号に基づいてアドレスを生成し、
該アドレスで前記ビデオRAMにアクセスして、モニタ画
面上に独立した複数の分割領域の組み合わせによって構
成された背景画面を表示する画像データを生成するよう
に構成されたアドレス生成手段、 を有することを特徴とする。 請求項７の発明の電子装置は、（１）CPU;（２）第１
のビデオプロセッサ；（３）前記第１のビデオプロセッ
サに接続され画像情報が格納される第１のビデオRAM;
（４）背景画像生成部と、前記背景画像生成部に接続さ
れた表示制御部とを含む第２のビデオプロセッサ；
（５）前記第２のビデオプロセッサに接続され画像情報
が格納される第２のビデオRAM;を有し、 前記背景画像生成部は以下〜の構成、すなわち、 ．複数の信号処理手段を含み、前記信号処理手段のそ
れぞれは、前記CPUの制御の下に供給される各種パラメ
ータ情報に基づき、互いに個別に座標変換処理を実行し
て座標変換処理されたパラメータ情報を含む信号を生成
するように構成された複数の信号処理手段、 ．前記複数の信号処理手段に接続され、前記CPUによ
ってあらかじめ設定された切換信号に従って前記複数の
信号処理手段の出力を選択的に切換えて前記座標変換さ
れたパラメータ情報を含む信号の一つを出力する切換手
段、 ．前記切換手段の出力に接続され、前記座標変換され
たパラメータ情報を含む信号に基づいてアドレスを生成
し、該アドレスで前記第２のビデオRAMにアクセスし
て、モニタ画面上に互いに個別の信号処理が行われる複
数の画面の組み合わせによって構成された背景画面を表
示する画像データを生成するように構成されたアドレス
生成手段、 を有することを特徴とする。 請求項８の発明の電子装置は、（１）CPU;（２）前記
CPUに接続されたバスライン；（３）前記バスラインの
信号の流れを制御するバスコントローラ；（４）以下
１）〜３）の構成を含む第１の画像情報処理部； １）前記バスラインに接続されスプライト画像データの
生成を制御する第１のビデオプロセッサ、 ２）前記第１のビデオプロセッサに接続され前記スプラ
イト画像データを生成するための画像情報が格納される
第１のビデオRAM、 ３）前記スプライト画像データを展開するためのフレー
ムバッファ、 （５）以下１）,2）の構成を含む第２の画像情報処理
部； １）前記バスラインに接続され、背景画像データを生成
する背景画像生成部と、前記画像背景画像生成部および
前記第１の画像処理部に接続され前記スプライト画像デ
ータおよび前記背景画像データを合成するよう前記画像
データを制御する表示制御部とを含んでいる第２のビデ
オプロセッサ、 ２）前記第２のビデオプロセッサに接続され背景画像デ
ータを生成するための画像情報が格納される第２のビデ
オRAM、 を有する電子装置であって、 前記背景画像生成部は以下〜の構成、すなわち、 ．前記バスラインに接続された一対の信号処理手段を
含み、前記信号処理手段のそれぞれは、前記CPUの制御
の下に供給される各種パラメータ情報に基づき、互いに
個別に座標変換処理を実行して座標変換処理されたパラ
メータ情報を含む信号を生成するように構成された一対
の信号処理手段、 ．前記信号処理手段に接続され、前記CPUによってあ
らかじめ設定された切換信号に従って前記一対の信号処
理手段の出力を選択的に切換えて前記座標変換されたパ
ラメータ情報を含む信号の一つを出力する切換手段、 ．前記切換手段の出力に接続され、前記座標変換され
たパラメータ情報を含む信号に基づいてアドレスを生成
し、該アドレスで前記第２のビデオRAMにアクセスし
て、モニタ画面上に互いに別個の信号処理が行われる一
対の画面の組み合わせによって構成された背景画面を表
示する画像データを生成するように構成されたアドレス
生成手段、 を有することを特徴とする。 請求項９の発明の電子装置は、前記第１ビデオプロセ
ッサが、前記フレームバッファに展開されたスプライト
画像データを読み出し、その画像データの所定のビット
値を変更して前記フレームバッファの同じアドレスに書
き込むビット値変更手段を有し、前記第２ビデオプロセ
ッサが、前記フレームバッファからのスプライト画像デ
ータに含まれる前記所定のビット値が変更されたか否か
を検出するビット値検出部と、前記変更されたビット値
に基づき前記スプライド画像データをスプライト画像の
形状を有するウインドウ信号として前記表示制御部に送
るウインドウ制御部とを有することを特徴とする。 請求項10の発明の電子装置は、（１）CPU;（２）前記
CPUに接続されたバスライン；（３）前記バスラインの
信号の流れを制御するバスコントローラ；（４）以下
１）〜４）の構成を含む第１の画像情報処理部； １）前記バスラインに接続されスプライト画像データの
生成を制御する第１のビデオプロセッサ、 ２）前記第１のビデオプロセッサに接続され前記スプラ
イト画像データを生成するための画像情報が格納される
第１のビデオRAM、 ３）前記スプライト画像データを展開するためのフレー
ムバッファ、 ４）前記フレームバッファに展開されたスプライト画像
データを読み出し、そのデータの所定のビット値を変更
して前記フレームバッファの同じアドレスに書き込むビ
ット値変更手段、 （５）以下１）〜３）の構成を含む第２の画像情報処理
部； １）前記バスラインに接続され背景画像データを生成す
る第２のビデオプロセッサ、 ２）前記第２のビデオプロセッサに接続され背景画像デ
ータを生成するための画像情報が格納される第２のビデ
オRAM、 ３）前記スプライト画像データおよび前記背景画像デー
タを合成するよう前記画像データを制御する表示制御
部；を有し、 さらに、前記第２ビデオプロセッサは以下、の構
成、すなわち、 ．前記フレームバッファから読み出したスプライト画
像データに含まれる前記ビット値が変更されたか否かを
検出するビット値検出部、 ．前記変更されたビット値に基づき前記スプライド画
像データをスプライト画像の形状を有するウインドウ信
号として前記表示制御部に送るウインドウ制御部、 を有することを特徴とするものである。 請求項11の発明の画像処理装置は、回転マトリクスパ
ラメータＡ〜Ｉ、座標変換前のスクリーン画面に対する
視点を表す（Px,Py,Pz）、座標変換における中心点を表
す（Cx,Cy,Cz）、座標変換前のスクリーン画面上の所定
の点を表す（Sx,Sy,Sz）および平行移動量を表す（Mx,M
y,Mz）から、座標変換後の視点を表す（Xp,Yp,Zp）と座
標変換後のスクリーン画面上の所定の点を表す（Xs,Ys,
Zs）とを次の（１）式および（２）式で表し、 上記の（１），（２）式より変換した画面を表示させ
るスクロール画面の座標X,Yを次式で表し、 Ｘ＝ｋ（Xs−Xp）＋Xp Ｙ＝ｋ（Ys−Yp）＋Yp ｋ＝−Zp/（Zs−Zp） …（４） 前記座標X,Yを用いて画像メモリをアクセスし、座標
変換処理後の表示される画像の画像データを生成する画
像処理装置であって、 １スクリーン画面分の係数ｋを画素毎に格納する係数
メモリと、 前記（１）式及び前記（２）式のマトリクス演算を行
って各画素のXp,Yp,Xs,Ysを算出するマトリクス演算回
路と、 前記各画素のXp,Yp,Xs,Ysと、前記係数メモリから読
み出した対応する前記画素の係数ｋとから前記（４）式
の演算を行って座標X,Yを算出する積和演算回路とを有
することを特徴とする。 請求項12の発明の電子装置は、（１）CPU;（２）ビデ
オプロセッサ；（３）前記ビデオプロセッサに接続され
画像情報が格納されたビデオRAM;を有し、前記ビデオRA
Mに格納されている信号をアクセスして表示しようとす
る画像の画像情報を順次読み出し画像データを生成する
電子装置において、 前記ビデオプロセッサは、１）背景画像生成部と、
２）前記背景画像生成部に接続された表示制御部とを含
み、 前記背景画像生成部が以下〜の構成、すなわち、 ．座標変換変換前の視点を表す（Px,Py,Pz）と、座標
変換における中心点を表す（Cx,Cy,Cz）と、座標変換前
のスクリーン画面の所定の点を表す（Sx,Sy,Sz）と、平
行移動量を表す（Mx,My,Mz）から、座標変換後の視点を
表す（Xp,Yp,Zp）と、座標変換後のスクリーン画面の所
定の点を表す（Xs,Ys,Zs）とを次式で表し、 上記の式より変換した画面を表示させる背景画面の座
標X,Yを次式で表すとき、 Ｘ＝ｋ（ＸS−Xp）＋Xp Ｙ＝ｋ（ＹS−ＹP）＋Yp …（４） 前記CPUから供給される回転マトリクスパラメータＡ
〜Ｆおよび変換前の座標データPx,Py,Pz,Cx,Cy,Cz,Mx,M
y,Mzに関する信号を格納するパラメータレジスタ、 ．前記CPUから供給される係数ｋを画素毎に格納する
係数メモリ、 ．前記パラメータレジスタに接続され、（１）式およ
び（２）式のマトリクス演算を行って各画素のXp,Yp,X
s,Ysを算出するマトリクス演算回路、 ．前記各画素のXp,Yp,Xs,Ysと前記係数メモリから読
み出した対応する画素の係数ｋとから（４）式の演算を
行って座標X,Yを算出し前記ビデオRAMの読み出しアドレ
スを生成する積和演算回路、 を含むことを特徴とする。 請求項13の発明の電子装置は、画像情報から生成され
た画像データに基づいて画像を表示するディスプレイ装
置を具備したことを特徴とする。 請求項14の発明の画像処理装置は、 （１）CPUからの信号を受領するための第１の端子； （２）画像情報が格納されるビデオRAMを接続するため
の第２の接続端子； （３）画像データを出力するための第３の端子； （４）以下１）〜５）の回路を有する表示画像生成ブロ
ック； １）前記第１の接続端子に接続され、CPUから供給され
る回転マトリクスパラメータＡ〜Ｆ、座標変換前の視点
を表す（Px,Py,Pz）、座標変換における中心点を表す
（Cx,Cy,Cz）および平行移動量を表す（Mx,My,Mz）に関
する信号を格納するパラメータレジスタ； ２）前記パラメータレジスタに接続され、次の（１）式
および（２）式で表される演算を実行して各画素のXp,Y
p,XS,YSを算出するマトリクス演算回路、 但し、（Sx,Sy,Sz）は座標変換前のスクリーン画面の
所定の点を、（Xp,Yp,Zp）は座標変換後の視点を、そし
て（Xs,Ys,Zs）は座標変換後のスクリーン画面の所定の
点を、それぞれ表す； ３）前記第１の端子に接続され、CPUから供給される係
数ｋに関する信号を格納する係数メモリ； ４）前記マトリクス演算回路から供給される各画素のX
p,Yp,Xs,Ysおよび前記係数メモリから読み出された各画
素に対応する係数ｋとから次の（４）式、 Ｘ＝ｋ（Xs−Xp）＋Xp Ｙ＝ｋ（Ys−Yp）＋Yp …（４） で表される演算を実行し、表示画像の座標ＸおよびＹを
算出する積和演算回路； ５）前記第２の端子に接続され、前記積和演算回路から
供給される座標X,Yを表示画像の画素アドレスとしてビ
デオRAMをアクセスするためのビデオRAMアクセス回路； （５）前記表示画像生成ブロックに接続され、生成され
た画像データを前記第３の端子から出力する表示制御ブ
ロックを備えたことを特徴とする。 請求項15の発明の画像処理装置は、 （１）CPUからの信号を受領するための第１の端子； （２）画像情報が格納されたビデオRAMを接続するため
の第２の接続端子； （３）画像データを出力するための第３の端子； （４）以下１）〜８）の回路を有する表示画像生成ブロ
ック； １）前記第１の接続端子に接続され、CPUから供給され
る回転マトリクスパラメータ、座標変換前の視点、座標
変換における中心点および平行移動量を表す信号を格納
する一対のパラメータレジスタ； ２）対応する前記パラメータレジスタにそれぞれ接続さ
れ、一対の画像に対する各画素の座標変換後の視点およ
びスクリーン画面上の点を演算する一対のマトリクス演
算回路； ３）前記第１の端子に接続され、CPUから供給される表
示切換信号を含む係数ｋを格納する一対の係数メモリ； ４）前記一対のマトリクス演算回路の両方に接続された
第１の切換回路； ５）前記一対の係数メモリの両方に接続された第２の切
換回路； ６）前記第１および第２の切換回路に接続され、前記第
１および第２の切換回路から供給される信号に基づき、
表示画像の座標を算出する積和演算回路； ７）前記係数メモリの一方から前記第１および第２の切
換回路および積和演算回路に前記表示切換信号を供給
し、前記一対のマトリクス演算回路および前記一対の係
数メモリから前記積和演算回路に供給される信号を切換
える切換手段； ８）前記第２の端子に接続され、前記積和演算回路から
供給される座標データを表示画像の画素アドレスとして
ビデオRAMをアクセスするためのビデオRAMアクセス回
路； （５）前記表示画像生成ブロックに接続され、生成され
た画像データを前記第３の端子から出力する表示制御ブ
ロック、 を備えたことを特徴とする。 請求項16の発明の画像処理装置は、前記表示制御ブロ
ックにカラーRAMを接続したことを特徴とする。 請求項17の発明の画像処理装置は、前記第１の端子に
接続され、CPUにより内容の書換えが可能なコントロー
ルレジスタと、制御信号を前記表示制御ブロックに供給
するウインドウ制御ブロックを有することを特徴とす
る。 請求項18の発明の画像処理装置は、前記表示画像生成
ブロック、前記ウインドウ制御ブロックおよび前記表示
制御ブロックが半導体基板に一体に形成されたビデオプ
ロセッサICとして構成されることを特徴とする。 請求項19の発明の画像処理装置は、前景画を入力する
ための第４の端子と、前記第４の端子と前記ウインドウ
制御ブロックとの間に接続されるウインドウ検出ブロッ
クとを有し、前記第４の端子に入力される信号にはウイ
ンドウ制御フラグおよび前景画信号が含まれ、前記ウイ
ンドウ検出ブロックに前記ウインドウ制御フラグが供給
され、前記表示制御ブロックには前記前景画信号は供給
されることを特徴とする。 請求項20の発明の画像処理装置は、前記表示画像生成
ブロックは前記前景画に対応した背景画を生成するよう
に構成され、前記表示制御ブロックは前記背景画および
前記前景画を合成した画像データを前記第４の端子から
出力するように構成されていることを特徴とする。 請求項21の発明の画像処理装置は、前記表示画像生成
ブロック、前記ウインドウ制御ブロック、前記表示制御
ブロックおよび前記ウインドウ検出ブロックが、半導体
基板に一体に形成されたビデオプロセッサICとして構成
されていることを特徴とする。 請求項22の発明の画像処理方法は、回転マトリクスパ
ラメータＡ〜Ｉ、座標変換前のスクリーン画面に対する
視点を表す（Px,Py,Pz）、座標変換における中心点を表
す（Cx,Cy,Cz）、座標変換前のスクリーン画面上の所定
の点を表す（Sx,Sy,Sz）および平行移動量を表す（Mx,M
y,Mz）から、座標変換後の視点を表す（Xp,Yp,Zp）と座
標変換後のスクリーン画面上の所定の点を表す（Xs,Ys,
Zs）とを次の（１）式および（２）式で表し、 上記の（１），（２）式より変換した画面を表示させ
るスクロール画面の座標X,Yを次式で表し、 Ｘ＝ｋ（Xs−Xp）＋Xp Ｙ＝ｋ（Ys−Yp）＋Yp ｋ＝−Zp/（Zs−Zp） …（４） 予め画素毎に設定された１スクリーン画面分の係数ｋ
と、前記各画素のXp,Yp,Xs,Ysとから前記（４）式の演
算を行って座標X,Yを算出し、該座標X,Yを用いて画像メ
モリをアクセスし、座標変換処理後の表示される画像の
画像データを生成する画像処理方法であって、 スクリーン画面のＸ軸を回転軸にしたＸ軸回転とスク
リーン画面のＺ軸を回転軸にしたＺ軸回転とを連続させ
る「Ｘ軸回転＋Ｚ軸回転」、および／又はスクリーン画
面のＹ軸を回転軸にしたＹ軸回転とスクリーン画面のＺ
軸を回転軸にしたＺ軸回転とを連続させる「Ｙ軸回転＋
Ｚ軸回転」という回転変換処理を行うことを特徴とす
る。 請求項23の発明の画像処理方法は、回転マトリクスパ
ラメータＡ〜Ｉ、座標変換前のスクリーン画面に対する
視点を表す（Px,Py,Pz）、座標変換における中心点を表
す（Cx,Cy,Cz）、座標変換前のスクリーン画面上の所定
の点を表す（Sx,Sy,Sz）および平行移動量を表す（Mx,M
y,Mz）から、座標変換後の視点を表す（Xp,Yp,Zp）と座
標変換後のスクリーン画面上の所定の点を表す（Xs,Ys,
Zs）とを次の（１）式および（２）式で表し、 上記の（１），（２）式より変換した画面を表示させ
るスクロール画面の座標X,Yを次式で表し、 Ｘ＝ｋ（Xs−Xp）＋Xp Ｙ＝ｋ（Ys−ＹP）＋Yp ｋ＝−Zp/（Zs−Zp） …（４） 予め画素毎に設定された１スクリーン画面分の係数ｋ
と、前記各画素のXp,Yp,Xs,Ysとから前記（４）式の演
算を行って座標X,Yを算出し、該座標X,Yを用いて画像メ
モリをアクセスし、座標変換処理後の表示される画像の
画像データを生成する画像処理方法であって、 スクリーン画面のＸ軸を回転軸にしたＸ軸回転とスク
リーン画面に対する垂直線である画面軸を回転軸にした
画面軸回転とを連続させる「Ｘ軸回転＋画面軸回転」、
および／又はスクリーン画面のＹ軸を回転軸にしたＹ軸
回転と前記画面軸回転とを連続させる「Ｙ軸回転＋画面
軸回転」という回転変換処理を行うことを特徴とする。 請求項24の発明の画像処理方法は、回転マトリクスパ
ラメータＡ〜Ｉ、座標変換前のスクリーン画面に対する
視点を表す（Px,Py,Pz）、座標変換における中心点を表
す（Cx,Cy,Cz）、座標変換前のスクリーン画面上の所定
の点を表す（Sx,Sy,Sz）および平行移動量を表す（Mx,M
y,Mz）から、座標変換後の視点を表す（Xp,Yp,Zp）と座
標変換後のスクリーン画面上の所定の点を表す（Xs,Ys,
Zs）とを次の（１）式および（２）式で表し、 上記の（１），（２）式より変換した画面を表示させ
るスクロール画面の座標X,Yを次式で表し、 Ｘ＝ｋ（Xs−Xp）＋Xp Ｙ＝ｋ（Ys−ＹP）＋Yp ｋ＝−Zp/（Zs−Zp） …（４） 予め画素毎に設定された１スクリーン画面分の係数ｋ
と、前記各画素のXp,Yp,Xs,Ysとから前記（４）式の演
算を行って座標X,Yを算出し、該座標X,Yを用いて画像メ
モリをアクセスし、座標変換処理後の表示される画像の
画像データを生成する画像処理方法であって、 前記係数ｋを上記（４）式のX,Yのいずれか一方に積
算することにより、前記スクリーン画面の水平方向又は
垂直方向の拡大縮小を行うことを特徴とする。 請求項25の発明の画像処理方法は、回転マトリクスパ
ラメータＡ〜Ｉ、座標変換前のスクリーン画面に対する
視点を表す（Px,Py,Pz）、座標変換における中心点を表
す（Cx,Cy,Cz）、座標変換前のスクリーン画面上の所定
の点を表す（Sx,Sy,Sz）および平行移動量を表す（Mx,M
y,Mz）から、座標変換後の視点を表す（Xp,Yp,Zp）と座
標変換後のスクリーン画面上の所定の点を表す（Xs,Ys,
Zs）とを次の（１）式および（２）式で表し、 上記の（１），（２）式より変換した画面を表示させ
るスクロール画面の座標X,Yを次式で表し、 Ｘ＝ｋ（Xs−Xp）＋Xp Ｙ＝ｋ（Ys−ＹP）＋Yp …（４） 予め画素毎に設定された１スクリーン画面分の係数ｋ
と、前記各画素のXp,Yp,Xs,Ysとから前記（４）式の演
算を行って座標X,Yを算出し、該座標X,Yを用いて画像メ
モリをアクセスし、座標変換処理後の表示される画像の
画像データを生成する画像処理方法であって、 前記係数ｋを前記スクリーン画面の垂直座標値および
水平座標値に従って変化させることにより前記スクリー
ン画面が曲面になるように画像データを生成することを
特徴とする。 ［発明の作用効果］ 以上のような構成を有する請求項1,5および６〜９記
載の画像処理装置によれば、表示切換信号に従って切換
手段の出力を切り換えて、異なった移動・回転変換処理
が行なわれるアドレス生成用データをアドレス生成手段
に選択的に出力することにより、互いに独立した変換処
理を行った画像データを生成することができる。したが
って、表示切換信号に従ってモニタ画面を任意に分割
し、この分割した画面それぞれに対して独立した画像デ
ータを供給することができる。その結果、モニタ画面
は、分割された画面ごとに独立した画像を表示すること
ができる。また、請求項６〜９はゲーム機に適した電子
装置として以上の作用効果を持つことができる。 さらに、請求項２〜４の作用効果は次の通りである。
すなわち、請求項２の発明では、CPUから供給される移
動変換処理及び／又は回転変換処理のための演算に用い
るパラメータをレジスタに格納しておき、さらにCPUで
計算して得られた（あるいはあらかじめカセットやCD−
ROMなどに用意しておき、CPUのコントロール下で供給し
ても良い）所定のデータを係数として係数RAMに格納し
ておき、これらパラメータよび係数を用いて移動変換処
理及び／又は回転変換処理はCPUではなく、マトリクス
演算回路および積和演算回路でハードウェア的に演算処
理する。また積和演算回路では切換回路で切換えられた
画面のデータのみを処理すれば良いので、例えば画面の
下側に来る部分の計算を省くことができる。これによ
り、CPUは演算に必要なパラメータおよび係数を設定す
るだけで済むので負担が軽減される。請求項３の発明で
は、係数RAMが格納した係数の一つを表示切換信号とし
て用いることにより、画面分割表示を簡単に行うとこと
ができる。請求項４の発明においては、画像メモリアク
セス回路は積和演算回路の出力に従って画像表示に必要
な場合のみ画像メモリをアクセスするので、重なる下側
の部分についてアクセスは省略することができる。その
ため、表示画像データの生成スピードを挙げることがで
きる。 請求項10の発明においては、任意の形状のスプライト
画像をウインドウとして使用できるので、一つのモニタ
画面を任意の形状に分割表示して新たな画像を生成する
ことができる。 請求項11,12,14の発明においては、所定の算出式に基
づきスクロール画面の座標X,Yを算出するため、３軸回
転を行ったように見える画像の画像データを生成するこ
とができ、一画面分の係数ｋを係数メモリに格納し、マ
トリクス演算回路および積和演算回路を用いてハードウ
ェアである回路にて処理できるため、CPUのオーバヘッ
ドを軽減することができる。また、請求項12はゲーム機
に適した電子装置として、このような作用を持つことが
できる。さらに請求項13はアーケードゲーム機のような
ディスプレイ装置を備えたゲーム機として利用できる電
子装置において上述した作用効果を持つことができる。 請求項14〜21の発明は、上述した作用を持つ画像処理
装置において、半導体基板に一体的に形成し得る回路構
成より成るので、様々な技術分野に対し容易に応用する
ことが可能となる。 請求項22の発明では、スクリーン画面の回転変換処理
が、「Ｘ軸回転＋Ｚ軸回転」や「Ｙ軸回転＋Ｚ軸回転」
であれば、ｋはスクリーン画面の水平方向または垂直方
向のどちらか一方に対して一定となる。そのため、回転
変換の演算処理を行うCPUは演算の負荷が小さくて済
み、スクリーン画面の回転処理を高速で処理することが
できる。したがって、このような画像処理方法をゲーム
機などの電子装置に用いることにより、ゲーム機などの
プレーヤの操作に対してリアルタイムで反応することが
可能となる。 請求項23の発明においては、Ｘ軸回転またはＹ軸回転
を行った後、画面軸回転を行うといった処理を行うこと
ができるため、これを利用して３軸回転を行ったように
見える画像の画像データを生成することができる。ま
た、スクリーン画面が画面軸回転だけを行う場合であれ
ば、スクリーン画面の水平方向または垂直方向のどちら
か一方に対してｋは一定になることに変わりはない。し
たがって、本発明によればゲーム機等のプレーヤがゲー
ムにおけるキャラクタを画面軸回転させるように操作し
た場合、この操作にリアルタイムで反応することができ
る。 請求項24の発明では、係数ｋを上記（４）式のX,Yの
いずれか一方に積算することにより、水平方向又は垂直
方向の拡大縮小を行う画像処理が可能となる。 請求項25の発明では、係数ｋをスクリーン画面の垂直
座標値および水平座標値に従って変化する全ての場合に
対応させることができるため、スクリーン画面を曲面に
することができる。 図面の簡単な説明 図１は、本発明による一実施例のゲーム機本体のブロ
ック図である。図２は前景画の画像データの１画素を示
す図である。図３は画素データがフレームバッファ23に
書き込まれる処理例を説明する説明図である。図４はス
クロール画面、スクリーン画面および視線を示す斜視図
である。図５は図４のスクリーン画面をスクロール画面
に対しＸ軸回転させた斜視図である。図６は図４のスク
リーン画面をスクロール画面に対しＹ軸回転させた斜視
図である。図７は図４のスクリーン画面をスクロール画
面に対しＺ軸回転させた斜視図である。図８は図４に対
応したスクリーン画面を示す正面図である。図９は図５
に対応したスクリーン画面を示す正面図である。図10は
図６に対応したスクリーン画面を示す正面図である。図
11は図７に対応したスクリーン画面を示す正面図であ
る。図12は移動回転変換式の「パラメータ」および「係
数」について説明するグラフである。図13はスクロール
エンジン21のブロック図である。図14は背景画像生成部
41のブロック図である。図15は背景画像生成部41の一部
のイメージ化したブロック図である。図16は回転パラメ
ータA,Bによって分割表示がなされたスクリーン画面の
モデル図である。図17は画像の移動回転を説明するため
の図である。図18は画像の移動回転を説明するための図
である。図19はウインドウによって分割表示がなされた
スクリーン画面のモデル図である。図20、図21はスクリ
ーン画面の回転変換処理を説明するための図である。図
22は３軸回転を行ったように見える「Ｘ軸回転＋画面軸
回転」を行った画像を説明するための図である。図23は
Ｘ軸回転＋画面軸回転を行った際の、スクロール画面、
スクリーン画面および視点との関係を示した図である。
図24は球の公式をパラメータとして利用して画像処理を
行った画像を説明するための図である。図25および図26
は本発明の他の実施例の回路図である。
以下、本発明の一実施例の構成を図面を参照しつつ具
体的に説明する。 I.実施例の構成 本実施例は、本発明のゲーム機の一実施例である。 ［ゲーム機本体10の全体構成］ まず、ゲーム機本体10の全体構成について図１のブロ
ック図を用いて説明する。10はゲーム機本体である。ゲ
ーム機本体10にはプレーヤがゲームを操作するための入
力デバイスであるコントロールパッド34が、I/Oコント
ローラとなるSMPC（System Manager ＆ Peripheral Con
trol/システムマネージャ）33を介して接続されてい
る。このSMPC33は、ゲーム機10全体のリセット管理や、
コントロールパッド34等の外部機器とのインターフェー
ス制御を行うようになっている。またゲーム機本体10に
はカートリッジ35が着脱自在に装着される。このカート
リッジ35には、半導体メモリ（マスクROM）に書き込ま
れたゲームプログラムが格納されている。なお、ゲーム
プログラムは、ゲーム機本体10にCD−ROMドライブ（図
示せず）を装備することにより、カートリッジ35にでは
なく、CD−ROMに組み込まれた形態で供給することも可
能である。 14はゲーム機本体10内に設けられるバスであり、ここ
にCPU15,RAM16,ROM17,バスコントローラ18,サウンドプ
ロセッサ36が接続されている。このうち、CPU15は、カ
ートリッジ35内のゲームプログラムを実行すると同時
に、ゲーム機全体をコントロールするもので、32ビット
RISCタイプの高速CPU（SH−２と呼ばれるCPUチップ２
個）から成る。また、バスコントローラ18は、DMAコン
トローラおよび割り込みコントローラなどを備え、CPU1
5のコプロセッサの役割を果たすものである。サウンド
プロセッサ36は、音声（PCM/FM）を制御しており、D/A
コンバータ37によりデジタル信号をアナログ信号に変え
て、スピーカ（図示せず）から音声を出力するようにな
っている。 続いて、バス14に接続されるスプライトエンジン20お
よびスクロールエンジン21について説明する。 ［スプライトエンジン20］ （１）スプライトエンジン20の概要 スプライトエンジン20は、これに接続されたVRAM（又
はコマンドRAM）22およびフレームバッファ23と共に前
景画FGとなるスプライト画面の画像処理を行う第１の画
像情報処理部を構成する。スプライトエンジン20はビデ
オプロセッサ１（以下、VDP1）と呼ばれるICチップとし
て半導体チップ上に形成されている。このスプライトエ
ンジン20には、コマンドRAM22（4MビデオDRAMで構成）
と、２面のフレームバッファ23（それぞれ2Mビット）と
が接続されている。コマンドRAM22にはCPU15からのコマ
ンドデータおよび前景画の元絵となる画像データが格納
される。またフレームバッファ23はスプライト画面の画
像データを展開するようになっている。 CPU15がROM17内のプログラムを実行することにより、
スプライトエンジン20にコマンドデータ（描画コマン
ド）を送り出すと、スプライトエンジン20は、このコマ
ンドデータをコマンドテーブルとしてコマンドデータRA
M22に書き込む。そしてスプライトエンジン20は、コマ
ンドRAM22からキャラクタ等のスプライト画面の画像デ
ータ（所定の描画コマンド）を選択して読み出し、回
転、拡大、縮小、色演算等の処理を行った後、フレーム
バッファ23の所定のアドレスへ書き込み、フレームバッ
ファ23にて前景画の画像データを展開する。またスプラ
イトエンジン20は、フレームバッファ23に書き込んだ１
フレーム分の画像データを順次読み出し、この画像デー
タをバス14を介さずに直接スクロールエンジン21に供給
する。なお、描画を制御する情報は、スプライトエンジ
ン20内部のシステムレジスタに設定される。 ［前景画の画像データの構成］ スプライトエンジン20で処理する画像データの１画素
は、図２に示すごとく、16ビットで表わされる。下位11
ビットD0〜D10は色を指定するカラーコード用ビット
で、このうち11ビットが後述するカラーRAM25のアドレ
スとして使用される。スプライトキャラクタは１ドット
あたり４ビット又は８ビットでVRAM22に格納されるが、
フレームバッファ23に書き込むときは、キャラクタデー
タの上位側にそのキャラクタ毎に指定されたカラーRAM
アドレスオフセット値を付加する。ビットD8〜D10また
はD5〜D10は未使用であり、ビットD11〜D14がプライオ
リティコードとなる。複数の画像を重ねて表示する場
合、重なる各画素毎にプライオリティが比較され、プラ
イオリティの高い画素が低い画素に優先して表示され
る。 ［MSBオン機能］ ところで、スプライトエンジン20はMSBオン機能を備
えている。ここで言うMSBオン機能とは、フレームバッ
ファ23の指定された位置にスプライトキャラクタを書き
込むときに、単順に上書きするのでなく、書き込むアド
レスのフレームバッファデータを読み出して、そのデー
タの最上位ビットすなわちMSB（Most Significant Bi
t）だけを０から１に変更したデータを同じアドレスに
書き込む機能である。図２に示すように本実施例におけ
る前景画の画像データでは、最上位ビットD15がウイン
ドウフラグとなり、その値が「１」であればこれを含む
画素がウインドウの画素であることを表し、値が「０」
であればその画素がウインドウの画素ではないことを表
す。その際、MSBオン機能が使用されるスプライトキャ
ラクタのドットデータは透明ドットかどうかの判断にだ
け使用され、フレームバッファ23に書き込まれるデータ
には関係しない。 なお、前景画FGの画像データの流れは次のようにな
る。図13においてまずスプライトエンジン20から前景画
FGの画像データが端子40に入来する。入来した前景画の
画像データのうち、最上位ビットD15のウインドウフラ
グはスプライトウインドウ検出部42に供給され、残りの
下位15ビットD0〜D14のカラーコードおよびプライオリ
ティコードは表示制御部43に供給される。スプライトウ
インドウ検出部42は値１のウインドウフラグを検出する
と、その検出信号をウインドウ制御部44に供給する。 ［画素データがフレームバッファ23に書き込まれる処理
例およびMSBオン機能］ ここで、図３に図示するキャラクタを例にとって、画
素データがフレームバッファ23に書き込まれる処理例を
説明する。図において、スプライトキャラクタC1,C2,W1
は、前景画FGに展開されるものであり、破線で囲まれた
図に示すような形状を持っている。各キャラクタC1,C2,
W1のドットデータ値は、「0001h」、「0002h」、「0003
h」である。キャラクタC1、C2、W1の順番でフレームバ
ッファ23に書き込まれるものとする。 このようなスプライトエンジン20が画素データがフレ
ームバッファ23に書き込む際、まずはスプライトエンジ
ン20フレームバッファ23を全て0000h（16ビット／ドッ
トとする。）にクリアする。次にスプライトエンジン20
はフレームバッファ23の指定された位置にスプライトキ
ャラクタC1の形状に0001hを書き込む。次にスプライト
エンジン20はフレームバッファ23の指定された位置にス
プライトキャラクタC2の形状に0002hを書き込む。 スプライトキャラクタW1の形状を持ったウインドウを
用意する場合、あらかじめスプライトキャラクタW1に対
しMSBオン機能を使用するように指定しておく。すると
スプライトエンジン20はスプライトキャラクタW1の形に
したがってフレームバッファデータを読み出し、当該デ
ータのMSBだけを０から１に変更したデータを同じアド
レスに書き込む。このようにして得られたフレームバッ
ファデータは、スクロールエンジン21の水平および垂直
同期信号と同期して読み出され、スクロールエンジン21
に入力される。スクロールエンジン21ではフレームバッ
ファデータのMSBはウインドウフラグとして使用され、
そのビット値にしたがってウインドウ処理を行うかどう
かを判断する。フレームバッファデータの残りの（MSB
以外の）15ビットはスプライトのドットデータとして使
用される。 スプライトキャラクタC2の形状を持ったウインドウに
用意する場合は、上記スプライトキャラクタW1の場合と
同様、あらかじめMSBオン機能を使用するように指定し
ておき、フレームバッファ23の指定された位置にスプラ
イトキャラクタC2の形にしたがってMSBを０から１に変
更したデータを書き込むことにより可能となる。 ［スクロールエンジン21］ （１）スクロールエンジン21の概要 スクロールエンジン21はこれに接続されるVRAM24とカ
ラーRAM25と共に背景画となるスクロール画面の画像処
理を行う第２の画像情報処理部を構成する。スクロール
エンジン21はビデオプロセッサ２（以下、VDP2）と呼ば
れるICチップとして半導体チップ上にに形成されてい
る。このVDP2チップには、カラーコードが記録されたカ
ラーRAM25（32Kビデオ）と、画像データを生成するため
のデータが設定されるレジスタ（図示せず）とが内蔵さ
れている。さらにスクロールエンジン21には4Mまたは8M
ビットのVRAM24が接続されている。 スクロールエンジン21はVRAM24に格納されたデータを
レジスタの設定に従って読み出し、スクロール画面の画
像データレジスタの設定に従ってプライオリティを決
め、画像データを生成するようになっている。画像デー
タを生成したスクロールエンジン21は、この画像表示デ
ータを表示カラーデータに変換し、ディスプレイ装置に
出力する。なお、画像データはCPU15からバスコントロ
ーラ17を介してVRAM24とカラーRAM25に定義される。 （２）VRAM24の構成 VRAM24について説明する。VRAM24は、VRAM24aおよびV
RAM24bと呼ばれる同じ容量を持つフレームに２分割され
ている。各VRAM24a,24bにはそれぞれ、縦横８×８画素
のセルのデータであるパターンデータと、前記セルを縦
横28×40セル分敷きつめて１フレーム分の背景画を構成
するとき、セルの敷きつめ位置に対応してどのセルを使
用するかを指示するパターンネームデータ（パターンデ
ータが格納されているVRAM上のアドレス）が格納されて
いる。 （３）スクロール画面の種類 本実施例にはスクロール画面として背景画BG0およびB
G1があり、これらの背景画は回転スクロール画面となる
ことができる。ここでいう回転スクロール画面とは、座
標軸（X,Y,Z軸）を回転軸とした回転と、モニタ画面に
垂直な画面軸を回転軸とした回転とを行うスクロール画
面のことである。 （４）回転スクロール画面表示時のスクロール画面、ス
クリーン画面および視点の関係 回転スクロール画面を表示する際の、スクロール画
面、スクリーン画面および視点の関係について、図面を
参照して説明する。図４に示した状態を初期状態とする
と、図５がスクロール画面に対しスクリーン画面をＸ軸
を中心にして回転させた「Ｘ軸回転」の場合、図６がス
クロール画面に対しスクリーン画面をＹ軸を中心にして
回転させた「Ｙ軸回転」の場合、図７がスクロール画面
に対しスクリーン画面をＺ軸を中心にして回転させた
「Ｚ軸回転」の場合である。 （５）移動回転変換式における「パラメータ」および
「係数」 前記の図４の状態から図５〜図７に示すようにスクリ
ーン画面に動く場合、スクリーン画面上の画像は図９〜
図11に示すような表示となる。図８が図４に、図９が図
５に、図10が図６に、図11が図７に対応する。なお、図
８〜図11の下部に示したものは各図の状態における回転
マトリクスパラメータである。 続いて、本実施例に用いられる移動回転変換式の「パ
ラメータ」および「係数」について、図12を参照して説
明する。この図は、移動回転変換を行ったスクリーン画
面（つまり回転スクロール画面の表示画面）とは、中心
点を基準に視点およびスクリーン画面を回転変換させ、
変換後の視点から変換後のスクリーン画面を通った視線
が、固定されたスクロールマップと交差する点を集めた
ものである、ということを示している。 図において、座標変換前の視点（Px,Py,Pz）を、中心
点（Cx,Cy,Cz）を中心として回転し、さらに平行移動し
て変換後の視点を（Xp,Yp,Zp）とする移動回転変換式
は、次式で与えられる。 但し、Mx,My,MzはXYZ軸それぞれに対する平行移動
量、Ａ〜Ｉは回転マトリクスパラメータである。 また、座標変換前のスクリーン画面上の点（Sx,Sy,S
z）を、前記と同様に移動回転させて、座標変換後のス
クリーン画面上の点を（Xs,Ys,Zs）とする移動回転変換
式は次式で与えられる。 さらに、変換後の視点から変換後のスクリーン画面上
の点を通り、表示させるスクロール画面上の点（X,Y,
Z）に至る視線は次式で表わされる。 ここで表示させるスクロール画面つまりVRAM27内に格
納された背景画は、Ｚ＝０の平面であることから表示さ
せるスクロール画面のX,Y座標は次式で表わされる。 Ｘ＝ｋ（Xs−Xp）＋Xp Ｙ＝ｋ（Ys−YP）＋Yp …（４） 但し、ｋ＝−Zp/（Zs−Zp） 上記の係数ｋは（１）式、（２）式から次のように表
わされる。 （５）式において、変換前の視点（Px,Py,Pz）、変換前
の中心点（Cx,Cy,Cz）、平行移動量（Mx,My,Mz）および
回転マトリクスパラメータＡ〜Ｉは１フレーム内では固
定値であるので、係数ｋは変換前のスクリーン画面上の
点（Sx,Sy,Sz）の値に従って変化する。 なお通常、変換前のスクリーン画面はモニタ画面と同
一なので、Sxはモニタ画面の水平方向座標値であるＨカ
ウント値であり、Syはモニタ画面の垂直方向座標値であ
るＶカウント値であり、Szは０である。 ここで、図８に示した初期状態から図９に示すように
スクリーン画面をＸ軸回転のようなパラメータＧが０で
ある移動回転変換をした場合、係数ｋはモニタ画面の水
平方向で一定となり、Ｖカウント値によってのみ変化す
る。 また、Ｙ軸回転のようなパラメータＨが０である移動
回転変換をした場合、係数ｋはモニタ画面の垂直方向で
一定となり、Ｈカウント値によってのみ変化する。さら
に、３軸回転のようなパラメータG,Hが共に０でない移
動回転変換をした場合、係数ｋはＶカウント値およびＨ
カウント値によってのみ変化する。また、変換後のスク
リーン画面をこの変換後のスクリーン画面上に立てた垂
線である画面軸を中心として回転させる画面軸回転を行
う場合、変換前のスクリーン画面上の点であるSx,Syは
Ｖカウント値およびＨカウント値によって変化し、変換
前のスクリーン画面上の点Szは固定となる。 （６）スクロールエンジン21の構成要素 以上のようなスクロールエンジン21の構成要素につい
て、図13を参照して詳細に説明する。図において、41は
背景画生成部、42はスプライトウインドウ検出部、43は
表示制御部、44はウインドウ制御部である。なお、背景
画生成部41については後段で述べ、まずここでは残りの
構成要素に関して順次説明する。 （６−１）スプライトウインドウ検出部42 スプライトウインドウ検出部42は、端子40を介してス
プライトエンジン20に接続されている。スプライトウイ
ンドウ検出部42は、前記フレームバッファ23から読み出
されたスプライト画像データに含まれる前記MSBが変更
されたか否かを検出するビット値検出部である。 （６−２）表示制御部43 表示制御部43は、背景画像生成部41およびウインドウ
制御部44に接続されており、スプライト画像データと背
景画像データとを合成するように画像データを制御する
ように構成されている。 （６−２−１）スイッチ50,51,52 この表示制御部43にはスイッチ50,51,52が設けられて
いる。スイッチ50は、スイッチング信号FGSWがオンの期
間つまりウインドウを開けることを指示する期間では前
景画FGの画像データのカラーコードを00H（Ｈは16進を
示す）に置き換え、スイッチング信号FGSWがオフの期間
つまりウインドウを開けないことを指示する期間では前
景画FGの画像データをそのまま出力する。同様にスイッ
チ51,52それぞれはスイッチング信号BG0SW,BG1SWそれぞ
れがオンの期間で背景画BG0,BG1それぞれの画像データ
のカラーコードを00Hに置き換え、スイッチング信号BG0
SW,BG1SWそれぞれがオフの期間で背景画BG0,BG1それぞ
れの画像データをそのまま出力する。 （６−２−２）プライオリティ回路54 上記スイッチ50〜52にはプライオリティ回路54が接続
されている。このプライオリティ回路54は、スイッチ50
〜52が出力する前景画FG,背景画BG0,BG1それぞれの画像
データを入力するようになっている。またプライオリテ
ィ回路54は、前景画FG,背景画BG0,BG1それぞれの画像デ
ータ内のカラーコードが00Hかどうかを判別し、00Hの場
合にはこれを透明とみなし、00H以外の画像データにつ
いて、そのプライオリティコードを比較し、プライオリ
ティコードの値が最大の画像データを選択して出力する
ようになっている。 （６−２−３）カラー化回路55 プライオリティ回路54にはカラー化回路55が接続され
ている。カラー化回路55は、プライオリティ回路54が出
力する画像データがパレット形式のときにはカラーコー
ドでカラーRAM25をアクセスして、カラーRAM25からカラ
ーコードをアドレスとして３原色RGBそれぞれのレベル
を表すRGBデータを獲得し、このRGBデータを端子56より
出力する。また画像データがRGB形式のときには、その
まま表示カラーデータとなる。RGBデータは図１に示し
たD/Aコンバータ31でアナログ化され、RGB映像信号とし
て端子32より出力され、モニタ（図示せず）に表示され
る。 （６−３）ウインドウ制御部44 ウインドウ制御部44は、変更されたMSBに基づきスプ
ライト画像データをスプライト画像の形状を有するウイ
ンドウ信号として表示制御部に送るものである。ウイン
ドウ制御部44にはコントロールレジスタ45が設けられて
いる。このコントロールレジスタ45の内容は、端子46を
介してCPU15により書き換えが可能とされている。コン
トロールレジスタ45には、次のａ〜ｅの情報が格納され
ている。 a.内外制御ビット 前景画FGのウインドウフラグで指定されたウインドウ
形状について、このウインドウの内側（ウインドウフラ
グ＝１の部分）と外側（ウインドウフラグ＝０の部分）
のいずれにウインドウを開けるかを指示するビット． b.スプライトウインドウ制御ワード このウインドウを前景画FG、２つの背景画BG0,BG1の
いずれに開けるかを画毎に指示する３ビットのイネーブ
ルビットとからなる． c.矩形ウインドウ位置情報 従来通りの矩形のウインドウの開始位置のXY座標と終
了位置のXY座標を示す． d.矩形ウインドウ制御ワード 矩形のウインドウに対する内外ビットおよびイネーブ
ルからなる． なお、上記のスプライトウインドウ制御ワード、矩形
ウインドウ位置情報、矩形ウインドウ制御ワードそれぞ
れは、複数のスプライトウインドウ、複数の矩形ウイン
ドウそれぞれについて指定される． e.積和制御ワード 複数のスプライトウインドウと矩形ウインドウとの論
理和の領域，論理積の領域いずれにウインドウを開ける
かを指示する。 ウインドウ制御部44は，上記のコントロールレジスタ
45の内容に応じ、前景画FG、背景画BG0,BG1それぞれに
ついてウインドウを開ける位置を指示するスイッチング
信号FGSW,BG0SW,BG1SWを生成して表示制御部43に供給す
るようになっている。 （７）背景画生成部41の構成 図14は背景画生成部41のブロック図である。背景画生
成部41は、背景画BG0,BG1を生成するものであり、VRAM2
4から２フレームそれぞれのパターンネームデータを読
み出し、この２フレーム分のパターンネームデータそれ
ぞれでVRAM24からパターンデータを読み出し、且つ上記
パターンデータの画素を出力することにより２フレーム
分の背景画BG0,BG1の画像データを得ている。なお、背
景画BG0,BG1それぞれの画像データ（画素数のデータ）
の構成は、図２に示す形式のうち、ウインドウフラグを
含まない15ビットの構成となっている。 このような背景画生成部41は、大きく分けて、信号処
理手段と、切換手段と、アドレス生成手段、さらに垂直
カウンタ63および垂直カウンタ64とから構成される。 （７−１）信号処理手段 信号処理手段は、画像情報に対し移動変換処理及び／
又は回転変換処理を実行するのに必要な変換処理信号を
出力する手段であり、一対の次の構成要素から成る。信
号処理手段の構成要素が一対であるということは、背景
画BG0が回転パラメータＡと回転パラメータＢという２
つのパラメータを有していることを示すものである。 （７−１−１）パラメータレジスタ60,70 パラメータレジスタ60,70は、座標変換処理を行う演
算に用いるパラメータを保持するレジスタである。パラ
メータレジスタ60,70それぞれには、端子46を介してCPU
15より互いに独立した回転マトリクスパラメータＡ〜Ｆ
および変換前の視点（Px,Py,Pz）、中心点（Cx,Cy,C
z）、平行移動量（Mx,My）が書き込まれる。 （７−１−２）マトリクス演算回路66,76 マトリクス演算回路66,76は前記パラメータを用いて
マトリクス演算を行うハードウェアである。マトリクス
演算回路66,76それぞれは、パラメータレジスタ60,70そ
れぞれから供給される回転マトリクスパラメータＡ〜Ｆ
および変換前の視点（Px,Py,Pz），中心点（Cx,Cy,C
z），平行移動量（Mx,My,Mz）を、前記（１）式に代入
し、変換後の視点のうちXp,Ypを算出する。これと共に
回転マトリクスパラメータＡ〜Ｆおよび中心点（Cx,Cy,
Cz），平行移動量（Mx,My）およびSxとしてのＨカウン
ト値、SyとしてのＶカウント値、Szとしての固定値０を
（２）式に代入し、変換後のスクリーン画面のうちXs,Y
sを算出する。 （７−１−３）係数RAM61,71および係数RAMアクセス回
路62,72 また、係数RAM61,71それぞれには端子46を介してCPU1
5より互いに独立した１画面分の係数ｋが書き込まれ
る。この係数ｋは、CPU15で計算されたものであり、１
画素当たり例えば16ビットであって、垂直および水平ブ
ランキング期間などに書き込まれる。ここで、CPU15か
ら係数RAM61、71に書き込まれる１画面分の係数ｋは前
述の如く移動回転変換の種類によって必要なデータ量が
異なる。係数ｋはCPU15で必要最小限のデータ量だけ計
算され、端子46を介して係数RAM61,71に書き込まれる。
そしてCPU15はアクセス開始時のスタートアドレスとＨ
カウント値,Vカウント値それぞれに基づく２つのアドレ
ス増分を係数アクセス回路62,72に指定して移動回転変
換の種類に応じて係数RAM61,71のアクセスを制御する。 また、係数RAMアクセス回路62,72は、係数RAM61,71に
アクセスして係数ｋを呼び出すハードウェアである。す
なわち係数RAM61,71は、係数RAM回路80,81のアクセスに
応じて各画素の係数ｋを順次読み出し、後述する切換回
路77bに供給する。 さらに、係数RAM61に格納されている１画素当たり16
ビットの係数の最上位ビット（MSB）は表示切換ビット
とされており、係数RAM71に格納される16ビットの係数
の最上位ビットは未使用とされる。これをイメージ的に
図示したものが図15である。 （７−２）切換手段 切換手段は、画素毎に設定された係数ｋに従って前記
変換処理信号を選択的に切換える手段であり、切換回路
77a,77bから成る。切換回路77aにはマトリクス演算回路
66,76が接続され、切換回路77bには係数RAM61,71が接続
されている。 マトリクス演算回路66,76それぞれの出力するXp,Yp,X
s,Ysが切換回路77aに供給される。また切換回路77a,77b
には係数RAM61から読み出された係数ｋの最上位ビット
が供給される。切換回路77aは表示切換ビットとなるMSB
の値が「１」のときマトリクス演算回路66出力を選択
し、「０」のときマトリクス演算回路76出力を選択す
る。切換回路77bはMSBの値が「１」のとき係数RAM61出
力を選択し、「０」のとき係数RAM71出力を選択する。 （７−３）アドレス生成手段 アドレス生成手段は、前記切換手段に接続され、変換
処理信号に基づいて移動変換処理及び／又は回転変換処
理された画像情報に対応する読み出しアドレスを生成す
るものであり、切換回路77a,77bに接続される積和演算
回路65と、前記積和演算回路65に接続されるVRAMメモリ
アクセス回路78とから成る。 積和演算回路65は、マトリクス演算回路66または76か
ら供給されるXp,Yp,Xs,Ysと、係数RAM61または71から供
給される係数ｋの下位15ビットとより、水平カウント値
に同期して（４）式の演算を行い、スクロール画面の座
標X,Yを算出する。各積和演算回路65で得られた得られ
た座標X,YはVRAMアクセス回路78に供給される。 VRAMアクセス回路78は、上記のスクロール画面の座標
X,Yを背景画の画素アドレスとしてVRAM24a,24bをアクセ
スする。座標X,Yそれぞれの下位３ビット（セルの大き
さが縦横８ドット×８ドットの場合）がセル内の画素位
置アドレスとなり、その６ビットを除いてアドレスとし
たものがパタンネームアドレスとなる。VRAMアクセス回
路78はVRAM24a,24bからパターンネームデータを読み出
し、このパターンネームデータ内のパターンデータアド
レスと画素位置アドレスとでVRAM24a,24bからカラーコ
ードであるパターンデータを読み出し、このカラーコー
ドと、パターンネームデータ内のプライオリティコード
とから図２に示す形式のウィンドウを除く画素データを
形成して端子79から出力する。 （７−４）水平カウンタ63・垂直カウンタ64 水平カウンタ63は内蔵する発振器で発生したドットパ
ルスをカウントしてＨカウント値及び水平同期パルスを
得る。垂直カウンタ64は上記水平同期パルスをカウント
してＶカウント値及び垂直同期パルスを得る。上記のＨ
カウント値及びＶカウント値はマトリクス演算回路66,6
7及び係数RAMアクセス回路62、72に供給され、Ｈカウン
ト値は積和演算回路65に供給される。また水平および垂
直同期パルスは端子62からスプライトエンジン20に供給
される。なお、背景画生成部41において、水平カウンタ
63・垂直カウンタ64およびVRAMアクセス回路78を除いた
構成要素は一体的に形成された１つの回路ブロック41a
となって構成されている。 II.実施例の作用効果 上記のような構成を有する本実施例の作用は以下の通
りである。 （１）背景画の分割表示切換 表示切換信号である係数ｋに含まれる切換用ビットを
画素毎にあらかじめ所定の値に設定し、この表示切換信
号に従って切換回路77a,77bの出力を切り換え、異なっ
た移動・回転変換処理が行なわれるアドレス生成用デー
タを積和演算回路65に選択的に出力する。そのため、互
いに独立した変換処理を行った画像データを生成するこ
とができる。したがって、表示切換信号に従ってスクリ
ーン画面（モニタ画面）を任意に分割し、この分割した
画面それぞれに対して独立した画像データを供給するこ
とができる。その結果、スクリーン画面（モニタ画面）
は、分割された画面ごとに独立した画像を表示すること
ができる。 以上の作用を背景画BG0に則して説明すると、次のよ
うになる。背景画BG0において、回転パラメータA,Bの使
用モードは以下の４つから選択することができる。すな
わち、 モード0:回転パラメータＡを使用する． モード1:回転パラメータＢを使用する． モード2:回転パラメータＡの係数テーブルから読み込
まれた係数テーブルによって画像を切換える． モード3:回転パラメータウインドウによって切換え
る． という４モードである。 モード0,1の場合、それぞれ１組の回転パラメータテ
ーブルに基づいて得られる画像データを生成する。モー
ド2,3の場合、回転パラメータＡによって得られる画像
データと、回転パラメータＢによって得られる画像デー
タとを、１画面中に表示するような背景画の画像データ
を生成する。 モード２の場合、係数RAM61から読み込んだ係数デー
タの最上位ビットの値が「１」のときには回転パラメー
タＡによって得られる画像データを生成し、係数データ
の最上位ビットの値が「０」のときには回転パラメータ
Ｂによって得られる画像データを生成する（図16参
照）。 モード２における画像処理の作用効果を、図17,図18
を用いて従来技術との比較においてさらに説明する。パ
ラメータレジスタ60および係数RAM61に書き込まれるパ
ラメータおよび係数が右回転を行うためのものであり、
パラメータレジスタ70および係数RAM71に書き込まれる
パラメータおよび係数が左回転を行うためのものである
と設定し、移動回転変換前の背景画が縦線模様の長方形
Ｐである場合を仮定する（図17）。この場合、従来の画
像処理によるとP1用とP2用の２つのVRAMに同じ長方形Ｐ
の画像データを格納しておき、P1とP2の２つのスクロー
ル画面座標をそれぞれの移動回転に従って常に計算し、
得られたスクロール画面座標に従ってそれぞれの画面用
のVRAMからP1用とP2用の画像データを読み出して、プラ
イオリティを比較し合成画P1＋P2を表示している（図1
8）。 このような従来方法によると、スクロール画面座標の
計算を常に２つ行わねばならない（すなわち、P1の下側
に入るP2の見えない部分のデータも計算する）ために積
和演算回路が２つ必要であり、さらに画像データを格納
するVRAMが最低２ケ必要であるという問題があった。 これに対して本実施例では、係数ｋの値に従って切換
回路77a,77bを切り換えて、移動回転画像P1と移動回転
画像P2のスクロール画面座標X,Yを計算することによ
り，画像P2の画像P1の下に来る部分の座標X,Yの計算は
行われない（省略される）ので，積和演算回路65が一つ
で済み、P1用とP2用のどちらか一つの画像データしか読
み出しを行わない。そのためVRAM24は物理的に１個で済
む。また、P1とP2の元画像（背景画）の画像情報が同一
の場合、元画像の画像情報は一つだけVRAMに用意するだ
けで済む。このように本実施例によれば、演算時間の短
縮および必要なVRAM個数あるいはVRAM格納エリアの節約
ができる。なお、図18は右回転像P1の表示部分に対応す
る係数ｋの表示切換ビットを値「１」にした場合であ
る。 以上のように、係数ｋの表示切換ビットの値に従って
切換回路77a,77bを切り換えることによって実効的に背
景画を所望の領域に分割することができ、それぞれの領
域で互いに異なった移動回転処理を行うことが可能であ
る。この領域分割表示により限られたVRAM容量を有効活
用して（元画像の格納スペースの低減）、多様な背景画
を生成することが可能となった。 モード３の場合、ウンンドウ制御部44の内外制御ビッ
トによって２つの画像データを切換える（MSB機能参
照）。すなわち、そのウインドウが透明処理ウインドウ
として使用された場合に、スクリーン画面を切り取って
透明にする部分には回転パラメータＢによって得られる
画像データを生成し、それ以外の部分には回転パラメー
タＡによって得られる画像データを生成する（図19参
照）。 このようにモード３においては、スプライトエンジン
20のウインドウ制御部44によりスプライトキャラクタの
形状を持ったウインドウを生成して、このウインドウの
内外で２つの画像データを切換えるという画像データも
生成することが可能である。この場合、矩形ウインドウ
やラインウインドウといった形状の単調なものに比べ
て、任意の形状であるスプライトキャラクタをウインド
ウとして用いることができるため、分割表示による演出
的な効果が高めることが期待できる。なお、左右対照的
に２分割する場合などは、矩形ウインドウやラインウイ
ンドウを利用して、その内外で簡単に分割表示を行える
ことはいうまでもない。 （２）移動回転変換処理における作用効果 本実施例における背景画の動き、すなわちスクリーン
画面の回転変換処理を行う場合、通常、回転変換の中心
点（Cx,Cy,Cz）、座標変換前の視点（Px,Py,Pz）、平行
移動量Mz、回転マトリクスパラメータG,H,Iは、１フレ
ーム中では変化しない。また、変換前のスクリーン画面
をXY平面に平行な画面（Szが一定）とすれば、Ｘ軸回転
のときｋはSy（スクリーン画面の垂直方向座標値）の関
数となり、スクリーン画面の水平方向では一定となる。
Ｙ軸回転のときｋはSx（スクリーン画面の水平方向座標
値）の関数となり、スクリーン画面の垂直方向では一定
となる。Ｚ軸回転のときｋは常に一定となる。 本実施例では、このｋをCPU15が計算して１画面分の
係数ｋを係数RAM61,71に格納しておき、マトリクス演算
回路66,76および積和演算回路65がCPU15に指定されたタ
イミングで、パラメータレジスタ60,70に書き込まれた
パラメータおよび係数RAM61,71に書き込まれている係数
ｋを読み出してハードウェア的に演算を行う。そのた
め、回路規模の大きい積和演算をCPUが行っていた従来
例と比較すると、CPU15で処理されていた座標変換計算
は大幅に軽減されるので、CPU15のオーバヘッドを大幅
に軽減することができる。そのため、CPU15が実行する
他の処理の制限がゆるやかになる。したがって、CPU15
が実行できる処理を高めることが可能となり、プログラ
ム設計の自由度が向上する。 また本実施例では、スクリーン画面の回転変換処理を
行う際に、係数のMSBを表示切換信号として用いている
ので、係数ｋそのものに変更を加えて演算を行うのでは
なく、この係数の読み出し方だけを変えるだけに良い。
これにより、CPU15は演算に必要なパラメータおよび係
数を設定するだけで済む。 具体的に説明すると、スクリーン画面が図20に示すよ
うにＸ軸回転を行っている場合（図面左側）、画面の上
のラインほど係数の値（係数データ値）は大きくなり、
スクロール画面が地面を表示する場合などに係数データ
値がある値より大きくなるラインの上から、地面のスク
ロール画面とは別である例えば空のスクロール画面を表
示して地平線の感じを出す（図面右側）。このような画
像表示をさらに画面軸回転させた場合（図21）、係数デ
ータの読み出し方は変えているが、係数データそのもの
を変えているわけではない。以上のように係数データの
MSBによって表示領域の切換を行うことが可能であるた
め、スクロール画面が回転しても、その表示領域に関し
ていちいち演算処理を行う必要ない。 さらにスクリーン画面の回転変換処理が、「Ｘ軸回転
＋Ｚ軸回転」や、「Ｙ軸回転＋Ｚ軸回転」であれば、ｋ
はスクリーン画面の水平方向または垂直方向のどちらか
一方に対して一定となるため、CPU15は演算の負荷が小
さくて済み、スクリーン画面の回転処理を高速で処理す
ることができ、ゲームのプレーヤの操作に対してリアル
タイムで反応することが可能となる。 ところで、X,Y,Z軸の３軸回転変換処理を行うに際し
て、ｋがスクリーン画面の全ドットで全て違う値となる
ので、このような変換処理を32ビットRISC程度のCPU15
でリアルタイムで行うことは不可能である。しかし、本
実施例では、図22に示すように、Ｘ軸回転を行った後、
画面軸回転を行うといった処理を簡単に行うことができ
るため、これを利用して３軸回転を行ったように見える
画像の画像データを生成することができる。図23は、こ
のような「Ｘ軸回転＋画面軸回転」を行った際の、スク
ロール画面、スクリーン画面および視点との関係を示し
た図である。 なお、スクリーン画面が画面軸回転だけを行う場合で
あれば、スクリーン画面の水平方向または垂直方向のど
ちらか一方に対してｋは一定になることに変わりはな
い。したがって、CPU15はゲームのプレーヤがキャラク
タを画面軸回転させるように操作した場合、本実施例は
この操作にリアルタイムで反応することができる。 しかも本実施例では、係数ｋを上記（４）式のX,Yの
いずれか一方に積算することにより、水平方向又は垂直
方向の拡大縮小を行う画像処理も可能となる。例えばＸ
軸回転を行う場合、係数ｋは画面の水平方向で一定とな
るのでCPU15は画面の垂直方向のライン数分だけの係数
ｋを計算する。このときCPU15による係数RAM61へのアク
セスは、Ｖカウント値が変化したときにのみ行えばよい
ので、CPU15はＨカウント値に同期したアドレス増分を0
H（Ｈは16進を示す）とし、Ｖカウント値に同期したア
ドレス増分を2H（係数が16ビットの場合）と指定する。
このようにCPU15の係数RAM61へのアクセスは常に１画素
毎に行うのではなく、移動回転変換の種類に応じて変化
させることができ、CPU15は必要最小限の係数ｋを係数R
AM61に格納するだけで済む。 さらに本実施例では、係数ｋがＨカウント値,Vカウン
ト値に従って変化する全ての場合に対応できるため、ス
クリーン画面は平面である必要はなく曲面にすることも
可能であり、種々の画像処理が可能となる。例えば、図
24に示すように、球の公式をパラメータとして利用した
画像処理を行ったり、ゆがんだような画像処理を行った
りすることができる。 （３）係数テーブル制御 本実施例では、表示座標を計算するときに使用する回
転パラメータを、前記回転パラメータA,Bとは別に係数
テーブルとして、係数RAMに持っている。この係数テー
ブルを、ライン毎またはドット毎に読み込むことにより
多様な画像表現を行うことができる。係数テーブルから
読み込むデータを何のパラメータとして使用するかは、
以下の４つの係数データモードがある。すなわち、 モード0:拡大縮小係数kx,kyとして使用する． モード1:拡大縮小係数kxとして使用する． モード2:拡大縮小係数kyとして使用する． モード3:回転変換後の視点座標Xpとして使用する． という４モードである。 モード０を指定した場合、回転パラメータテーブルか
ら読み込まれたkx,kyは無効になり、係数テーブルから
読み込まれたデータをkx,kyとして使用する。モード１
を指定した場合、回転パラメータテーブルから読み込ま
れたkyだけをそのまま使用し、kxは係数テーブルから読
み込まれたデータを使用する。モード２を指定した場
合、これとは反対に、回転パラメータテーブルから読み
込まれたkxだけをそのまま使用し、kyは係数テーブルか
ら読み込まれたデータを使用する。モード３を指定した
場合には、回転パラメータテーブルから読み込まれたデ
ータに従って回転変換をしたＸ方向の視点座標Xpは無効
になり、係数テーブルから読み込まれたデータをXpとし
て使用する。 （４）係数データの最上位ビットによる画像処理のまと
め 係数ｋの最上位ビットは、通常、透明ビットとして使
用し、このビットが１である係数データを使用したドッ
トは強制的に透明ドットにする。ただし、背景画BG0で
回転パラメータモード２を選んだ場合は、回転パラメー
タＡ用の係数テーブルから読み込まれたデータの最上位
ビットは回転パラメータの切換を行うためにに用いる。
すなわち、最上位ビットの値が「１」のときは回転パラ
メータＡによって指定される画像データを生成し、最上
位ビットの値が「０」のときは回転パラメータＢによっ
て指定される画像データを生成する。 III.他の実施例 本発明は上記実施例に限定されるものではなく、各構
成部材の形状や設置数などは適宜選択可能であり、さら
に以下のような実施例も包含する。 例えば、上記実施例では係数RAM61,71から出力される
係数ｋの表示切換ビットを用いて切換回路77a,77bの切
換制御を行っているが、この他にウィンドウ制御部44か
ら出力されるスイッチング信号BG0SW等を用いて切換回
路77a,77bの切換制御を行ってもよい。 また２つの移動回転変換のうち一方をＸ軸回転やＺ軸
回転のようにパラメータＧが０の変換に制限すれば、係
数ｋは垂直方向のライン毎に１回ずつ係数RAMから読み
出せばよいので、そのライン毎に読み出した係数データ
を保持するレジスタを用意して係数RAM61,71を１つに共
通化することが可能である。 さらに図25に示す回路は、図19に示した互いに独立の
変換を行った複数の画像を合成する必要がない場合にお
いて、背景画（例えばＰ）を移動回転させ新しい画像
（例えばP1）を生成する場合に使用する回路例である。
また図25に示す回路にて、背景画BG0,BG1をそれぞれ独
立して回転させる場合は，パラメータレジスタ60,係数R
AM61,積和演算回路65を２系統設けることによる実現で
きる。 または、図14に示した回路ブロック41aと同じ構成の
回路ブロック（図示せず）を用意し、回路ブロック41a
と同様に水平カウンタ63,垂直カウンタ64に接続する。
さらに図示されない回路ブロックの積和演算回路の出力
部を、VRAMアクセス回路78とは別個に用意されたVRAMア
クセス回路に接続し、このVRAMアクセス回路に２つのVR
AMを接続してVRAMアクセス回路から２つのVRAMにアクセ
スするように構成する。すなわちこの場合ではVRAMは合
計４つとなる。 図14に従って説明した以上の回路構成は、背景画BG0
またはBG1の一方についての回路である。したがって他
方の背景画を生成するためには同様の回路構成が必要で
ある。 このような回路例を図26に示す。これは、図14に示し
た積和演算回路65の出力に対し２つのVRAMアクセス回路
78a,78bを接続し、VRAMアクセス回路78a,78bそれぞれに
VRAM24a,24bを接続するものである。積和演算回路65の
出力はタイムシェア的に切り換えられて、背景画BG0の
データをVRAMアクセス回路78aに送り、背景画BG1のデー
タをVRAMアクセス回路78bに送る。VRAMアクセス回路78b
はVRAM78bをアクセスして、上記背景画BG0の場合と同様
に画素データを生成して端子80から出力する。 本発明のゲーム機は、例えばアーケードゲーム機のよ
うに、ディスプレイ装置を一体的に備えているようなも
のであっても良い。 あるいは、本発明の画像処理装置として、VRAMを除い
た構成要素をIC化し、このICだけを製品化することも有
効である。このような実施例によれば、画像処理装置を
装備する様々なタイプの機器に広く供給することができ
るようになる。 IC化する範囲も適宜選択可能であり、表示画像生成ブ
ロック、前記ウインドウ制御ブロックおよび前記表示制
御ブロックが半導体基板に一体に形成されてビデオプロ
セッサICとして構成される実施例や、 この実施例のビデオプロセッサICにウインドウ検出ブ
ロックを加えた実施例などが、他の実施例として包含さ
れる。 本発明の画像処理装置は、ゲーム機に好適であるが、
これに限らず、パーソナルコンピュータなどに広く応用
することが可能であることはいうまでもない。
体的に説明する。 I.実施例の構成 本実施例は、本発明のゲーム機の一実施例である。 ［ゲーム機本体10の全体構成］ まず、ゲーム機本体10の全体構成について図１のブロ
ック図を用いて説明する。10はゲーム機本体である。ゲ
ーム機本体10にはプレーヤがゲームを操作するための入
力デバイスであるコントロールパッド34が、I/Oコント
ローラとなるSMPC（System Manager ＆ Peripheral Con
trol/システムマネージャ）33を介して接続されてい
る。このSMPC33は、ゲーム機10全体のリセット管理や、
コントロールパッド34等の外部機器とのインターフェー
ス制御を行うようになっている。またゲーム機本体10に
はカートリッジ35が着脱自在に装着される。このカート
リッジ35には、半導体メモリ（マスクROM）に書き込ま
れたゲームプログラムが格納されている。なお、ゲーム
プログラムは、ゲーム機本体10にCD−ROMドライブ（図
示せず）を装備することにより、カートリッジ35にでは
なく、CD−ROMに組み込まれた形態で供給することも可
能である。 14はゲーム機本体10内に設けられるバスであり、ここ
にCPU15,RAM16,ROM17,バスコントローラ18,サウンドプ
ロセッサ36が接続されている。このうち、CPU15は、カ
ートリッジ35内のゲームプログラムを実行すると同時
に、ゲーム機全体をコントロールするもので、32ビット
RISCタイプの高速CPU（SH−２と呼ばれるCPUチップ２
個）から成る。また、バスコントローラ18は、DMAコン
トローラおよび割り込みコントローラなどを備え、CPU1
5のコプロセッサの役割を果たすものである。サウンド
プロセッサ36は、音声（PCM/FM）を制御しており、D/A
コンバータ37によりデジタル信号をアナログ信号に変え
て、スピーカ（図示せず）から音声を出力するようにな
っている。 続いて、バス14に接続されるスプライトエンジン20お
よびスクロールエンジン21について説明する。 ［スプライトエンジン20］ （１）スプライトエンジン20の概要 スプライトエンジン20は、これに接続されたVRAM（又
はコマンドRAM）22およびフレームバッファ23と共に前
景画FGとなるスプライト画面の画像処理を行う第１の画
像情報処理部を構成する。スプライトエンジン20はビデ
オプロセッサ１（以下、VDP1）と呼ばれるICチップとし
て半導体チップ上に形成されている。このスプライトエ
ンジン20には、コマンドRAM22（4MビデオDRAMで構成）
と、２面のフレームバッファ23（それぞれ2Mビット）と
が接続されている。コマンドRAM22にはCPU15からのコマ
ンドデータおよび前景画の元絵となる画像データが格納
される。またフレームバッファ23はスプライト画面の画
像データを展開するようになっている。 CPU15がROM17内のプログラムを実行することにより、
スプライトエンジン20にコマンドデータ（描画コマン
ド）を送り出すと、スプライトエンジン20は、このコマ
ンドデータをコマンドテーブルとしてコマンドデータRA
M22に書き込む。そしてスプライトエンジン20は、コマ
ンドRAM22からキャラクタ等のスプライト画面の画像デ
ータ（所定の描画コマンド）を選択して読み出し、回
転、拡大、縮小、色演算等の処理を行った後、フレーム
バッファ23の所定のアドレスへ書き込み、フレームバッ
ファ23にて前景画の画像データを展開する。またスプラ
イトエンジン20は、フレームバッファ23に書き込んだ１
フレーム分の画像データを順次読み出し、この画像デー
タをバス14を介さずに直接スクロールエンジン21に供給
する。なお、描画を制御する情報は、スプライトエンジ
ン20内部のシステムレジスタに設定される。 ［前景画の画像データの構成］ スプライトエンジン20で処理する画像データの１画素
は、図２に示すごとく、16ビットで表わされる。下位11
ビットD0〜D10は色を指定するカラーコード用ビット
で、このうち11ビットが後述するカラーRAM25のアドレ
スとして使用される。スプライトキャラクタは１ドット
あたり４ビット又は８ビットでVRAM22に格納されるが、
フレームバッファ23に書き込むときは、キャラクタデー
タの上位側にそのキャラクタ毎に指定されたカラーRAM
アドレスオフセット値を付加する。ビットD8〜D10また
はD5〜D10は未使用であり、ビットD11〜D14がプライオ
リティコードとなる。複数の画像を重ねて表示する場
合、重なる各画素毎にプライオリティが比較され、プラ
イオリティの高い画素が低い画素に優先して表示され
る。 ［MSBオン機能］ ところで、スプライトエンジン20はMSBオン機能を備
えている。ここで言うMSBオン機能とは、フレームバッ
ファ23の指定された位置にスプライトキャラクタを書き
込むときに、単順に上書きするのでなく、書き込むアド
レスのフレームバッファデータを読み出して、そのデー
タの最上位ビットすなわちMSB（Most Significant Bi
t）だけを０から１に変更したデータを同じアドレスに
書き込む機能である。図２に示すように本実施例におけ
る前景画の画像データでは、最上位ビットD15がウイン
ドウフラグとなり、その値が「１」であればこれを含む
画素がウインドウの画素であることを表し、値が「０」
であればその画素がウインドウの画素ではないことを表
す。その際、MSBオン機能が使用されるスプライトキャ
ラクタのドットデータは透明ドットかどうかの判断にだ
け使用され、フレームバッファ23に書き込まれるデータ
には関係しない。 なお、前景画FGの画像データの流れは次のようにな
る。図13においてまずスプライトエンジン20から前景画
FGの画像データが端子40に入来する。入来した前景画の
画像データのうち、最上位ビットD15のウインドウフラ
グはスプライトウインドウ検出部42に供給され、残りの
下位15ビットD0〜D14のカラーコードおよびプライオリ
ティコードは表示制御部43に供給される。スプライトウ
インドウ検出部42は値１のウインドウフラグを検出する
と、その検出信号をウインドウ制御部44に供給する。 ［画素データがフレームバッファ23に書き込まれる処理
例およびMSBオン機能］ ここで、図３に図示するキャラクタを例にとって、画
素データがフレームバッファ23に書き込まれる処理例を
説明する。図において、スプライトキャラクタC1,C2,W1
は、前景画FGに展開されるものであり、破線で囲まれた
図に示すような形状を持っている。各キャラクタC1,C2,
W1のドットデータ値は、「0001h」、「0002h」、「0003
h」である。キャラクタC1、C2、W1の順番でフレームバ
ッファ23に書き込まれるものとする。 このようなスプライトエンジン20が画素データがフレ
ームバッファ23に書き込む際、まずはスプライトエンジ
ン20フレームバッファ23を全て0000h（16ビット／ドッ
トとする。）にクリアする。次にスプライトエンジン20
はフレームバッファ23の指定された位置にスプライトキ
ャラクタC1の形状に0001hを書き込む。次にスプライト
エンジン20はフレームバッファ23の指定された位置にス
プライトキャラクタC2の形状に0002hを書き込む。 スプライトキャラクタW1の形状を持ったウインドウを
用意する場合、あらかじめスプライトキャラクタW1に対
しMSBオン機能を使用するように指定しておく。すると
スプライトエンジン20はスプライトキャラクタW1の形に
したがってフレームバッファデータを読み出し、当該デ
ータのMSBだけを０から１に変更したデータを同じアド
レスに書き込む。このようにして得られたフレームバッ
ファデータは、スクロールエンジン21の水平および垂直
同期信号と同期して読み出され、スクロールエンジン21
に入力される。スクロールエンジン21ではフレームバッ
ファデータのMSBはウインドウフラグとして使用され、
そのビット値にしたがってウインドウ処理を行うかどう
かを判断する。フレームバッファデータの残りの（MSB
以外の）15ビットはスプライトのドットデータとして使
用される。 スプライトキャラクタC2の形状を持ったウインドウに
用意する場合は、上記スプライトキャラクタW1の場合と
同様、あらかじめMSBオン機能を使用するように指定し
ておき、フレームバッファ23の指定された位置にスプラ
イトキャラクタC2の形にしたがってMSBを０から１に変
更したデータを書き込むことにより可能となる。 ［スクロールエンジン21］ （１）スクロールエンジン21の概要 スクロールエンジン21はこれに接続されるVRAM24とカ
ラーRAM25と共に背景画となるスクロール画面の画像処
理を行う第２の画像情報処理部を構成する。スクロール
エンジン21はビデオプロセッサ２（以下、VDP2）と呼ば
れるICチップとして半導体チップ上にに形成されてい
る。このVDP2チップには、カラーコードが記録されたカ
ラーRAM25（32Kビデオ）と、画像データを生成するため
のデータが設定されるレジスタ（図示せず）とが内蔵さ
れている。さらにスクロールエンジン21には4Mまたは8M
ビットのVRAM24が接続されている。 スクロールエンジン21はVRAM24に格納されたデータを
レジスタの設定に従って読み出し、スクロール画面の画
像データレジスタの設定に従ってプライオリティを決
め、画像データを生成するようになっている。画像デー
タを生成したスクロールエンジン21は、この画像表示デ
ータを表示カラーデータに変換し、ディスプレイ装置に
出力する。なお、画像データはCPU15からバスコントロ
ーラ17を介してVRAM24とカラーRAM25に定義される。 （２）VRAM24の構成 VRAM24について説明する。VRAM24は、VRAM24aおよびV
RAM24bと呼ばれる同じ容量を持つフレームに２分割され
ている。各VRAM24a,24bにはそれぞれ、縦横８×８画素
のセルのデータであるパターンデータと、前記セルを縦
横28×40セル分敷きつめて１フレーム分の背景画を構成
するとき、セルの敷きつめ位置に対応してどのセルを使
用するかを指示するパターンネームデータ（パターンデ
ータが格納されているVRAM上のアドレス）が格納されて
いる。 （３）スクロール画面の種類 本実施例にはスクロール画面として背景画BG0およびB
G1があり、これらの背景画は回転スクロール画面となる
ことができる。ここでいう回転スクロール画面とは、座
標軸（X,Y,Z軸）を回転軸とした回転と、モニタ画面に
垂直な画面軸を回転軸とした回転とを行うスクロール画
面のことである。 （４）回転スクロール画面表示時のスクロール画面、ス
クリーン画面および視点の関係 回転スクロール画面を表示する際の、スクロール画
面、スクリーン画面および視点の関係について、図面を
参照して説明する。図４に示した状態を初期状態とする
と、図５がスクロール画面に対しスクリーン画面をＸ軸
を中心にして回転させた「Ｘ軸回転」の場合、図６がス
クロール画面に対しスクリーン画面をＹ軸を中心にして
回転させた「Ｙ軸回転」の場合、図７がスクロール画面
に対しスクリーン画面をＺ軸を中心にして回転させた
「Ｚ軸回転」の場合である。 （５）移動回転変換式における「パラメータ」および
「係数」 前記の図４の状態から図５〜図７に示すようにスクリ
ーン画面に動く場合、スクリーン画面上の画像は図９〜
図11に示すような表示となる。図８が図４に、図９が図
５に、図10が図６に、図11が図７に対応する。なお、図
８〜図11の下部に示したものは各図の状態における回転
マトリクスパラメータである。 続いて、本実施例に用いられる移動回転変換式の「パ
ラメータ」および「係数」について、図12を参照して説
明する。この図は、移動回転変換を行ったスクリーン画
面（つまり回転スクロール画面の表示画面）とは、中心
点を基準に視点およびスクリーン画面を回転変換させ、
変換後の視点から変換後のスクリーン画面を通った視線
が、固定されたスクロールマップと交差する点を集めた
ものである、ということを示している。 図において、座標変換前の視点（Px,Py,Pz）を、中心
点（Cx,Cy,Cz）を中心として回転し、さらに平行移動し
て変換後の視点を（Xp,Yp,Zp）とする移動回転変換式
は、次式で与えられる。 但し、Mx,My,MzはXYZ軸それぞれに対する平行移動
量、Ａ〜Ｉは回転マトリクスパラメータである。 また、座標変換前のスクリーン画面上の点（Sx,Sy,S
z）を、前記と同様に移動回転させて、座標変換後のス
クリーン画面上の点を（Xs,Ys,Zs）とする移動回転変換
式は次式で与えられる。 さらに、変換後の視点から変換後のスクリーン画面上
の点を通り、表示させるスクロール画面上の点（X,Y,
Z）に至る視線は次式で表わされる。 ここで表示させるスクロール画面つまりVRAM27内に格
納された背景画は、Ｚ＝０の平面であることから表示さ
せるスクロール画面のX,Y座標は次式で表わされる。 Ｘ＝ｋ（Xs−Xp）＋Xp Ｙ＝ｋ（Ys−YP）＋Yp …（４） 但し、ｋ＝−Zp/（Zs−Zp） 上記の係数ｋは（１）式、（２）式から次のように表
わされる。 （５）式において、変換前の視点（Px,Py,Pz）、変換前
の中心点（Cx,Cy,Cz）、平行移動量（Mx,My,Mz）および
回転マトリクスパラメータＡ〜Ｉは１フレーム内では固
定値であるので、係数ｋは変換前のスクリーン画面上の
点（Sx,Sy,Sz）の値に従って変化する。 なお通常、変換前のスクリーン画面はモニタ画面と同
一なので、Sxはモニタ画面の水平方向座標値であるＨカ
ウント値であり、Syはモニタ画面の垂直方向座標値であ
るＶカウント値であり、Szは０である。 ここで、図８に示した初期状態から図９に示すように
スクリーン画面をＸ軸回転のようなパラメータＧが０で
ある移動回転変換をした場合、係数ｋはモニタ画面の水
平方向で一定となり、Ｖカウント値によってのみ変化す
る。 また、Ｙ軸回転のようなパラメータＨが０である移動
回転変換をした場合、係数ｋはモニタ画面の垂直方向で
一定となり、Ｈカウント値によってのみ変化する。さら
に、３軸回転のようなパラメータG,Hが共に０でない移
動回転変換をした場合、係数ｋはＶカウント値およびＨ
カウント値によってのみ変化する。また、変換後のスク
リーン画面をこの変換後のスクリーン画面上に立てた垂
線である画面軸を中心として回転させる画面軸回転を行
う場合、変換前のスクリーン画面上の点であるSx,Syは
Ｖカウント値およびＨカウント値によって変化し、変換
前のスクリーン画面上の点Szは固定となる。 （６）スクロールエンジン21の構成要素 以上のようなスクロールエンジン21の構成要素につい
て、図13を参照して詳細に説明する。図において、41は
背景画生成部、42はスプライトウインドウ検出部、43は
表示制御部、44はウインドウ制御部である。なお、背景
画生成部41については後段で述べ、まずここでは残りの
構成要素に関して順次説明する。 （６−１）スプライトウインドウ検出部42 スプライトウインドウ検出部42は、端子40を介してス
プライトエンジン20に接続されている。スプライトウイ
ンドウ検出部42は、前記フレームバッファ23から読み出
されたスプライト画像データに含まれる前記MSBが変更
されたか否かを検出するビット値検出部である。 （６−２）表示制御部43 表示制御部43は、背景画像生成部41およびウインドウ
制御部44に接続されており、スプライト画像データと背
景画像データとを合成するように画像データを制御する
ように構成されている。 （６−２−１）スイッチ50,51,52 この表示制御部43にはスイッチ50,51,52が設けられて
いる。スイッチ50は、スイッチング信号FGSWがオンの期
間つまりウインドウを開けることを指示する期間では前
景画FGの画像データのカラーコードを00H（Ｈは16進を
示す）に置き換え、スイッチング信号FGSWがオフの期間
つまりウインドウを開けないことを指示する期間では前
景画FGの画像データをそのまま出力する。同様にスイッ
チ51,52それぞれはスイッチング信号BG0SW,BG1SWそれぞ
れがオンの期間で背景画BG0,BG1それぞれの画像データ
のカラーコードを00Hに置き換え、スイッチング信号BG0
SW,BG1SWそれぞれがオフの期間で背景画BG0,BG1それぞ
れの画像データをそのまま出力する。 （６−２−２）プライオリティ回路54 上記スイッチ50〜52にはプライオリティ回路54が接続
されている。このプライオリティ回路54は、スイッチ50
〜52が出力する前景画FG,背景画BG0,BG1それぞれの画像
データを入力するようになっている。またプライオリテ
ィ回路54は、前景画FG,背景画BG0,BG1それぞれの画像デ
ータ内のカラーコードが00Hかどうかを判別し、00Hの場
合にはこれを透明とみなし、00H以外の画像データにつ
いて、そのプライオリティコードを比較し、プライオリ
ティコードの値が最大の画像データを選択して出力する
ようになっている。 （６−２−３）カラー化回路55 プライオリティ回路54にはカラー化回路55が接続され
ている。カラー化回路55は、プライオリティ回路54が出
力する画像データがパレット形式のときにはカラーコー
ドでカラーRAM25をアクセスして、カラーRAM25からカラ
ーコードをアドレスとして３原色RGBそれぞれのレベル
を表すRGBデータを獲得し、このRGBデータを端子56より
出力する。また画像データがRGB形式のときには、その
まま表示カラーデータとなる。RGBデータは図１に示し
たD/Aコンバータ31でアナログ化され、RGB映像信号とし
て端子32より出力され、モニタ（図示せず）に表示され
る。 （６−３）ウインドウ制御部44 ウインドウ制御部44は、変更されたMSBに基づきスプ
ライト画像データをスプライト画像の形状を有するウイ
ンドウ信号として表示制御部に送るものである。ウイン
ドウ制御部44にはコントロールレジスタ45が設けられて
いる。このコントロールレジスタ45の内容は、端子46を
介してCPU15により書き換えが可能とされている。コン
トロールレジスタ45には、次のａ〜ｅの情報が格納され
ている。 a.内外制御ビット 前景画FGのウインドウフラグで指定されたウインドウ
形状について、このウインドウの内側（ウインドウフラ
グ＝１の部分）と外側（ウインドウフラグ＝０の部分）
のいずれにウインドウを開けるかを指示するビット． b.スプライトウインドウ制御ワード このウインドウを前景画FG、２つの背景画BG0,BG1の
いずれに開けるかを画毎に指示する３ビットのイネーブ
ルビットとからなる． c.矩形ウインドウ位置情報 従来通りの矩形のウインドウの開始位置のXY座標と終
了位置のXY座標を示す． d.矩形ウインドウ制御ワード 矩形のウインドウに対する内外ビットおよびイネーブ
ルからなる． なお、上記のスプライトウインドウ制御ワード、矩形
ウインドウ位置情報、矩形ウインドウ制御ワードそれぞ
れは、複数のスプライトウインドウ、複数の矩形ウイン
ドウそれぞれについて指定される． e.積和制御ワード 複数のスプライトウインドウと矩形ウインドウとの論
理和の領域，論理積の領域いずれにウインドウを開ける
かを指示する。 ウインドウ制御部44は，上記のコントロールレジスタ
45の内容に応じ、前景画FG、背景画BG0,BG1それぞれに
ついてウインドウを開ける位置を指示するスイッチング
信号FGSW,BG0SW,BG1SWを生成して表示制御部43に供給す
るようになっている。 （７）背景画生成部41の構成 図14は背景画生成部41のブロック図である。背景画生
成部41は、背景画BG0,BG1を生成するものであり、VRAM2
4から２フレームそれぞれのパターンネームデータを読
み出し、この２フレーム分のパターンネームデータそれ
ぞれでVRAM24からパターンデータを読み出し、且つ上記
パターンデータの画素を出力することにより２フレーム
分の背景画BG0,BG1の画像データを得ている。なお、背
景画BG0,BG1それぞれの画像データ（画素数のデータ）
の構成は、図２に示す形式のうち、ウインドウフラグを
含まない15ビットの構成となっている。 このような背景画生成部41は、大きく分けて、信号処
理手段と、切換手段と、アドレス生成手段、さらに垂直
カウンタ63および垂直カウンタ64とから構成される。 （７−１）信号処理手段 信号処理手段は、画像情報に対し移動変換処理及び／
又は回転変換処理を実行するのに必要な変換処理信号を
出力する手段であり、一対の次の構成要素から成る。信
号処理手段の構成要素が一対であるということは、背景
画BG0が回転パラメータＡと回転パラメータＢという２
つのパラメータを有していることを示すものである。 （７−１−１）パラメータレジスタ60,70 パラメータレジスタ60,70は、座標変換処理を行う演
算に用いるパラメータを保持するレジスタである。パラ
メータレジスタ60,70それぞれには、端子46を介してCPU
15より互いに独立した回転マトリクスパラメータＡ〜Ｆ
および変換前の視点（Px,Py,Pz）、中心点（Cx,Cy,C
z）、平行移動量（Mx,My）が書き込まれる。 （７−１−２）マトリクス演算回路66,76 マトリクス演算回路66,76は前記パラメータを用いて
マトリクス演算を行うハードウェアである。マトリクス
演算回路66,76それぞれは、パラメータレジスタ60,70そ
れぞれから供給される回転マトリクスパラメータＡ〜Ｆ
および変換前の視点（Px,Py,Pz），中心点（Cx,Cy,C
z），平行移動量（Mx,My,Mz）を、前記（１）式に代入
し、変換後の視点のうちXp,Ypを算出する。これと共に
回転マトリクスパラメータＡ〜Ｆおよび中心点（Cx,Cy,
Cz），平行移動量（Mx,My）およびSxとしてのＨカウン
ト値、SyとしてのＶカウント値、Szとしての固定値０を
（２）式に代入し、変換後のスクリーン画面のうちXs,Y
sを算出する。 （７−１−３）係数RAM61,71および係数RAMアクセス回
路62,72 また、係数RAM61,71それぞれには端子46を介してCPU1
5より互いに独立した１画面分の係数ｋが書き込まれ
る。この係数ｋは、CPU15で計算されたものであり、１
画素当たり例えば16ビットであって、垂直および水平ブ
ランキング期間などに書き込まれる。ここで、CPU15か
ら係数RAM61、71に書き込まれる１画面分の係数ｋは前
述の如く移動回転変換の種類によって必要なデータ量が
異なる。係数ｋはCPU15で必要最小限のデータ量だけ計
算され、端子46を介して係数RAM61,71に書き込まれる。
そしてCPU15はアクセス開始時のスタートアドレスとＨ
カウント値,Vカウント値それぞれに基づく２つのアドレ
ス増分を係数アクセス回路62,72に指定して移動回転変
換の種類に応じて係数RAM61,71のアクセスを制御する。 また、係数RAMアクセス回路62,72は、係数RAM61,71に
アクセスして係数ｋを呼び出すハードウェアである。す
なわち係数RAM61,71は、係数RAM回路80,81のアクセスに
応じて各画素の係数ｋを順次読み出し、後述する切換回
路77bに供給する。 さらに、係数RAM61に格納されている１画素当たり16
ビットの係数の最上位ビット（MSB）は表示切換ビット
とされており、係数RAM71に格納される16ビットの係数
の最上位ビットは未使用とされる。これをイメージ的に
図示したものが図15である。 （７−２）切換手段 切換手段は、画素毎に設定された係数ｋに従って前記
変換処理信号を選択的に切換える手段であり、切換回路
77a,77bから成る。切換回路77aにはマトリクス演算回路
66,76が接続され、切換回路77bには係数RAM61,71が接続
されている。 マトリクス演算回路66,76それぞれの出力するXp,Yp,X
s,Ysが切換回路77aに供給される。また切換回路77a,77b
には係数RAM61から読み出された係数ｋの最上位ビット
が供給される。切換回路77aは表示切換ビットとなるMSB
の値が「１」のときマトリクス演算回路66出力を選択
し、「０」のときマトリクス演算回路76出力を選択す
る。切換回路77bはMSBの値が「１」のとき係数RAM61出
力を選択し、「０」のとき係数RAM71出力を選択する。 （７−３）アドレス生成手段 アドレス生成手段は、前記切換手段に接続され、変換
処理信号に基づいて移動変換処理及び／又は回転変換処
理された画像情報に対応する読み出しアドレスを生成す
るものであり、切換回路77a,77bに接続される積和演算
回路65と、前記積和演算回路65に接続されるVRAMメモリ
アクセス回路78とから成る。 積和演算回路65は、マトリクス演算回路66または76か
ら供給されるXp,Yp,Xs,Ysと、係数RAM61または71から供
給される係数ｋの下位15ビットとより、水平カウント値
に同期して（４）式の演算を行い、スクロール画面の座
標X,Yを算出する。各積和演算回路65で得られた得られ
た座標X,YはVRAMアクセス回路78に供給される。 VRAMアクセス回路78は、上記のスクロール画面の座標
X,Yを背景画の画素アドレスとしてVRAM24a,24bをアクセ
スする。座標X,Yそれぞれの下位３ビット（セルの大き
さが縦横８ドット×８ドットの場合）がセル内の画素位
置アドレスとなり、その６ビットを除いてアドレスとし
たものがパタンネームアドレスとなる。VRAMアクセス回
路78はVRAM24a,24bからパターンネームデータを読み出
し、このパターンネームデータ内のパターンデータアド
レスと画素位置アドレスとでVRAM24a,24bからカラーコ
ードであるパターンデータを読み出し、このカラーコー
ドと、パターンネームデータ内のプライオリティコード
とから図２に示す形式のウィンドウを除く画素データを
形成して端子79から出力する。 （７−４）水平カウンタ63・垂直カウンタ64 水平カウンタ63は内蔵する発振器で発生したドットパ
ルスをカウントしてＨカウント値及び水平同期パルスを
得る。垂直カウンタ64は上記水平同期パルスをカウント
してＶカウント値及び垂直同期パルスを得る。上記のＨ
カウント値及びＶカウント値はマトリクス演算回路66,6
7及び係数RAMアクセス回路62、72に供給され、Ｈカウン
ト値は積和演算回路65に供給される。また水平および垂
直同期パルスは端子62からスプライトエンジン20に供給
される。なお、背景画生成部41において、水平カウンタ
63・垂直カウンタ64およびVRAMアクセス回路78を除いた
構成要素は一体的に形成された１つの回路ブロック41a
となって構成されている。 II.実施例の作用効果 上記のような構成を有する本実施例の作用は以下の通
りである。 （１）背景画の分割表示切換 表示切換信号である係数ｋに含まれる切換用ビットを
画素毎にあらかじめ所定の値に設定し、この表示切換信
号に従って切換回路77a,77bの出力を切り換え、異なっ
た移動・回転変換処理が行なわれるアドレス生成用デー
タを積和演算回路65に選択的に出力する。そのため、互
いに独立した変換処理を行った画像データを生成するこ
とができる。したがって、表示切換信号に従ってスクリ
ーン画面（モニタ画面）を任意に分割し、この分割した
画面それぞれに対して独立した画像データを供給するこ
とができる。その結果、スクリーン画面（モニタ画面）
は、分割された画面ごとに独立した画像を表示すること
ができる。 以上の作用を背景画BG0に則して説明すると、次のよ
うになる。背景画BG0において、回転パラメータA,Bの使
用モードは以下の４つから選択することができる。すな
わち、 モード0:回転パラメータＡを使用する． モード1:回転パラメータＢを使用する． モード2:回転パラメータＡの係数テーブルから読み込
まれた係数テーブルによって画像を切換える． モード3:回転パラメータウインドウによって切換え
る． という４モードである。 モード0,1の場合、それぞれ１組の回転パラメータテ
ーブルに基づいて得られる画像データを生成する。モー
ド2,3の場合、回転パラメータＡによって得られる画像
データと、回転パラメータＢによって得られる画像デー
タとを、１画面中に表示するような背景画の画像データ
を生成する。 モード２の場合、係数RAM61から読み込んだ係数デー
タの最上位ビットの値が「１」のときには回転パラメー
タＡによって得られる画像データを生成し、係数データ
の最上位ビットの値が「０」のときには回転パラメータ
Ｂによって得られる画像データを生成する（図16参
照）。 モード２における画像処理の作用効果を、図17,図18
を用いて従来技術との比較においてさらに説明する。パ
ラメータレジスタ60および係数RAM61に書き込まれるパ
ラメータおよび係数が右回転を行うためのものであり、
パラメータレジスタ70および係数RAM71に書き込まれる
パラメータおよび係数が左回転を行うためのものである
と設定し、移動回転変換前の背景画が縦線模様の長方形
Ｐである場合を仮定する（図17）。この場合、従来の画
像処理によるとP1用とP2用の２つのVRAMに同じ長方形Ｐ
の画像データを格納しておき、P1とP2の２つのスクロー
ル画面座標をそれぞれの移動回転に従って常に計算し、
得られたスクロール画面座標に従ってそれぞれの画面用
のVRAMからP1用とP2用の画像データを読み出して、プラ
イオリティを比較し合成画P1＋P2を表示している（図1
8）。 このような従来方法によると、スクロール画面座標の
計算を常に２つ行わねばならない（すなわち、P1の下側
に入るP2の見えない部分のデータも計算する）ために積
和演算回路が２つ必要であり、さらに画像データを格納
するVRAMが最低２ケ必要であるという問題があった。 これに対して本実施例では、係数ｋの値に従って切換
回路77a,77bを切り換えて、移動回転画像P1と移動回転
画像P2のスクロール画面座標X,Yを計算することによ
り，画像P2の画像P1の下に来る部分の座標X,Yの計算は
行われない（省略される）ので，積和演算回路65が一つ
で済み、P1用とP2用のどちらか一つの画像データしか読
み出しを行わない。そのためVRAM24は物理的に１個で済
む。また、P1とP2の元画像（背景画）の画像情報が同一
の場合、元画像の画像情報は一つだけVRAMに用意するだ
けで済む。このように本実施例によれば、演算時間の短
縮および必要なVRAM個数あるいはVRAM格納エリアの節約
ができる。なお、図18は右回転像P1の表示部分に対応す
る係数ｋの表示切換ビットを値「１」にした場合であ
る。 以上のように、係数ｋの表示切換ビットの値に従って
切換回路77a,77bを切り換えることによって実効的に背
景画を所望の領域に分割することができ、それぞれの領
域で互いに異なった移動回転処理を行うことが可能であ
る。この領域分割表示により限られたVRAM容量を有効活
用して（元画像の格納スペースの低減）、多様な背景画
を生成することが可能となった。 モード３の場合、ウンンドウ制御部44の内外制御ビッ
トによって２つの画像データを切換える（MSB機能参
照）。すなわち、そのウインドウが透明処理ウインドウ
として使用された場合に、スクリーン画面を切り取って
透明にする部分には回転パラメータＢによって得られる
画像データを生成し、それ以外の部分には回転パラメー
タＡによって得られる画像データを生成する（図19参
照）。 このようにモード３においては、スプライトエンジン
20のウインドウ制御部44によりスプライトキャラクタの
形状を持ったウインドウを生成して、このウインドウの
内外で２つの画像データを切換えるという画像データも
生成することが可能である。この場合、矩形ウインドウ
やラインウインドウといった形状の単調なものに比べ
て、任意の形状であるスプライトキャラクタをウインド
ウとして用いることができるため、分割表示による演出
的な効果が高めることが期待できる。なお、左右対照的
に２分割する場合などは、矩形ウインドウやラインウイ
ンドウを利用して、その内外で簡単に分割表示を行える
ことはいうまでもない。 （２）移動回転変換処理における作用効果 本実施例における背景画の動き、すなわちスクリーン
画面の回転変換処理を行う場合、通常、回転変換の中心
点（Cx,Cy,Cz）、座標変換前の視点（Px,Py,Pz）、平行
移動量Mz、回転マトリクスパラメータG,H,Iは、１フレ
ーム中では変化しない。また、変換前のスクリーン画面
をXY平面に平行な画面（Szが一定）とすれば、Ｘ軸回転
のときｋはSy（スクリーン画面の垂直方向座標値）の関
数となり、スクリーン画面の水平方向では一定となる。
Ｙ軸回転のときｋはSx（スクリーン画面の水平方向座標
値）の関数となり、スクリーン画面の垂直方向では一定
となる。Ｚ軸回転のときｋは常に一定となる。 本実施例では、このｋをCPU15が計算して１画面分の
係数ｋを係数RAM61,71に格納しておき、マトリクス演算
回路66,76および積和演算回路65がCPU15に指定されたタ
イミングで、パラメータレジスタ60,70に書き込まれた
パラメータおよび係数RAM61,71に書き込まれている係数
ｋを読み出してハードウェア的に演算を行う。そのた
め、回路規模の大きい積和演算をCPUが行っていた従来
例と比較すると、CPU15で処理されていた座標変換計算
は大幅に軽減されるので、CPU15のオーバヘッドを大幅
に軽減することができる。そのため、CPU15が実行する
他の処理の制限がゆるやかになる。したがって、CPU15
が実行できる処理を高めることが可能となり、プログラ
ム設計の自由度が向上する。 また本実施例では、スクリーン画面の回転変換処理を
行う際に、係数のMSBを表示切換信号として用いている
ので、係数ｋそのものに変更を加えて演算を行うのでは
なく、この係数の読み出し方だけを変えるだけに良い。
これにより、CPU15は演算に必要なパラメータおよび係
数を設定するだけで済む。 具体的に説明すると、スクリーン画面が図20に示すよ
うにＸ軸回転を行っている場合（図面左側）、画面の上
のラインほど係数の値（係数データ値）は大きくなり、
スクロール画面が地面を表示する場合などに係数データ
値がある値より大きくなるラインの上から、地面のスク
ロール画面とは別である例えば空のスクロール画面を表
示して地平線の感じを出す（図面右側）。このような画
像表示をさらに画面軸回転させた場合（図21）、係数デ
ータの読み出し方は変えているが、係数データそのもの
を変えているわけではない。以上のように係数データの
MSBによって表示領域の切換を行うことが可能であるた
め、スクロール画面が回転しても、その表示領域に関し
ていちいち演算処理を行う必要ない。 さらにスクリーン画面の回転変換処理が、「Ｘ軸回転
＋Ｚ軸回転」や、「Ｙ軸回転＋Ｚ軸回転」であれば、ｋ
はスクリーン画面の水平方向または垂直方向のどちらか
一方に対して一定となるため、CPU15は演算の負荷が小
さくて済み、スクリーン画面の回転処理を高速で処理す
ることができ、ゲームのプレーヤの操作に対してリアル
タイムで反応することが可能となる。 ところで、X,Y,Z軸の３軸回転変換処理を行うに際し
て、ｋがスクリーン画面の全ドットで全て違う値となる
ので、このような変換処理を32ビットRISC程度のCPU15
でリアルタイムで行うことは不可能である。しかし、本
実施例では、図22に示すように、Ｘ軸回転を行った後、
画面軸回転を行うといった処理を簡単に行うことができ
るため、これを利用して３軸回転を行ったように見える
画像の画像データを生成することができる。図23は、こ
のような「Ｘ軸回転＋画面軸回転」を行った際の、スク
ロール画面、スクリーン画面および視点との関係を示し
た図である。 なお、スクリーン画面が画面軸回転だけを行う場合で
あれば、スクリーン画面の水平方向または垂直方向のど
ちらか一方に対してｋは一定になることに変わりはな
い。したがって、CPU15はゲームのプレーヤがキャラク
タを画面軸回転させるように操作した場合、本実施例は
この操作にリアルタイムで反応することができる。 しかも本実施例では、係数ｋを上記（４）式のX,Yの
いずれか一方に積算することにより、水平方向又は垂直
方向の拡大縮小を行う画像処理も可能となる。例えばＸ
軸回転を行う場合、係数ｋは画面の水平方向で一定とな
るのでCPU15は画面の垂直方向のライン数分だけの係数
ｋを計算する。このときCPU15による係数RAM61へのアク
セスは、Ｖカウント値が変化したときにのみ行えばよい
ので、CPU15はＨカウント値に同期したアドレス増分を0
H（Ｈは16進を示す）とし、Ｖカウント値に同期したア
ドレス増分を2H（係数が16ビットの場合）と指定する。
このようにCPU15の係数RAM61へのアクセスは常に１画素
毎に行うのではなく、移動回転変換の種類に応じて変化
させることができ、CPU15は必要最小限の係数ｋを係数R
AM61に格納するだけで済む。 さらに本実施例では、係数ｋがＨカウント値,Vカウン
ト値に従って変化する全ての場合に対応できるため、ス
クリーン画面は平面である必要はなく曲面にすることも
可能であり、種々の画像処理が可能となる。例えば、図
24に示すように、球の公式をパラメータとして利用した
画像処理を行ったり、ゆがんだような画像処理を行った
りすることができる。 （３）係数テーブル制御 本実施例では、表示座標を計算するときに使用する回
転パラメータを、前記回転パラメータA,Bとは別に係数
テーブルとして、係数RAMに持っている。この係数テー
ブルを、ライン毎またはドット毎に読み込むことにより
多様な画像表現を行うことができる。係数テーブルから
読み込むデータを何のパラメータとして使用するかは、
以下の４つの係数データモードがある。すなわち、 モード0:拡大縮小係数kx,kyとして使用する． モード1:拡大縮小係数kxとして使用する． モード2:拡大縮小係数kyとして使用する． モード3:回転変換後の視点座標Xpとして使用する． という４モードである。 モード０を指定した場合、回転パラメータテーブルか
ら読み込まれたkx,kyは無効になり、係数テーブルから
読み込まれたデータをkx,kyとして使用する。モード１
を指定した場合、回転パラメータテーブルから読み込ま
れたkyだけをそのまま使用し、kxは係数テーブルから読
み込まれたデータを使用する。モード２を指定した場
合、これとは反対に、回転パラメータテーブルから読み
込まれたkxだけをそのまま使用し、kyは係数テーブルか
ら読み込まれたデータを使用する。モード３を指定した
場合には、回転パラメータテーブルから読み込まれたデ
ータに従って回転変換をしたＸ方向の視点座標Xpは無効
になり、係数テーブルから読み込まれたデータをXpとし
て使用する。 （４）係数データの最上位ビットによる画像処理のまと
め 係数ｋの最上位ビットは、通常、透明ビットとして使
用し、このビットが１である係数データを使用したドッ
トは強制的に透明ドットにする。ただし、背景画BG0で
回転パラメータモード２を選んだ場合は、回転パラメー
タＡ用の係数テーブルから読み込まれたデータの最上位
ビットは回転パラメータの切換を行うためにに用いる。
すなわち、最上位ビットの値が「１」のときは回転パラ
メータＡによって指定される画像データを生成し、最上
位ビットの値が「０」のときは回転パラメータＢによっ
て指定される画像データを生成する。 III.他の実施例 本発明は上記実施例に限定されるものではなく、各構
成部材の形状や設置数などは適宜選択可能であり、さら
に以下のような実施例も包含する。 例えば、上記実施例では係数RAM61,71から出力される
係数ｋの表示切換ビットを用いて切換回路77a,77bの切
換制御を行っているが、この他にウィンドウ制御部44か
ら出力されるスイッチング信号BG0SW等を用いて切換回
路77a,77bの切換制御を行ってもよい。 また２つの移動回転変換のうち一方をＸ軸回転やＺ軸
回転のようにパラメータＧが０の変換に制限すれば、係
数ｋは垂直方向のライン毎に１回ずつ係数RAMから読み
出せばよいので、そのライン毎に読み出した係数データ
を保持するレジスタを用意して係数RAM61,71を１つに共
通化することが可能である。 さらに図25に示す回路は、図19に示した互いに独立の
変換を行った複数の画像を合成する必要がない場合にお
いて、背景画（例えばＰ）を移動回転させ新しい画像
（例えばP1）を生成する場合に使用する回路例である。
また図25に示す回路にて、背景画BG0,BG1をそれぞれ独
立して回転させる場合は，パラメータレジスタ60,係数R
AM61,積和演算回路65を２系統設けることによる実現で
きる。 または、図14に示した回路ブロック41aと同じ構成の
回路ブロック（図示せず）を用意し、回路ブロック41a
と同様に水平カウンタ63,垂直カウンタ64に接続する。
さらに図示されない回路ブロックの積和演算回路の出力
部を、VRAMアクセス回路78とは別個に用意されたVRAMア
クセス回路に接続し、このVRAMアクセス回路に２つのVR
AMを接続してVRAMアクセス回路から２つのVRAMにアクセ
スするように構成する。すなわちこの場合ではVRAMは合
計４つとなる。 図14に従って説明した以上の回路構成は、背景画BG0
またはBG1の一方についての回路である。したがって他
方の背景画を生成するためには同様の回路構成が必要で
ある。 このような回路例を図26に示す。これは、図14に示し
た積和演算回路65の出力に対し２つのVRAMアクセス回路
78a,78bを接続し、VRAMアクセス回路78a,78bそれぞれに
VRAM24a,24bを接続するものである。積和演算回路65の
出力はタイムシェア的に切り換えられて、背景画BG0の
データをVRAMアクセス回路78aに送り、背景画BG1のデー
タをVRAMアクセス回路78bに送る。VRAMアクセス回路78b
はVRAM78bをアクセスして、上記背景画BG0の場合と同様
に画素データを生成して端子80から出力する。 本発明のゲーム機は、例えばアーケードゲーム機のよ
うに、ディスプレイ装置を一体的に備えているようなも
のであっても良い。 あるいは、本発明の画像処理装置として、VRAMを除い
た構成要素をIC化し、このICだけを製品化することも有
効である。このような実施例によれば、画像処理装置を
装備する様々なタイプの機器に広く供給することができ
るようになる。 IC化する範囲も適宜選択可能であり、表示画像生成ブ
ロック、前記ウインドウ制御ブロックおよび前記表示制
御ブロックが半導体基板に一体に形成されてビデオプロ
セッサICとして構成される実施例や、 この実施例のビデオプロセッサICにウインドウ検出ブ
ロックを加えた実施例などが、他の実施例として包含さ
れる。 本発明の画像処理装置は、ゲーム機に好適であるが、
これに限らず、パーソナルコンピュータなどに広く応用
することが可能であることはいうまでもない。
本発明の画像処理装置によれば、画像メモリ容量の増
加を抑えながら、ウインドウ表示を含めた多様な分割画
面の画像データを生成でき、実用上極めて有用である。
また本発明による画像処理装置は多様な形状のウインド
ウを用意することができるのて表示画面の多様化が図れ
る。さらに本発明の画像処理装置によれば、CPUでの計
算負担を軽減しながら多様な移動回転変換，拡大縮小変
換が可能となる。
加を抑えながら、ウインドウ表示を含めた多様な分割画
面の画像データを生成でき、実用上極めて有用である。
また本発明による画像処理装置は多様な形状のウインド
ウを用意することができるのて表示画面の多様化が図れ
る。さらに本発明の画像処理装置によれば、CPUでの計
算負担を軽減しながら多様な移動回転変換，拡大縮小変
換が可能となる。
Claims (25)
- 【請求項１】CPU及び画像情報を格納する画像メモリを
含み、前記画像メモリをアクセスして表示しようとする
画像の画像情報を順次読み出し、前記CPUの制御の下で
前記画像情報に基づいて画像データを生成する画像処理
装置において、 背景画像情報に関連する各種パラメータに関し座標変換
処理を実行し座標変換処理されたパラメータを含む信号
を出力する複数の信号処理手段と、 前記複数の信号処理手段に接続され、画素毎に前記CPU
によってあらかじめ設定された切換信号に従って前記複
数の信号処理手段の出力を選択的に切換えてその一つを
出力する切換手段と、 前記切換手段の出力に接続され、前記座標変換処理され
たパラメータを含む信号に基づいて画像情報の各画素に
対するアドレスを生成するアドレス生成手段とを具備
し、 前記複数の信号処理手段の各々は、前記CPUから座標変
換処理用の各種パラメータを受け取り、これら各種パラ
メータに基づきモニタ画面に表示される背景画像情報に
関連して互いに個別に座標変換処理を行い、 前記アドレス生成手段は、前記切換手段の一連の切換選
択により得られる出力信号に基づき、前記個別に座標変
換処理されたパラメータを含む信号に基づき画素毎にア
ドレスを順次生成し、前記画像メモリをアクセスして画
像情報を読み出し個別に変換処理された複数の画面より
構成される背景画像を生成するように構成されてなるこ
とを特徴とする画像処理装置。 - 【請求項２】前記信号処理手段のそれぞれは、 移動変換処理及び／又は回転変換処理のための演算に用
いるパラメータを保持するパラメータレジスタと、 前記パラメータを用いて移動変換処理及び／又は回転変
換処理のための演算を行うマトリクス演算回路と、 所定のデータを係数として格納する係数RAMと、 前記係数RAMにアクセスして前記係数を呼び出す係数RAM
アクセス回路とを含むことを特徴とする請求項１記載の
画像処理装置。 - 【請求項３】前記係数RAMの一つから前記切換手段に前
記表示切換信号を供給することを特徴とする請求項２記
載の画像処理装置。 - 【請求項４】前記アドレス生成手段は、 前記切換手段に接続される積和演算回路と、 前記積和演算回路に接続される画像メモリアクセス回路
とを含むことを特徴とする請求項２または３記載の画像
処理装置。 - 【請求項５】画像メモリをアクセスして画像情報を順次
読み出し、画面上に表示しようとする背景画面の画像デ
ータを生成する画像処理方法において、 CPUの制御の下に供給される各種パラメータに関し、複
数の信号処理手段を用いて互いに個別の座標変換処理を
実行して座標変換処理されたパラメータを含む信号を生
成し、 画素毎に前記CPUによってあらかじめ設定された切換信
号に従って前記複数の信号処理手段の出力を選択的に切
換えてその一つを出力し、 前記選択的に切換えて出力された前記座標変換処理され
たパラメータを含む信号に基づいて一連のアドレスを生
成し、該アドレスで画像情報が格納された画像メモリを
順次アクセスすることによって、 モニタ画面上に独立した複数の分割領域の組み合わせに
よって構成された背景画面を表示するように、画像デー
タを生成することを特徴とする画像処理方法。 - 【請求項６】（１）CPU; （２）ビデオRAM;および （３）背景画像生成部と、該背景画像生成部に接続され
た表示制御部とを含み、前記ビデオRAMにアクセスして
画像情報を順次読み出し、前記CPUの制御の下で、モニ
タ画面上に表示される背景画面の画像データを生成する
ビデオプロセッサ； を有し、前記背景画像生成部は以下〜の構成を有す
ることを特徴とする電子装置： ．複数の信号処理手段を含み、前記信号処理手段のそ
れぞれは、前記CPUの制御の下に供給される各種パラメ
ータに基づき、互いに個別に座標変換処理を実行して座
標変換処理されたパラメータを含む信号を生成するよう
に構成された複数の信号処理手段、 ．前記複数の信号処理手段に接続され、前記CPUによ
ってあらかじめ設定された切換信号に従って前記複数の
信号処理手段の出力を選択的に切換えて前記座標変換さ
れたパラメータを含む信号の一つを出力する切換手段、 ．前記切換手段の出力に接続され、前記座標変換され
たパラメータを含む信号に基づいてアドレスを生成し、
該アドレスで前記ビデオRAMにアクセスして、モニタ画
面上に独立した複数の分割領域の組み合わせによって構
成された背景画面を表示する画像データを生成するよう
に構成されたアドレス生成手段。 - 【請求項７】（１）CPU; （２）第１のビデオプロセッサ； （３）前記第１のビデオプロセッサに接続され画像情報
が格納される第１のビデオRAM; （４）背景画像生成部と、前記背景画像生成部に接続さ
れた表示制御部とを含む第２のビデオプロセッサ； （５）前記第２のビデオプロセッサに接続され画像情報
が格納される第２のビデオRAM; を有し、前記背景画像生成部は以下〜の構成を有す
ることを特徴とする電子装置： ．複数の信号処理手段を含み、前記信号処理手段のそ
れぞれは、前記CPUの制御の下に供給される各種パラメ
ータ情報に基づき、互いに個別に座標変換処理を実行し
て座標変換処理されたパラメータ情報を含む信号を生成
するように構成された複数の信号処理手段、 ．前記複数の信号処理手段に接続され、前記CPUによ
ってあらかじめ設定された切換信号に従って前記複数の
信号処理手段の出力を選択的に切換えて前記座標変換さ
れたパラメータ情報を含む信号の一つを出力する切換手
段、 ．前記切換手段の出力に接続され、前記座標変換され
たパラメータ情報を含む信号に基づいてアドレスを生成
し、該アドレスで前記第２のビデオRAMにアクセスし
て、モニタ画面上に互いに個別の信号処理が行われる複
数の画面の組み合わせによって構成された背景画面を表
示する画像データを生成するように構成されたアドレス
生成手段。 - 【請求項８】（１）CPU; （２）前記CPUに接続されたバスライン； （３）前記バスラインの信号の流れを制御するバスコン
トローラ； （４）以下１）〜３）の構成を含む第１の画像情報処理
部； １）前記バスラインに接続されスプライト画像データの
生成を制御する第１のビデオプロセッサ、 ２）前記第１のビデオプロセッサに接続され前記スプラ
イト画像データを生成するための画像情報が格納される
第１のビデオRAM、 ３）前記スプライト画像データを展開するためのフレー
ムバッファ、 （５）以下１）,2）の構成を含む第２の画像情報処理
部； １）前記バスラインに接続され、背景画像データを生成
する背景画像生成部と、 前記背景画像生成部および前記第１の画像処理部に接続
され前記スプライト画像データおよび前記背景画像デー
タを合成するよう前記画像データを制御する表示制御部
とを含んでいる第２のビデオプロセッサ、 ２）前記第２のビデオプロセッサに接続され背景画像デ
ータを生成するための画像情報が格納される第２のビデ
オRAM、 を有する電子装置であって、 前記背景画像生成部は以下〜の構成を有することを
特徴とする電子装置： ．前記バスラインに接続された一対の信号処理手段を
含み、前記信号処理手段のそれぞれは、前記CPUの制御
の下に供給される各種パラメータ情報に基づき、互いに
個別に座標変換処理を実行して座標変換処理されたパラ
メータ情報を含む信号を生成するように構成された一対
の信号処理手段、 ．前記信号処理手段に接続され、前記CPUによってあ
らかじめ設定された切換信号に従って前記一対の信号処
理手段の出力を選択的に切換えて前記座標変換されたパ
ラメータ情報を含む信号の一つを出力する切換手段、 ．前記切換手段の出力に接続され、前記座標変換され
たパラメータ情報を含む信号に基づいてアドレスを生成
し、該アドレスで前記第２のビデオRAMにアクセスし
て、モニタ画面上に互いに別個の信号処理が行われる一
対の画面の組み合わせによって構成された背景画面を表
示する画像データを生成するように構成されたアドレス
生成手段。 - 【請求項９】前記第１のビデオプロセッサは、前記フレ
ームバッファに展開されたスプライト画像データを読み
出し、その画像データの所定のビット値を変更して前記
フレームバッファの同じアドレスに書き込むビット値変
更手段を有し、 前記第２のビデオプロセッサは、 前記フレームバッファに展開されたスプライト画像デー
タに含まれる前記所定のビット値が変更されたか否かを
検出するビット値検出部と、 前記変更されたビット値に基づき前記スプライト画像デ
ータをスプライト画像の形状を有するウインドウ信号と
して前記表示制御部に送るウインドウ制御部とを有する
ことを特徴とする請求項８記載の電子装置。 - 【請求項１０】（１）CPU; （２）前記CPUに接続されたバスライン； （３）前記バスラインの信号の流れを制御するバスコン
トローラ； （４）以下１）〜４）の構成を含む第１の画像情報処理
部； １）前記バスラインに接続されスプライト画像データの
生成を制御する第１のビデオプロセッサ、 ２）前記第１のビデオプロセッサに接続され前記スプラ
イト画像データを生成するための画像情報が格納される
第１のビデオRAM、 ３）前記スプライト画像データを展開するためのフレー
ムバッファ、 ４）前記フレームバッファに展開されたスプライト画像
データを読み出し、そのデータの所定のビット値を変更
して前記フレームバッファの同じアドレスに書き込むビ
ット値変更手段、 （５）以下１）〜３）の構成を含む第２の画像情報処理
部； １）前記バスラインに接続され背景画像データを生成す
る第２のビデオプロセッサ、 ２）前記第２のビデオプロセッサに接続され背景画像デ
ータを生成するための画像情報が格納される第２のビデ
オRAM、 ３）前記スプライト画像データおよび前記背景画像デー
タを合成するよう前記画像データを制御する表示制御
部；を有する電子装置であって、 さらに、前記第２のビデオプロセッサは以下、の構
成を含むことを特徴とする電子装置： ．前記フレームバッファから読み出したスプライト画
像データに含まれる前記ビット値が変更されたか否かを
検出するビット値検出部、 ．前記変更されたビット値に基づき前記スプライト画
像データをスプライト画像の形状を有するウインドウ信
号として前記表示制御部に送るウインドウ制御部。 - 【請求項１１】回転マトリクスパラメータＡ〜Ｉ、座標
変換前のスクリーン画面に対する視点を表す（Px,Py,P
z）、座標変換における中心点を表す（Cx,Cy,Cz）、座
標変換前のスクリーン画面上の所定の点を表す（Sx,Sy,
Sz）および平行移動量を表す（Mx,My,Mz）から、座標変
換後の視点を表す（Xp,Yp,Zp）と座標変換後のスクリー
ン画面上の所定の点を表す（Xs,Ys,Zs）とを次の（１）
式および（２）式で表し、 上記の（１），（２）式より変換した画面を表示させる
スクロール画面の座標X,Yを次式で表し、 Ｘ＝ｋ（Xs−Xp）＋Xp Ｙ＝ｋ（Ys−Yp）＋Yp ｋ＝−Zp/（Zs−Zp） …（４） 前記座標X,Yを用いて画像メモリをアクセスし、座標変
換処理後の表示される画像の画像データを生成する画像
処理装置であって、 １スクリーン画面分の係数ｋを画素毎に格納する係数メ
モリと、 前記（１）式及び前記（２）式のマトリクス演算を行っ
て各画素のXp,Yp,Xs,Ysを算出するマトリクス演算回路
と、 前記各画素のXp,Yp,Xs,Ysと、前記係数メモリから読み
出した対応する前記画素の係数ｋとから前記（４）式の
演算を行って座標X,Yを算出する積和演算回路とを有す
ることを特徴とする画像処理装置。 - 【請求項１２】（１）CPU; （２）ビデオプロセッサ； （３）前記ビデオプロセッサに接続され画像情報が格納
されたビデオRAM; を有し、前記ビデオRAMに格納されている信号をアクセ
スして表示しようとする画像の画像情報を順次読み出し
画像データを生成する電子装置において、 前記ビデオプロセッサは、 １）背景画像生成部と、 ２）前記背景画像生成部に接続された表示制御部とを含
み、 前記背景画像生成部が以下〜の構成を含むことを特
徴とする電子装置： ．座標変換前の視点を表す（Px,Py,Pz）と、座標変換
における中心点を表す（Cx,Cy,Cz）、座標変換前のスク
リーン画面の所定の点を表す（Sx,Sy,Sz）と、平行移動
量を表す（Mx,My,Mz）から、座標変換後の視点を表す
（Xp,Yp,Zp）と、座標変換後のスクリーン画面の所定の
点を表す（Xs,Ys,Zs）とを次式で表し、 上記の式より変換した画面を表示させる背景画面の座標
X,Yを次式で表すとき、 Ｘ＝ｋ（Xs−Xp）＋Xp Ｙ＝ｋ（Ys−Yp）＋Yp …（４） 前記CPUから供給される回転マトリクスパラメータＡ〜
Ｆおよび変換前の座標データPx,Py,Pz,Cx,Cy,Cz,Mx,My,
Mzに関する信号を格納するパラメータレジスタ、 ．前記CPUから供給される係数ｋを画素毎に格納する
係数メモリ、 ．前記パラメータレジスタに接続され、（１）式およ
び（２）式のマトリクス演算を行って各画素のXp,Yp,X
s,Ysを算出するマトリクス演算回路、 ．前記各画素のXp,Yp,Xs,Ysと前記係数メモリから読
み出した対応する画素の係数ｋとから（４）式の演算を
行って座標X,Yを算出し前記ビデオRAMの読み出しアドレ
スを生成する積和演算回路。 - 【請求項１３】画像情報から生成された画像データに基
づいて画像を表示するディスプレイ装置を具備したこと
を特徴とする請求項6,7,8,9,10または12記載の電子装
置。 - 【請求項１４】下記構成を有することを特徴とする画像
処理装置： （１）CPUからの信号を受領するための第１の端子； （２）画像情報が格納されるビデオRAMを接続するため
の第２の接続端子； （３）画像データを出力するための第３の端子； （４）以下１）〜５）の回路を有する表示画像生成ブロ
ック； １）前記第１の接続端子に接続され、CPUから供給され
る回転マトリクスパラメータＡ〜Ｆ、座標変換前の視点
を表す（Px,Py,Pz）、座標変換における中心点を表す
（Cx,Cy,Cz）および平行移動量を表す（Mx,My,Mz）に関
する信号を格納するパラメータレジスタ； ２）前記パラメータレジスタに接続され、次の（１）式
および（２）式で表される演算を実行して各画素のXp,Y
p,Xs,Ysを算出するマトリクス演算回路、 但し、（Sx,Sy,Sz）は座標変換前のスクリーン画面の所
定の点を、（Xp,Yp,Zp）は座標変換後の視点を、そして
（Xs,Ys,Zs）は座標変換後のスクリーン画面の所定の点
を、それぞれ表す； ３）前記第１の端子に接続され、CPUから供給される係
数ｋに関する信号を格納する係数メモリ； ４）前記マトリクス演算回路から供給される各画素のX
p,Yp,Xs,Ysおよび前記係数メモリから読み出された各画
素に対応する係数ｋとから次の（４）式、 Ｘ＝ｋ（Xs−Xp）＋Xp Ｙ＝ｋ（Ys−Yp）＋Yp …（４） で表される演算を実行し、表示画像の座標ＸおよびＹを
算出する積和演算回路； ５）前記第２の端子に接続され、前記積和演算回路から
供給される座標X,Yを表示画像の画素アドレスとしてビ
デオRAMをアクセスするためのビデオRAMアクセス回路； （５）前記表示画像生成ブロックに接続され、生成され
た画像データを前記３の端子から出力する表示制御ブロ
ック。 - 【請求項１５】下記構成を有することを特徴とする画像
処理装置： （１）CPUからの信号を受領するための第１の端子； （２）画像情報が格納されるビデオRAMを接続するため
の第２の接続端子； （３）画像データを出力するための第３の端子； （４）以下１）〜８）の回路を有する表示画像生成ブロ
ック； １）前記第１の接続端子に接続され、CPUから供給され
る回転マトリクスパラメータ、座標変換前の視点、座標
変換における中心点および平行移動量を表す信号を格納
する一対のパラメータレジスタ； ２）対応する前記パラメータレジスタにそれぞれ接続さ
れ、一対の画像に対する各画素の座標変換後の視点およ
びスクリーン画面上の点を演算する一対のマトリクス演
算回路； ３）前記第１の端子に接続され、CPUから供給される表
示切換信号を含む係数ｋを格納する一対の係数メモリ； ４）前記一対のマトリクス演算回路の両方に接続された
第１の切換回路； ５）前記一対の係数メモリの両方に接続された第２の切
換回路； ６）前記第１および第２の切換回路に接続され、前記第
１および第２の切換回路から供給される信号に基づき、
表示画像の座標を算出する積和演算回路； ７）前記係数メモリの一方から前記第１および第２の切
換回路および積和演算回路に前記表示切換信号を供給
し、前記一対のマトリクス演算回路および前記一対の係
数メモリから前記積和演算回路に供給される信号を切換
える切換手段； ８）前記第２の端子に接続され、前記積和演算回路から
供給される座標データを表示画像の画素アドレスとして
ビデオRAMをアクセスするためのビデオRAMアクセス回
路； （５）前記表示画像生成ブロックに接続され、生成され
た画像データを前記第３の端子から出力する表示制御ブ
ロック。 - 【請求項１６】前記表示制御ブロックにカラーRAMを接
続したことを特徴とする請求項14または15記載の画像処
理装置。 - 【請求項１７】前記第１の端子に接続され、CPUにより
内容の書換えが可能なコントロールレジスタと、 制御信号を前記表示制御ブロックに供給するウインドウ
制御ブロックを有することを特徴とする請求項14,15ま
たは16記載の画像処理装置。 - 【請求項１８】前記表示画像生成ブロック、前記ウイン
ドウ制御ブロックおよび前記表示制御ブロックが半導体
基板に一体に形成されたビデオプロセッサICとして構成
されることを特徴とする請求項17記載の画像処理装置。 - 【請求項１９】前景画を入力するための第４の端子と、 前記第４の端子と前記ウインドウ制御ブロックとの間に
接続されるウインドウ検出ブロックとを有し、 前記第４の端子に入力される信号にはウインドウ制御フ
ラグおよび前景画信号が含まれ、 前記ウインドウ検出ブロックに前記ウインドウ制御フラ
グが供給され、 前記表示制御ブロックには前記前景画信号が供給される
ことを特徴とする請求項17記載の画像処理装置。 - 【請求項２０】前記表示画像生成ブロックは前記前景画
に対応した背景画を生成するように構成され、 前記表示制御ブロックは前記背景画および前記前景画を
合成した画像データを前記第４の端子から出力するよう
に構成されていることを特徴とする請求項19記載の画像
処理装置。 - 【請求項２１】前記表示画像生成ブロック、前記ウイン
ドウ制御ブロック、前記表示制御ブロックおよび前記ウ
インドウ検出ブロックが、半導体基板に一体に形成され
たビデオプロセッサICとして構成されていることを特徴
とする請求項20記載の画像処理装置。 - 【請求項２２】回転マトリクスパラメータＡ〜Ｉ、座標
変換前のスクリーン画面に対する視点を表す（Px,Py,P
z）、座標変換における中心点を表す（Cx,Cy,Cz）、座
標変換前のスクリーン画面上の所定の点を表す（Sx,Sy,
Sz）および平行移動量を表す（Mx,My,Mz）から、座標変
換後の視点を表す（Xp,Yp,Zp）と座標変換後のスクリー
ン画面上の所定の点を表す（Xs,Ys,Zs）とを次の（１）
式および（２）式で表し、 上記の（１），（２）式より変換した画面を表示させる
スクロール画面の座標X,Yを次式で表し、 Ｘ＝ｋ（Xs−Xp）＋Xp Ｙ＝ｋ（Ys−Yp）＋Yp ｋ＝−Zp/（Zs−Zp） …（４） 予め画素毎に設定された１スクリーン画面分の係数ｋ
と、前記各画素のXp,Yp,Xs,Ysとから前記（４）式の演
算を行って座標X,Yを算出し、該座標X,Yを用いて画像メ
モリをアクセスし、座標変換処理後の表示される画像の
画像データを生成する画像処理方法であって、 スクリーン画面のＸ軸を回転軸にしたＸ軸回転とスクリ
ーン画面のＺ軸を回転軸にしたＺ軸回転とを連続させる
「Ｘ軸回転＋Ｚ軸回転」、および／又はスクリーン画面
のＹ軸を回転軸にしたＹ軸回転とスクリーン画面のＺ軸
を回転軸にしたＺ軸回転とを連続させる「Ｙ軸回転＋Ｚ
軸回転」という回転変換処理を行うことを特徴とする画
像処理方法。 - 【請求項２３】回転マトリクスパラメータＡ〜Ｉ、座標
変換前のスクリーン画面に対する視点を表す（Px,Py,P
z）、座標変換における中心点を表す（Cx,Cy,Cz）、座
標変換前のスクリーン画面上の所定の点を表す（Sx,Sy,
Sz）および平行移動量を表す（Mx,My,Mz）から、座標変
換後の視点を表す（Xp,Yp,Zp）と座標変換後のスクリー
ン画面上の所定の点を表す（Xs,Ys,Zs）とを次の（１）
式および（２）式で表し、 上記の（１），（２）式より変換した画面を表示させる
スクロール画面の座標X,Yを次式で表し、 Ｘ＝ｋ（Xs−Xp）＋Xp Ｙ＝ｋ（Ys−Yp）＋Yp ｋ＝−Zp/（Zs−Zp） …（４） 予め画素毎に設定された１スクリーン画面分の係数ｋ
と、前記各画素のXp,Yp,Xs,Ysとから前記（４）式の演
算を行って座標X,Yを算出し、該座標X,Yを用いて画像メ
モリをアクセスし、座標変換処理後の表示される画像の
画像データを生成する画像処理方法であって、 スクリーン画面のＸ軸を回転軸にしたＸ軸回転とスクリ
ーン画面に対する垂直線である画面軸を回転軸にした画
面軸回転とを連続させる「Ｘ軸回転＋画面軸回転」、お
よび／又はスクリーン画面のＹ軸を回転軸にしたＹ軸回
転と前記画面軸回転とを連続させる「Ｙ軸回転＋画面軸
回転」という回転変換処理を行うことを特徴とする画像
処理方法。 - 【請求項２４】回転マトリクスパラメータＡ〜Ｉ、座標
変換前のスクリーン画面に対する視点を表す（Px,Py,P
z）、座標変換における中心点を表す（Cx,Cy,Cz）、座
標変換前のスクリーン画面上の所定の点を表す（Sx,Sy,
Sz）および平行移動量を表す（Mx,My,Mz）から、座標変
換後の視点を表す（Xp,Yp,Zp）と座標変換後のスクリー
ン画面上の所定の点を表す（Xs,Ys,Zs）とを次の（１）
式および（２）式で表し、 上記の（１），（２）式より変換した画面を表示させる
スクロール画面の座標X,Yを次式で表し、 Ｘ＝ｋ（Xs−Xp）＋Xp Ｙ＝ｋ（Ys−Yp）＋Yp ｋ＝−Zp/（Zs−Zp） …（４） 予め画素毎に設定された１スクリーン画面分の係数ｋ
と、前記各画素のXp,Yp,Xs,Ysとから前記（４）式の演
算を行って座標X,Yを算出し、該座標X,Yを用いて画像メ
モリをアクセスし、座標変換処理後の表示される画像の
画像データを生成する画像処理方法であって、 前記係数ｋを上記（４）式のX,Yのいずれか一方に積算
することにより、前記スクリーン画面の水平方向又は垂
直方向の拡大縮小を行うことを特徴とする画像処理方
法。 - 【請求項２５】回転マトリクスパラメータＡ〜Ｉ、座標
変換前のスクリーン画面に対する視点を表す（Px,Py,P
z）、座標変換における中心点を表す（Cx,Cy,Cz）、座
標変換前のスクリーン画面上の所定の点を表す（Sx,Sy,
Sz）および平行移動量を表す（Mx,My,Mz）から、座標変
換後の視点を表す（Xp,Yp,Zp）と座標変換後のスクリー
ン画面上の所定の点を表す（Xs,Ys,Zs）とを次の（１）
式および（２）式で表し、 上記の（１），（２）式より変換した画面を表示させる
スクロール画面の座標X,Yを次式で表し、 Ｘ＝ｋ（Xs−Xp）＋Xp Ｙ＝ｋ（Ys−Yp）＋Yp …（４） 予め画素毎に設定された１スクリーン画面分の係数ｋ
と、前記各画素Xp,Yp,Xs,Ysとから前記（４）式の演算
を行って座標X,Yを算出し、該座標X,Yを用いて画像メモ
リをアクセスし、座標変換処理後の表示される画像の画
像データを生成する画像処理方法であって、 前記係数ｋを前記スクリーン画面の垂直座標値および水
平座標値に従って変化させることにより前記スクリーン
画面が曲面になるように画像データを生成することを特
徴とする画像処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50158995A JP2755827B2 (ja) | 1993-06-30 | 1994-06-30 | 画像処理装置およびその方法並びに画像処理装置を有する電子装置 |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16297893 | 1993-06-30 | ||
| JP16297993 | 1993-06-30 | ||
| JP5-162979 | 1993-06-30 | ||
| JP5-162978 | 1993-06-30 | ||
| JP50158995A JP2755827B2 (ja) | 1993-06-30 | 1994-06-30 | 画像処理装置およびその方法並びに画像処理装置を有する電子装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2755827B2 true JP2755827B2 (ja) | 1998-05-25 |
Family
ID=27322091
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50158995A Expired - Lifetime JP2755827B2 (ja) | 1993-06-30 | 1994-06-30 | 画像処理装置およびその方法並びに画像処理装置を有する電子装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2755827B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107742479A (zh) * | 2017-09-28 | 2018-02-27 | 苏州和云观博数字科技有限公司 | 空间超媒体综合演绎装置 |
-
1994
- 1994-06-30 JP JP50158995A patent/JP2755827B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107742479A (zh) * | 2017-09-28 | 2018-02-27 | 苏州和云观博数字科技有限公司 | 空间超媒体综合演绎装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0169541B1 (ko) | 화상 처리 장치 및 그 방법 그리고 화상 처리 장치를 갖는 전자 장치 | |
| EP0620532B1 (en) | Method and apparatus for synthesizing a three-dimensional image signal and producing a two-dimensional visual display therefrom | |
| JPS62256092A (ja) | 複雑な多角形を色塗りするためのコンピユ−タグラフイツク装置およびその方法 | |
| JPH0736108B2 (ja) | 像処理装置 | |
| US6339430B1 (en) | Video game machine and method for changing texture of models | |
| JP2755827B2 (ja) | 画像処理装置およびその方法並びに画像処理装置を有する電子装置 | |
| JP2007234033A (ja) | ３次元ゲーム装置及び情報記憶媒体 | |
| WO1995001629A1 (fr) | Dispositif et procede de traitement d'images et machine de jeu dotee d'un organe de traitement d'images | |
| JP2728957B2 (ja) | 複合図形の作成方法 | |
| JP2990642B2 (ja) | 画像処理方法及び装置 | |
| JP3507213B2 (ja) | 図形処理装置および図形処理方法 | |
| US20010015727A1 (en) | Image data display control method and an image display device thereof | |
| WO1995001609A1 (fr) | Procede et dispositif de traitment d'images | |
| JP3110975B2 (ja) | 文字マスク機能付表示装置 | |
| JPH11196341A (ja) | 家庭用テレビ装置用描画装置 | |
| JP2891542B2 (ja) | 画像処理方法及び装置 | |
| JP3202535B2 (ja) | 画像合成装置 | |
| JP2899838B2 (ja) | 記憶装置 | |
| JPH0887267A (ja) | 画像処理装置 | |
| JP3397494B2 (ja) | データ処理装置及びこの処理装置を用いたゲーム機並びにデータ処理方法 | |
| JP2002258827A (ja) | 画像表示装置 | |
| JP2000014932A (ja) | ゲーム画像表示方法及び、これを用いたゲーム装置 | |
| JPH08336105A (ja) | 画像データ表示制御方法及びこれを用いた画像表示制御装置 | |
| JPH0877384A (ja) | 画像処理装置 | |
| JPS61217098A (ja) | グラフイツクデイスプレイ装置 |