JPH1186029A - 画像描画装置 - Google Patents
画像描画装置Info
- Publication number
- JPH1186029A JPH1186029A JP9247073A JP24707397A JPH1186029A JP H1186029 A JPH1186029 A JP H1186029A JP 9247073 A JP9247073 A JP 9247073A JP 24707397 A JP24707397 A JP 24707397A JP H1186029 A JPH1186029 A JP H1186029A
- Authority
- JP
- Japan
- Prior art keywords
- buffer
- dimensional
- circuit
- frame buffer
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T15/00—3D [Three Dimensional] image rendering
- G06T15/10—Geometric effects
- G06T15/40—Hidden part removal
- G06T15/405—Hidden part removal using Z-buffer
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/393—Arrangements for updating the contents of the bit-mapped memory
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/12—Frame memory handling
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
Abstract
(57)【要約】
【課題】 フレームバッファ用の二次元描画回路をＺバ
ッファ用の設定回路に流用でき、Ｚバッファの高速設定
処理とコスト低減とを両立することができる画像描画装
置を提供する。 【解決手段】 同一メモリバッファ２４０上にフレーム
バッファ２２０とＺバッファ２３０を設け、メモリ制御
回路２５０によって各バッファ２２０、２３０に選択的
にアクセスする。二次元描画回路２００には、描画用ピ
クセルバイト数設定レジスタ３０２を設け、アクセスす
るバッファ２２０、２３０の１ピクセルあたりのバイト
数を設定する。また、描画用先頭アドレス設定レジスタ
３０４を設けて、アクセスするバッファ２２０、２３０
に応じた先頭アドレスを設定する。これらレジスタの設
定によって、二次元描画回路２００のメモリアドレス演
算部３３０で、各バッファ２２０、２３０で共通の座標
演算を行う。
ッファ用の設定回路に流用でき、Ｚバッファの高速設定
処理とコスト低減とを両立することができる画像描画装
置を提供する。 【解決手段】 同一メモリバッファ２４０上にフレーム
バッファ２２０とＺバッファ２３０を設け、メモリ制御
回路２５０によって各バッファ２２０、２３０に選択的
にアクセスする。二次元描画回路２００には、描画用ピ
クセルバイト数設定レジスタ３０２を設け、アクセスす
るバッファ２２０、２３０の１ピクセルあたりのバイト
数を設定する。また、描画用先頭アドレス設定レジスタ
３０４を設けて、アクセスするバッファ２２０、２３０
に応じた先頭アドレスを設定する。これらレジスタの設
定によって、二次元描画回路２００のメモリアドレス演
算部３３０で、各バッファ２２０、２３０で共通の座標
演算を行う。
Description
【０００１】
【発明の属する技術分野】本発明は、表示装置の表示画
面上に三次元描画を行うことができる画像描画装置に関
する。
面上に三次元描画を行うことができる画像描画装置に関
する。
【０００２】
【従来の技術】図１２は、従来の画像描画装置の構成例
を示すブロック図である。この画像描画装置は、画像表
示を行うＣＲＴ１０と、ＣＲＴ１０の表示画面に対応す
る表示用データを格納するフレームバッファ１２と、フ
レームバッファ１２に対して所望の矩形画像の描画等を
行う二次元描画回路１４と、フレームバッファ１２に対
して三次元描画を行うための奥行きデータ（Ｚ値）を格
納するＺバッファ１６と、Ｚバッファ１６に格納された
奥行きデータに基づいてフレームバッファ１２に三次元
描画を行う三次元直線描画回路１８と、Ｚバッファ１６
に対して所望の矩形領域のデータ設定等を行うＺバッフ
ァ設定回路２０と、本画像描画装置の全体的な制御を行
うプロセッサ２２と、プロセッサ２２の制御プログラム
やワークエリアを提供するメインメモリ２４とを有す
る。以上のような構成において、まず、プロセッサ２２
は、メインメモリ２４上に二次元描画データを作成す
る。この二次元描画データは、例えば線分（直線）の集
まりとして構成され、これをフレームバッファ１２に書
き込むことにより、ＣＲＴ１０に画像が表示される。
を示すブロック図である。この画像描画装置は、画像表
示を行うＣＲＴ１０と、ＣＲＴ１０の表示画面に対応す
る表示用データを格納するフレームバッファ１２と、フ
レームバッファ１２に対して所望の矩形画像の描画等を
行う二次元描画回路１４と、フレームバッファ１２に対
して三次元描画を行うための奥行きデータ（Ｚ値）を格
納するＺバッファ１６と、Ｚバッファ１６に格納された
奥行きデータに基づいてフレームバッファ１２に三次元
描画を行う三次元直線描画回路１８と、Ｚバッファ１６
に対して所望の矩形領域のデータ設定等を行うＺバッフ
ァ設定回路２０と、本画像描画装置の全体的な制御を行
うプロセッサ２２と、プロセッサ２２の制御プログラム
やワークエリアを提供するメインメモリ２４とを有す
る。以上のような構成において、まず、プロセッサ２２
は、メインメモリ２４上に二次元描画データを作成す
る。この二次元描画データは、例えば線分（直線）の集
まりとして構成され、これをフレームバッファ１２に書
き込むことにより、ＣＲＴ１０に画像が表示される。
【０００３】また、二次元描画回路１４は、特定の二次
元画像をフレームバッファ１２に高速に書き込む専用の
回路であり、具体的には二次元直線を描画する専用回
路、二次元矩形領域を塗りつぶす専用回路、次元矩形領
域を他の位置に転送する専用回路等が存在する。この二
次元描画回路１４では、上述のような二次元画像の形状
や位置を特定するためのアドレス等を設定するととも
に、描画する色データ等を設定することにより、描画す
る二次元画像の属性に応じた規則的な座標演算動作によ
って高速の描画を実現するものである。
元画像をフレームバッファ１２に高速に書き込む専用の
回路であり、具体的には二次元直線を描画する専用回
路、二次元矩形領域を塗りつぶす専用回路、次元矩形領
域を他の位置に転送する専用回路等が存在する。この二
次元描画回路１４では、上述のような二次元画像の形状
や位置を特定するためのアドレス等を設定するととも
に、描画する色データ等を設定することにより、描画す
る二次元画像の属性に応じた規則的な座標演算動作によ
って高速の描画を実現するものである。
【０００４】次に、三次元描画には、Ｚバッファ１６お
よび三次元直線描画回路１８とを用いて行う。Ｚバッフ
ァ１６は、フレームバッファ１２に描画してある各画素
（ＸＹ座標）に対し、各画素がもっている奥行きデータ
（Ｚ値）を格納したものである。三次元直線描画回路１
８は、プロセッサ２２より入力された三次元直線のＸＹ
座標における各点の奥行きデータ（ソースＺ値）と、Ｚ
バッファ１６に予め格納されている奥行きデータ（ディ
スティネーションＺ値）とを比較し、奥行きの小さい方
のデータを選択してフレームバッファ１２上のデータを
書き換える処理を行うものである。これにより、三次元
物体を二次元画像として描く場合に、手前の物体によっ
て後ろの物体が隠されるような、自然な画像を描くこと
ができる。
よび三次元直線描画回路１８とを用いて行う。Ｚバッフ
ァ１６は、フレームバッファ１２に描画してある各画素
（ＸＹ座標）に対し、各画素がもっている奥行きデータ
（Ｚ値）を格納したものである。三次元直線描画回路１
８は、プロセッサ２２より入力された三次元直線のＸＹ
座標における各点の奥行きデータ（ソースＺ値）と、Ｚ
バッファ１６に予め格納されている奥行きデータ（ディ
スティネーションＺ値）とを比較し、奥行きの小さい方
のデータを選択してフレームバッファ１２上のデータを
書き換える処理を行うものである。これにより、三次元
物体を二次元画像として描く場合に、手前の物体によっ
て後ろの物体が隠されるような、自然な画像を描くこと
ができる。
【０００５】図１３は、三次元直線描画回路１８の構成
を示すブロック図である。この三次元直線描画回路１８
は、プロセッサ２２より入力されたソースＺ値を格納す
るレジスタ１０２と、このレジスタ１０２に格納された
ソースＺ値とＺバッファ１６に格納されているディステ
ィネーションＺ値とを比較する比較器１０４と、描画時
にＡＮＤ、ＯＲ、ＸＯＲ等の論理回路によってソース値
と元々フレームバッファ１２上に存在しているデータと
の論理演算を行い、その結果を描画データに反映させる
ためのＲＯＰ（Raster Operation Processor）回路１０
６と、描画する直線の始点と終点の座標パラメータを与
えることにより、フレームバッファ１２上に直線を描画
する直線演算回路１０８と、比較器１０４の演算結果に
基づいてＺバッファ１６を書き換える転送回路１１０
と、フレームバッファ１２にアクセスするためのアドレ
スを生成、制御するフレームバッファアドレス演算部１
１２と、Ｚバッファ１６にアクセスするためのアドレス
を生成、制御するＺバッファアドレス演算部１１４とを
有する。
を示すブロック図である。この三次元直線描画回路１８
は、プロセッサ２２より入力されたソースＺ値を格納す
るレジスタ１０２と、このレジスタ１０２に格納された
ソースＺ値とＺバッファ１６に格納されているディステ
ィネーションＺ値とを比較する比較器１０４と、描画時
にＡＮＤ、ＯＲ、ＸＯＲ等の論理回路によってソース値
と元々フレームバッファ１２上に存在しているデータと
の論理演算を行い、その結果を描画データに反映させる
ためのＲＯＰ（Raster Operation Processor）回路１０
６と、描画する直線の始点と終点の座標パラメータを与
えることにより、フレームバッファ１２上に直線を描画
する直線演算回路１０８と、比較器１０４の演算結果に
基づいてＺバッファ１６を書き換える転送回路１１０
と、フレームバッファ１２にアクセスするためのアドレ
スを生成、制御するフレームバッファアドレス演算部１
１２と、Ｚバッファ１６にアクセスするためのアドレス
を生成、制御するＺバッファアドレス演算部１１４とを
有する。
【０００６】図１４は、任意のベクトル（直線）を描画
する場合のＺ値の演算処理を説明する説明図である。座
標（Ｘｓ，Ｙｓ）から座標（Ｘｅ，Ｙｅ）に直線をひく
とき、直線を構成する各画素に対して座標とＺ値を算出
する。Ｚ値の演算は、プロセッサ２２により与えられ
る、始点座標（Ｘｓ，Ｙｓ）における値（Ｚｓ＝初期
値）と各画素間の増分（Ｚｉ）に基づいて、直線を構成
する各画素毎に終点座標（Ｘｅ，Ｙｅ）まで行う。そし
て、このように演算したＺ値と、その座標に元からある
画素のＺ値とを比較器１０４によって比較し、新たに演
算したＺ値が小なら、この演算結果をＺバッファ１６に
書き込み、またフレームバッファ１２ヘの画素の書き込
みを許し、新しい描画による画素を書き込む。また、新
たに演算したＺ値が大なら、Ｚバッファ１６もフレーム
メモリ１２もそのままにする（すなわち元からある画素
が残る）。なお、このような制御を三次元直線描画回路
１８としてハードウェアで行う代わりに、ソフトウエア
によって実行するシステムもある。
する場合のＺ値の演算処理を説明する説明図である。座
標（Ｘｓ，Ｙｓ）から座標（Ｘｅ，Ｙｅ）に直線をひく
とき、直線を構成する各画素に対して座標とＺ値を算出
する。Ｚ値の演算は、プロセッサ２２により与えられ
る、始点座標（Ｘｓ，Ｙｓ）における値（Ｚｓ＝初期
値）と各画素間の増分（Ｚｉ）に基づいて、直線を構成
する各画素毎に終点座標（Ｘｅ，Ｙｅ）まで行う。そし
て、このように演算したＺ値と、その座標に元からある
画素のＺ値とを比較器１０４によって比較し、新たに演
算したＺ値が小なら、この演算結果をＺバッファ１６に
書き込み、またフレームバッファ１２ヘの画素の書き込
みを許し、新しい描画による画素を書き込む。また、新
たに演算したＺ値が大なら、Ｚバッファ１６もフレーム
メモリ１２もそのままにする（すなわち元からある画素
が残る）。なお、このような制御を三次元直線描画回路
１８としてハードウェアで行う代わりに、ソフトウエア
によって実行するシステムもある。
【０００７】また、このような画像描画装置において、
Ｚバッファ１６の値を設定する方法としては、以下のよ
うなものがる。 プロセッサ２２によってＺバッファ１６を直接アクセ
スし、Ｚ値を設定するアドレスをプロセッサ２２で算出
することにより、Ｚ値を１つ１つ設定していく方法。 上述のような三次元直線描画回路１８を使用してＺバ
ッファ１６にＺ値を設定して行く方法。 Ｚバッファ設定回路２０を使つてＺ値を設定する方
法。 このうち、プロセッサ２２によって直接Ｚ値を設定する
方法では、設定する領域の各点において、Ｚ値を１つ１
つ設定していくものであるため、高速な処理が困難であ
るとともに、システム全体を制御するプロセッサ２２の
負担も大きくなる。
Ｚバッファ１６の値を設定する方法としては、以下のよ
うなものがる。 プロセッサ２２によってＺバッファ１６を直接アクセ
スし、Ｚ値を設定するアドレスをプロセッサ２２で算出
することにより、Ｚ値を１つ１つ設定していく方法。 上述のような三次元直線描画回路１８を使用してＺバ
ッファ１６にＺ値を設定して行く方法。 Ｚバッファ設定回路２０を使つてＺ値を設定する方
法。 このうち、プロセッサ２２によって直接Ｚ値を設定する
方法では、設定する領域の各点において、Ｚ値を１つ１
つ設定していくものであるため、高速な処理が困難であ
るとともに、システム全体を制御するプロセッサ２２の
負担も大きくなる。
【０００８】また、三次元直線描画回路１８を使用して
Ｚバッファ１６にＺ値を設定して行く方法では、設定す
る領域のスキャンラインを構成する各線分を、上述のよ
うな始点と終点を指定して、１本ずつ描画していくこと
により、所望の領域の設定を行うことができ、特に比較
的単純形状の図形については、上述したプロセッサ２２
で直接設定する方法に比べて高速な処理を行える。しか
し、この方法は、多数の線分を指定して描画処理を行う
ものであり、また、各点のＺ値を比較する処理が含まれ
るため、Ｚバッファ設定回路２０を使う方法に比べれば
低速である。
Ｚバッファ１６にＺ値を設定して行く方法では、設定す
る領域のスキャンラインを構成する各線分を、上述のよ
うな始点と終点を指定して、１本ずつ描画していくこと
により、所望の領域の設定を行うことができ、特に比較
的単純形状の図形については、上述したプロセッサ２２
で直接設定する方法に比べて高速な処理を行える。しか
し、この方法は、多数の線分を指定して描画処理を行う
ものであり、また、各点のＺ値を比較する処理が含まれ
るため、Ｚバッファ設定回路２０を使う方法に比べれば
低速である。
【０００９】次に、Ｚバッファ設定回路２０を使つてＺ
値を設定する方法は、三次元直線描画回路１８よりもさ
らに高速なＺ値の設定が可能である。すなわち、Ｚバッ
ファ設定回路２０は、特定の二次元画像をＺバッファ１
６に高速に書き込む専用の回路であり、Ｚバッファ１６
内の二次元領域を指定するとともに、設定するＺ値を指
定することにより、Ｚ値を設定する二次元領域の属性に
応じた規則的な座標演算動作によって高速の設定を実現
するものである。また、このようなＺバッファ設定回路
２０によって、Ｚバッファ１６内の特定領域を他の領域
に転送する動作を高速に行うこともできる。
値を設定する方法は、三次元直線描画回路１８よりもさ
らに高速なＺ値の設定が可能である。すなわち、Ｚバッ
ファ設定回路２０は、特定の二次元画像をＺバッファ１
６に高速に書き込む専用の回路であり、Ｚバッファ１６
内の二次元領域を指定するとともに、設定するＺ値を指
定することにより、Ｚ値を設定する二次元領域の属性に
応じた規則的な座標演算動作によって高速の設定を実現
するものである。また、このようなＺバッファ設定回路
２０によって、Ｚバッファ１６内の特定領域を他の領域
に転送する動作を高速に行うこともできる。
【００１０】
【発明が解決しようとする課題】しかしながら、上記従
来の画像描画装置において、Ｚバッファ１６に対する高
速な設定や転送を行うためには、専用のＺバッファ設定
回路２０を設けなければならず、高価な構成となる問題
がある。ところで、上述した二次元描画回路１４とＺバ
ッファ設定回路２０とは、特定領域の座標演算を行う部
分は類似する構成を有しているが、それぞれアクセスの
対象となるフレームバッファ１２とＺバッファ１６の属
性に対応して構成されているため、互いに流用すること
が困難である。これは、フレームバッファ１２とＺバッ
ファ１６とで１画素あたりのバイト数が異なっているこ
とに起因している。つまり、フレームバッファ１２にお
ける１画素あたりのバイト数は、このフレームバッファ
１２に格納される色データの階調度に応じて決定され、
例えば、各色成分に２５５の階調度をもたせる場合に
は、各色成分毎に１画素あたり１バイトのデータが必要
となり、４つの色成分では、１画素あたりのバイト数が
４バイト（３２ビット）となる。一方、Ｚバッファ１６
における１画素あたりのバイト数は、Ｚ値データによる
奥行きの解像度によって決定され、１画素あたりのバイ
ト数を大きくすれば、それだけ奥行き方向に複雑な立体
画像を描画できることになる。例えば１画素あたり２バ
イトのＺ値データが用いられる。そして、以上のような
フレームバッファ１２に格納される色データの階調度
と、Ｚバッファ１６に格納されるＺ値データの解像度と
は、通常は互いに異なっているため、これに対応して各
バッファの構成も異なっている。
来の画像描画装置において、Ｚバッファ１６に対する高
速な設定や転送を行うためには、専用のＺバッファ設定
回路２０を設けなければならず、高価な構成となる問題
がある。ところで、上述した二次元描画回路１４とＺバ
ッファ設定回路２０とは、特定領域の座標演算を行う部
分は類似する構成を有しているが、それぞれアクセスの
対象となるフレームバッファ１２とＺバッファ１６の属
性に対応して構成されているため、互いに流用すること
が困難である。これは、フレームバッファ１２とＺバッ
ファ１６とで１画素あたりのバイト数が異なっているこ
とに起因している。つまり、フレームバッファ１２にお
ける１画素あたりのバイト数は、このフレームバッファ
１２に格納される色データの階調度に応じて決定され、
例えば、各色成分に２５５の階調度をもたせる場合に
は、各色成分毎に１画素あたり１バイトのデータが必要
となり、４つの色成分では、１画素あたりのバイト数が
４バイト（３２ビット）となる。一方、Ｚバッファ１６
における１画素あたりのバイト数は、Ｚ値データによる
奥行きの解像度によって決定され、１画素あたりのバイ
ト数を大きくすれば、それだけ奥行き方向に複雑な立体
画像を描画できることになる。例えば１画素あたり２バ
イトのＺ値データが用いられる。そして、以上のような
フレームバッファ１２に格納される色データの階調度
と、Ｚバッファ１６に格納されるＺ値データの解像度と
は、通常は互いに異なっているため、これに対応して各
バッファの構成も異なっている。
【００１１】このため、図１２に示す構成のように、各
バッファ１２、１６への処理を高速に行うためには、フ
レームバッファ１２用の二次元描画回路１４とＺバッフ
ァ１６用のＺバッファ設定回路２０とを、それぞれ個別
に設ける必要があり、コスト低減を図る上で障害とな
る。また、上述のようなＺバッファ１６を用いた装置で
は、一般的に、価格が高くても高速なシステム構成にす
ることが多く、メモリ構成もフレームバッファとＺバッ
ファとを別メモリとし、プロセッサ２２および三次元直
線描画回路１８等とのバスインターフェースも、それぞ
れ別に設けていたため、この点からも二次元描画回路１
４とＺバッファ設定回路２０との兼用は困難であり、こ
の結果、コスト低減を図ることは困難であった。そこで
本発明の目的は、フレームバッファ用の二次元描画回路
をＺバッファ用の設定回路に流用でき、Ｚバッファの高
速設定処理とコスト低減とを両立することができる画像
描画装置を提供することにある。
バッファ１２、１６への処理を高速に行うためには、フ
レームバッファ１２用の二次元描画回路１４とＺバッフ
ァ１６用のＺバッファ設定回路２０とを、それぞれ個別
に設ける必要があり、コスト低減を図る上で障害とな
る。また、上述のようなＺバッファ１６を用いた装置で
は、一般的に、価格が高くても高速なシステム構成にす
ることが多く、メモリ構成もフレームバッファとＺバッ
ファとを別メモリとし、プロセッサ２２および三次元直
線描画回路１８等とのバスインターフェースも、それぞ
れ別に設けていたため、この点からも二次元描画回路１
４とＺバッファ設定回路２０との兼用は困難であり、こ
の結果、コスト低減を図ることは困難であった。そこで
本発明の目的は、フレームバッファ用の二次元描画回路
をＺバッファ用の設定回路に流用でき、Ｚバッファの高
速設定処理とコスト低減とを両立することができる画像
描画装置を提供することにある。
【００１２】
【課題を解決するための手段】本発明は前記目的を達成
するため、表示装置の表示画面に対応する表示用データ
を格納するフレームバッファと、前記フレームバッファ
に特定の二次元画像を描画するための座標演算を行う二
次元描画回路と、前記フレームバッファに対して三次元
描画を行うための奥行きデータを格納するＺバッファ
と、前記Ｚバッファに格納された奥行きデータに基づい
て前記フレームバッファに三次元描画を行う三次元直線
描画回路とを有する画像描画装置において、前記フレー
ムバッファおよびＺバッファの各領域を同一物理メモリ
上に設定するとともに、各バッファへのアクセスを制御
するメモリ制御回路と、前記二次元描画回路の座標演算
における１画素あたりのビット数を前記フレームバッフ
ァの描画データに対応するビット数または前記Ｚバッフ
ァの奥行きデータに対応するビット数に変更するビット
数変更手段とを設け、前記二次元描画回路の座標演算に
おける１画素あたりのビット数を前記ビット数変更手段
で変更することにより、前記フレームバッファへの描画
と前記Ｚバッファへの奥行きデータの設定とを前記二次
元描画回路の座標演算によって選択的に行うようにした
ことを特徴とする。
するため、表示装置の表示画面に対応する表示用データ
を格納するフレームバッファと、前記フレームバッファ
に特定の二次元画像を描画するための座標演算を行う二
次元描画回路と、前記フレームバッファに対して三次元
描画を行うための奥行きデータを格納するＺバッファ
と、前記Ｚバッファに格納された奥行きデータに基づい
て前記フレームバッファに三次元描画を行う三次元直線
描画回路とを有する画像描画装置において、前記フレー
ムバッファおよびＺバッファの各領域を同一物理メモリ
上に設定するとともに、各バッファへのアクセスを制御
するメモリ制御回路と、前記二次元描画回路の座標演算
における１画素あたりのビット数を前記フレームバッフ
ァの描画データに対応するビット数または前記Ｚバッフ
ァの奥行きデータに対応するビット数に変更するビット
数変更手段とを設け、前記二次元描画回路の座標演算に
おける１画素あたりのビット数を前記ビット数変更手段
で変更することにより、前記フレームバッファへの描画
と前記Ｚバッファへの奥行きデータの設定とを前記二次
元描画回路の座標演算によって選択的に行うようにした
ことを特徴とする。
【００１３】本発明の画像描画装置では、メモリ制御回
路によって、フレームバッファおよびＺバッファの各領
域を同一物理メモリ上に適宜設定するとともに、二次元
描画回路より２つのバッファ領域に選択的アクセスす
る。そして、二次元描画回路からフレームバッファへア
クセスする場合には、ビット数変更手段により二次元描
画回路の座標演算における１画素あたりのビット数をフ
レームバッファの描画データに対応するビット数に変更
してアクセスする。また、二次元描画回路からＺバッフ
ァへアクセスする場合には、ビット数変更手段により二
次元描画回路の座標演算における１画素あたりのビット
数をＺバッファの奥行きデータに対応するビット数に変
更してアクセスする。これにより、共通の二次元描画回
路によって、フレームバッファに対する特定画像の描画
や転送と、Ｚバッファに対する特定領域の設定や転送を
高速に行うことができる。また、メモリ制御回路によっ
て、Ｚバッファをフレームバッファと同様の構成とする
ことにより、物理メモリ上に１画素あたりのビット数と
大きさの等しい２つのフレームバッファを設定し、ビッ
ト数変更手段によるビット数の変更を行うことなく各フ
レームバッファへの描画を交互に行うことにより、各フ
レームバッファをアニメーション用のダブルバッファと
して用いるようなシステムも構築可能である。
路によって、フレームバッファおよびＺバッファの各領
域を同一物理メモリ上に適宜設定するとともに、二次元
描画回路より２つのバッファ領域に選択的アクセスす
る。そして、二次元描画回路からフレームバッファへア
クセスする場合には、ビット数変更手段により二次元描
画回路の座標演算における１画素あたりのビット数をフ
レームバッファの描画データに対応するビット数に変更
してアクセスする。また、二次元描画回路からＺバッフ
ァへアクセスする場合には、ビット数変更手段により二
次元描画回路の座標演算における１画素あたりのビット
数をＺバッファの奥行きデータに対応するビット数に変
更してアクセスする。これにより、共通の二次元描画回
路によって、フレームバッファに対する特定画像の描画
や転送と、Ｚバッファに対する特定領域の設定や転送を
高速に行うことができる。また、メモリ制御回路によっ
て、Ｚバッファをフレームバッファと同様の構成とする
ことにより、物理メモリ上に１画素あたりのビット数と
大きさの等しい２つのフレームバッファを設定し、ビッ
ト数変更手段によるビット数の変更を行うことなく各フ
レームバッファへの描画を交互に行うことにより、各フ
レームバッファをアニメーション用のダブルバッファと
して用いるようなシステムも構築可能である。
【００１４】
【発明の実施の形態】以下、本発明による画像描画装置
の実施の形態例について説明する。図１は、本発明の第
１の形態例による画像描画装置の構成を示すブロック図
である。この画像描画装置は、画像表示を行うＣＲＴ２
１０と、ＣＲＴ２１０の表示用のフレームバッファ２２
０および三次元描画用のＺバッファ２３０を備えるバッ
ファメモリ２４０と、バッファメモリ２４０の所望の矩
形領域の描画および設定等を行う二次元描画回路２００
と、バッファメモリ２４０に対する各バッファ領域の設
定とアクセスを制御するメモリ制御回路２５０と、Ｚバ
ッファ２３０に格納されたＺ値データに基づいてフレー
ムバッファ２２０に三次元描画を行う三次元直線描画回
路２６０と、本画像描画装置の全体的な制御を行うプロ
セッサ２７０と、プロセッサ２７０の制御プログラムや
ワークエリアを提供するメインメモリ２８０とを有す
る。三次元直線描画回路２６０は、図１３に示す三次元
直線描画回路１８と同様に、図１４に示した原理でフレ
ームバッファ２２０に三次元直線の描画を行うものであ
り、プロセッサ２７０は、三次元直線描画回路２６０に
上述したソースＺ値を供給する。三次元直線描画回路２
６０は、プロセッサ２７０からのソースＺ値とＺバッフ
ァ２３０に格納されているディスティネーションＺ値と
を比較し、この比較結果に基づいて、フレームバッファ
２２０に三次元直線の描画を行う。
の実施の形態例について説明する。図１は、本発明の第
１の形態例による画像描画装置の構成を示すブロック図
である。この画像描画装置は、画像表示を行うＣＲＴ２
１０と、ＣＲＴ２１０の表示用のフレームバッファ２２
０および三次元描画用のＺバッファ２３０を備えるバッ
ファメモリ２４０と、バッファメモリ２４０の所望の矩
形領域の描画および設定等を行う二次元描画回路２００
と、バッファメモリ２４０に対する各バッファ領域の設
定とアクセスを制御するメモリ制御回路２５０と、Ｚバ
ッファ２３０に格納されたＺ値データに基づいてフレー
ムバッファ２２０に三次元描画を行う三次元直線描画回
路２６０と、本画像描画装置の全体的な制御を行うプロ
セッサ２７０と、プロセッサ２７０の制御プログラムや
ワークエリアを提供するメインメモリ２８０とを有す
る。三次元直線描画回路２６０は、図１３に示す三次元
直線描画回路１８と同様に、図１４に示した原理でフレ
ームバッファ２２０に三次元直線の描画を行うものであ
り、プロセッサ２７０は、三次元直線描画回路２６０に
上述したソースＺ値を供給する。三次元直線描画回路２
６０は、プロセッサ２７０からのソースＺ値とＺバッフ
ァ２３０に格納されているディスティネーションＺ値と
を比較し、この比較結果に基づいて、フレームバッファ
２２０に三次元直線の描画を行う。
【００１５】本例の画像描画装置では、同一物理メモリ
であるバッファメモリ２４０上に、フレームバッファ２
２０とＺバッファ２３０を設け、メモリ制御回路２５０
により、二次元描画回路２００が両方のバッファ２２
０、２３０に自在にアクセスできるようにしたものであ
る。なお、本例において、フレームバッファ２２０は、
６４０×４８０ピクセル（画素）の大きさを有し、１ピ
クセルあたり８ビット、１６ビットまたは３２ビットの
色データを記憶するものである。上述のようにフレーム
バッファ２２０における１ピクセルあたりのビット数は
色データの階調度によって決定される。また、色データ
の階調度は、オペレータによるキーボード（図示せず）
等からの入力やアプリケーションソフトによって決定さ
れる。また、フレームバッファ２２０の先頭アドレス
は、３００００００ｈであるものとする。なお、末尾の
ｈは、１６進数であることを示している。
であるバッファメモリ２４０上に、フレームバッファ２
２０とＺバッファ２３０を設け、メモリ制御回路２５０
により、二次元描画回路２００が両方のバッファ２２
０、２３０に自在にアクセスできるようにしたものであ
る。なお、本例において、フレームバッファ２２０は、
６４０×４８０ピクセル（画素）の大きさを有し、１ピ
クセルあたり８ビット、１６ビットまたは３２ビットの
色データを記憶するものである。上述のようにフレーム
バッファ２２０における１ピクセルあたりのビット数は
色データの階調度によって決定される。また、色データ
の階調度は、オペレータによるキーボード（図示せず）
等からの入力やアプリケーションソフトによって決定さ
れる。また、フレームバッファ２２０の先頭アドレス
は、３００００００ｈであるものとする。なお、末尾の
ｈは、１６進数であることを示している。
【００１６】また、Ｚバッファ２３０は、６４０×４８
０ピクセルの大きさを有し、１ピクセルあたり１６ビッ
トまたは３２ビットのＺ値により奥行きを表すようにな
っている。上述のようにＺバッファ２３０における１ピ
クセルあたりのビット数は、Ｚ値データによる奥行きの
解像度によって決定される。また、Ｚ値データによる奥
行きの解像度は、オペレータによるキーボード等からの
入力やアプリケーションソフトによって決定される。ま
た、Ｚバッファ２３０の先頭アドレスは、３００４Ｂ０
０ｈであるものとする。また、本例における二次元描画
回路２００は、矩形領域の塗りつぶし処理を行う専用回
路として構成されている。そして、フレームバッファ２
２０に対しては、所望の矩形領域を所望の色で塗りつぶ
す処理を行う。また、Ｚバッファ２３０に対しては所望
の矩形領域にＺ値を設定して、例えば初期設定等の処理
を行うものである。
０ピクセルの大きさを有し、１ピクセルあたり１６ビッ
トまたは３２ビットのＺ値により奥行きを表すようにな
っている。上述のようにＺバッファ２３０における１ピ
クセルあたりのビット数は、Ｚ値データによる奥行きの
解像度によって決定される。また、Ｚ値データによる奥
行きの解像度は、オペレータによるキーボード等からの
入力やアプリケーションソフトによって決定される。ま
た、Ｚバッファ２３０の先頭アドレスは、３００４Ｂ０
０ｈであるものとする。また、本例における二次元描画
回路２００は、矩形領域の塗りつぶし処理を行う専用回
路として構成されている。そして、フレームバッファ２
２０に対しては、所望の矩形領域を所望の色で塗りつぶ
す処理を行う。また、Ｚバッファ２３０に対しては所望
の矩形領域にＺ値を設定して、例えば初期設定等の処理
を行うものである。
【００１７】図２は、二次元描画回路２００の構成を示
すブロック図である。図示のように、この二次元描画回
路２００は、矩形領域の塗りつぶし処理を行うための各
種パラメータを設定するレジスタ部３００と、このレジ
スタ部３００に設定されたパラメータに基づいて、フレ
ームバッファ２２０およびＺバッファ２３０に対するア
ドレス演算を行うメモリアドレス演算部３３０とを有す
る。レジスタ部３００は、描画用ピクセルバイト数設定
レジスタ３０２と、描画用先頭アドレス設定レジスタ３
０４と、始点設定レジスタ３０６と、幅・高さレジスタ
３０８と、描画モード設定レジスタ３１０と、開始設定
レジスタ３１２と、色設定レジスタ３１４とを有する。
このようなレジスタ部３００に対する各パラメータの設
定は、オペレータによるキーボード等からの入力やアプ
リケーションソフトに基づいて、フレームバッファ２２
０またはＺバッファ２３０へのアクセスに先立ち、プロ
セッサ２７０によって行われる。プロセッサ２７０は、
フレームバッファ２２０への矩形描画時とＺバッファ２
３０への矩形描画時（Ｚデータ設定時）とで、描画用先
頭アドレスや描画用ピクセルバイト数を変更した設定を
行う。二次元描画回路２００は、上述のようなレジスタ
部３００への各パラメータの設定に基づいて、メモリア
ドレス演算部３３０において矩形領域の描画ピクセルの
アドレスを演算し、このアドレスをメモリ制御回路２５
０に出力する。メモリ制御回路２５０は、メモリアドレ
ス演算部３３０からのアドレスに基づいて、フレームバ
ッファ２２０またはＺバッファ２３０にアクセスし、色
設定レスジタ３１４に格納される色データまたはＺ値デ
ータを書き込んでいく。この際、描画用先頭アドレス設
定レジスタ３０４に設定された描画用先頭アドレスに基
づいて、フレームバッファ２２０にアクセスするか、Ｚ
バッファ２３０にアクセスするかが決定される。また、
描画用ピクセルバイト数設定レジスタ３０２に設定され
たバイト数によって、フレームバッファ２２０にアクセ
スする場合にはフレームバッファ２２０に対応したバイ
ト数によるデータの書き込みが行われ、Ｚバッファ２３
０にアクセスする場合にはＺバッファ２３０に対応した
バイト数によるデータの書き込みが行われる。また、始
点設定レジスタ３０６、幅・高さレジスタ３０８、描画
モード設定レジスタ３１０、および開始設定レジスタ３
１２に設定される各パラメータの機能については、フレ
ームバッファ２２０にアクセスする場合とＺバッファ２
３０にアクセスする場合とで共通である。なお、メモリ
アドレス演算部３３０におけるアドレス演算は、例えば
メモリ制御回路２５０からの同期信号に基づいて、メモ
リ制御回路２５０におけるデータの書き込み動作に同期
しながら行われる。以下、二次元描画回路２００の詳細
について説明する。
すブロック図である。図示のように、この二次元描画回
路２００は、矩形領域の塗りつぶし処理を行うための各
種パラメータを設定するレジスタ部３００と、このレジ
スタ部３００に設定されたパラメータに基づいて、フレ
ームバッファ２２０およびＺバッファ２３０に対するア
ドレス演算を行うメモリアドレス演算部３３０とを有す
る。レジスタ部３００は、描画用ピクセルバイト数設定
レジスタ３０２と、描画用先頭アドレス設定レジスタ３
０４と、始点設定レジスタ３０６と、幅・高さレジスタ
３０８と、描画モード設定レジスタ３１０と、開始設定
レジスタ３１２と、色設定レジスタ３１４とを有する。
このようなレジスタ部３００に対する各パラメータの設
定は、オペレータによるキーボード等からの入力やアプ
リケーションソフトに基づいて、フレームバッファ２２
０またはＺバッファ２３０へのアクセスに先立ち、プロ
セッサ２７０によって行われる。プロセッサ２７０は、
フレームバッファ２２０への矩形描画時とＺバッファ２
３０への矩形描画時（Ｚデータ設定時）とで、描画用先
頭アドレスや描画用ピクセルバイト数を変更した設定を
行う。二次元描画回路２００は、上述のようなレジスタ
部３００への各パラメータの設定に基づいて、メモリア
ドレス演算部３３０において矩形領域の描画ピクセルの
アドレスを演算し、このアドレスをメモリ制御回路２５
０に出力する。メモリ制御回路２５０は、メモリアドレ
ス演算部３３０からのアドレスに基づいて、フレームバ
ッファ２２０またはＺバッファ２３０にアクセスし、色
設定レスジタ３１４に格納される色データまたはＺ値デ
ータを書き込んでいく。この際、描画用先頭アドレス設
定レジスタ３０４に設定された描画用先頭アドレスに基
づいて、フレームバッファ２２０にアクセスするか、Ｚ
バッファ２３０にアクセスするかが決定される。また、
描画用ピクセルバイト数設定レジスタ３０２に設定され
たバイト数によって、フレームバッファ２２０にアクセ
スする場合にはフレームバッファ２２０に対応したバイ
ト数によるデータの書き込みが行われ、Ｚバッファ２３
０にアクセスする場合にはＺバッファ２３０に対応した
バイト数によるデータの書き込みが行われる。また、始
点設定レジスタ３０６、幅・高さレジスタ３０８、描画
モード設定レジスタ３１０、および開始設定レジスタ３
１２に設定される各パラメータの機能については、フレ
ームバッファ２２０にアクセスする場合とＺバッファ２
３０にアクセスする場合とで共通である。なお、メモリ
アドレス演算部３３０におけるアドレス演算は、例えば
メモリ制御回路２５０からの同期信号に基づいて、メモ
リ制御回路２５０におけるデータの書き込み動作に同期
しながら行われる。以下、二次元描画回路２００の詳細
について説明する。
【００１８】図３は、本例におけるレジスタ部３００の
各設定レジスタに対するメモリアドレスとフォーマット
の関係の具体例を示す説明図である。本例のレジスタ部
３００は３２ビットの幅を有し、レジスタ部３００の先
頭アドレスは２００００００ｈであるものとする。描画
用ピクセルバイト数設定レジスタ３０２は、ビット数変
更手段を構成するものであり、アクセス対象のバッファ
２２０または２３０に対応して、矩形のアドレスを計算
する場合の１ピクセルあたりのビット数をバイト単位で
設定するレジスタであり、１ピクセルあたりのビット数
が８であれば０ｈ、１６であれば１ｈ、３２であれば２
ｈを設定する。
各設定レジスタに対するメモリアドレスとフォーマット
の関係の具体例を示す説明図である。本例のレジスタ部
３００は３２ビットの幅を有し、レジスタ部３００の先
頭アドレスは２００００００ｈであるものとする。描画
用ピクセルバイト数設定レジスタ３０２は、ビット数変
更手段を構成するものであり、アクセス対象のバッファ
２２０または２３０に対応して、矩形のアドレスを計算
する場合の１ピクセルあたりのビット数をバイト単位で
設定するレジスタであり、１ピクセルあたりのビット数
が８であれば０ｈ、１６であれば１ｈ、３２であれば２
ｈを設定する。
【００１９】描画用先頭アドレス設定レジスタ３０４
は、アクセス対象のバッファ２２０または２３０に対応
して、描画する矩形を指定する座標系の原点（０，０）
のメモリアドレスを設定するものである。始点設定レジ
スタ３０６は、塗りつぶす矩形の左上の点のピクセル座
標を設定するレジスタであり、上位１６ビットによって
Ｙ座標、下位１６ビットによってＸ座標を表すものとす
る。幅・高さレジスタ３０８は、塗りつぶす矩形の幅・
高さを表すデータを設定するものであり、上位１６ビッ
トによって高さ、下位１６ビットによって幅を表すもの
とする。なお、本例では、矩形の左上の点と矩形の幅・
高さとで矩形を指定したが、この代わりに、矩形の左上
の点と右下の点で矩形を指定しもよい。
は、アクセス対象のバッファ２２０または２３０に対応
して、描画する矩形を指定する座標系の原点（０，０）
のメモリアドレスを設定するものである。始点設定レジ
スタ３０６は、塗りつぶす矩形の左上の点のピクセル座
標を設定するレジスタであり、上位１６ビットによって
Ｙ座標、下位１６ビットによってＸ座標を表すものとす
る。幅・高さレジスタ３０８は、塗りつぶす矩形の幅・
高さを表すデータを設定するものであり、上位１６ビッ
トによって高さ、下位１６ビットによって幅を表すもの
とする。なお、本例では、矩形の左上の点と矩形の幅・
高さとで矩形を指定したが、この代わりに、矩形の左上
の点と右下の点で矩形を指定しもよい。
【００２０】描画モード設定レジスタ３１０は、直線描
画と短形描画を選択するためのレジスタであり、矩形塗
りつぶし時には１ｈを設定する。開始設定レジスタ３１
２は、描画の開始を指示するためのレジスタであり、こ
のレジスタ３１２に１を設定することで、描画を起動す
る。色設定レジスタ３１４は、矩形を塗りつぶす色、ま
たは矩形のＺ値を設定するレジスタであり、描画用ピク
セルバイト数設定レジスタ３０２の設定値に応じて、８
ビット（１バイト）なら、８ビットによる色データを設
定し、１６ビット（２バイト）なら、１６ビットによる
色データまたはＺ値を設定し、３２ビット（４バイト）
なら、３２ビットによる色データまたはＺ値を設定す
る。また、Ｚバッファ２３０のクリア時には、色設定レ
ジスタ３１４に０ｈをセットして、各点に０クリアデー
タを書き込む。Ｚバッファ２３０を用いた三次元描画で
は、Ｚバッファ２３０のクリアがしばしば必要となる
が、以上のような二次元描画回路２００によって、矩形
をＺバッファ２３０に書き込むことにより、Ｚバッファ
２３０のクリアが高速に行える。このクリアには大量な
メモリアクセスが必要となるため、二次元描画回路２０
０を使用することで処理の高速化が実現できる。
画と短形描画を選択するためのレジスタであり、矩形塗
りつぶし時には１ｈを設定する。開始設定レジスタ３１
２は、描画の開始を指示するためのレジスタであり、こ
のレジスタ３１２に１を設定することで、描画を起動す
る。色設定レジスタ３１４は、矩形を塗りつぶす色、ま
たは矩形のＺ値を設定するレジスタであり、描画用ピク
セルバイト数設定レジスタ３０２の設定値に応じて、８
ビット（１バイト）なら、８ビットによる色データを設
定し、１６ビット（２バイト）なら、１６ビットによる
色データまたはＺ値を設定し、３２ビット（４バイト）
なら、３２ビットによる色データまたはＺ値を設定す
る。また、Ｚバッファ２３０のクリア時には、色設定レ
ジスタ３１４に０ｈをセットして、各点に０クリアデー
タを書き込む。Ｚバッファ２３０を用いた三次元描画で
は、Ｚバッファ２３０のクリアがしばしば必要となる
が、以上のような二次元描画回路２００によって、矩形
をＺバッファ２３０に書き込むことにより、Ｚバッファ
２３０のクリアが高速に行える。このクリアには大量な
メモリアクセスが必要となるため、二次元描画回路２０
０を使用することで処理の高速化が実現できる。
【００２１】図４（Ａ）は、Ｚバッファ２３０の全領域
に対応する０ｈの矩形データにより、Ｚバッファ２３０
全体を０クリアした様子を示している。一方、図４
（Ｂ）に示すように、ＣＲＴ２１０の画面に表示された
ウインドウを０クリアすることもできる。また、フレー
ムバッファ２２０とＺバッファ２３０とで、１ピクセル
あたりのデータビット数（バイト数）が違う場合には、
矩形の始点・幅高さ情報から物理アドレスを計算するた
めの計算式を変えなければならないが、描画用ピクセル
バイト数設定レジスタ３０２を設けることで、フレーム
バッファ２２０上の塗りつぶしではフレームバッファ２
２０の座標指定方法（ｘ，ｙ）で矩形を指定でき、Ｚバ
ッファ２３０上の塗りつぶしでは、Ｚバッファ２３０上
の座標系（ｘ，ｙ）で矩形を指定できる。すなわち、こ
のレジスタ３０２を用いることで、フレームバッファ２
２０とＺバッファ２３０のピクセルバイト数が異なって
いても、共通の二次元描画回路２００を使用することが
できる。また、メモリアドレス演算部３３０は、以上の
ようなレジスタ部３００の設定パラメータに基づいて、
描画する各ピクセルの１点１点のアドレスを算出してい
くものである。
に対応する０ｈの矩形データにより、Ｚバッファ２３０
全体を０クリアした様子を示している。一方、図４
（Ｂ）に示すように、ＣＲＴ２１０の画面に表示された
ウインドウを０クリアすることもできる。また、フレー
ムバッファ２２０とＺバッファ２３０とで、１ピクセル
あたりのデータビット数（バイト数）が違う場合には、
矩形の始点・幅高さ情報から物理アドレスを計算するた
めの計算式を変えなければならないが、描画用ピクセル
バイト数設定レジスタ３０２を設けることで、フレーム
バッファ２２０上の塗りつぶしではフレームバッファ２
２０の座標指定方法（ｘ，ｙ）で矩形を指定でき、Ｚバ
ッファ２３０上の塗りつぶしでは、Ｚバッファ２３０上
の座標系（ｘ，ｙ）で矩形を指定できる。すなわち、こ
のレジスタ３０２を用いることで、フレームバッファ２
２０とＺバッファ２３０のピクセルバイト数が異なって
いても、共通の二次元描画回路２００を使用することが
できる。また、メモリアドレス演算部３３０は、以上の
ようなレジスタ部３００の設定パラメータに基づいて、
描画する各ピクセルの１点１点のアドレスを算出してい
くものである。
【００２２】図５は、フレームバッファ２２０とＺバッ
ファ２３０の同じ矩形に対する色設定レジスタ３１４の
設定例を示す説明図である。図５（Ａ）はフレームバッ
ファ２２０に対する描画データの例を示しており、色設
定レジスタ３１４には、塗りつぶす色を指定する「ＡＬ
ＰＨＡ」「ＲＥＤ」「ＧＲＥＥＮ」「ＢＬＵＥ」のデー
タが設定されている。また、図５（Ｂ）はＺバッファ２
３０に対するＺ値の例を示しており、Ｚ値データとして
の「Ｚ」が設定されている。また、始点設定レジスタ３
０６と幅・高さレジスタ３０８には、同じ値が設定され
ている。
ファ２３０の同じ矩形に対する色設定レジスタ３１４の
設定例を示す説明図である。図５（Ａ）はフレームバッ
ファ２２０に対する描画データの例を示しており、色設
定レジスタ３１４には、塗りつぶす色を指定する「ＡＬ
ＰＨＡ」「ＲＥＤ」「ＧＲＥＥＮ」「ＢＬＵＥ」のデー
タが設定されている。また、図５（Ｂ）はＺバッファ２
３０に対するＺ値の例を示しており、Ｚ値データとして
の「Ｚ」が設定されている。また、始点設定レジスタ３
０６と幅・高さレジスタ３０８には、同じ値が設定され
ている。
【００２３】図６は、図５（Ａ）に示すレジスタの設定
によってフレームバッファ２２０に矩形領域を塗りつぶ
した様子と、図５（Ｂ）に示すレジスタの設定によって
Ｚバッファ２３０の矩領域にＺ値を設定した様子を示し
ている。なお、図６において、レジスタ1.は描画用先頭
アドレス設定レジスタ３０４、レジスタ2.は描画用ピク
セルバイト数設定レジスタ３０２、レジスタ3.は始点設
定レジスタ３０６、レジスタ4.は幅・高さレジスタ３０
８、レジスタ5.は色設定レジスタ３１４である。なお、
二次元描画回路２００は、通常はフレームバッファ２２
０によって表示データを格納する状態に保持しておき、
Ｚバッファ２３０への設定を行う場合にだけ、一時的に
Ｚバッファ２３０への設定用のデータに書き換え、Ｚバ
ッファ２３０への設定が終了した後、自動的にフレーム
バッファ２２０用のデータに書き換えるようにする。例
えば、Ｚバッファ２３０が１ピクセルあたり３２ビット
で、フレームバッファ２２０が１ピクセルあたり３２ビ
ット以外である場合に、二次元描画回路２００の描画用
ピクセルバイト数設定レジスタ３０２を一時的に３２ビ
ットに設定し、Ｚバッファ２３０への設定を行った後、
描画用ピクセルバイト数設定レジスタ３０２をフレーム
バッファ２２０に適合する値に変更しておく。
によってフレームバッファ２２０に矩形領域を塗りつぶ
した様子と、図５（Ｂ）に示すレジスタの設定によって
Ｚバッファ２３０の矩領域にＺ値を設定した様子を示し
ている。なお、図６において、レジスタ1.は描画用先頭
アドレス設定レジスタ３０４、レジスタ2.は描画用ピク
セルバイト数設定レジスタ３０２、レジスタ3.は始点設
定レジスタ３０６、レジスタ4.は幅・高さレジスタ３０
８、レジスタ5.は色設定レジスタ３１４である。なお、
二次元描画回路２００は、通常はフレームバッファ２２
０によって表示データを格納する状態に保持しておき、
Ｚバッファ２３０への設定を行う場合にだけ、一時的に
Ｚバッファ２３０への設定用のデータに書き換え、Ｚバ
ッファ２３０への設定が終了した後、自動的にフレーム
バッファ２２０用のデータに書き換えるようにする。例
えば、Ｚバッファ２３０が１ピクセルあたり３２ビット
で、フレームバッファ２２０が１ピクセルあたり３２ビ
ット以外である場合に、二次元描画回路２００の描画用
ピクセルバイト数設定レジスタ３０２を一時的に３２ビ
ットに設定し、Ｚバッファ２３０への設定を行った後、
描画用ピクセルバイト数設定レジスタ３０２をフレーム
バッファ２２０に適合する値に変更しておく。
【００２４】次に、本例におけるＺバッファ２３０の全
領域をクリアする場合の手順について説明する。図７
は、このＺバッファ２３０のクリア時の動作手順を示す
フローチャートである。まず、プロセッサ２７０より、
レジスタ部３００の設定を行う。最初は描画モード設定
レジスタ３１０に、矩形塗りつぶしモードを指定する１
ｈを設定する（ステップＳ２）。次に、描画用先頭アド
レス設定レジスタ３０４に３００４Ｂ００ｈに設定する
（ステップＳ４）。次に、描画用ピクセルバイト数設定
レジスタ３０２に３２ｂｐｐ＝２ｈを設定する（ステッ
プＳ６）。なお、ｂｐｐは１ピクセルあたりのビット数
（ｂｉｔｐｅｒ ｐｉｘｅｌ）を示している。次に、始
点設定レジスタ３０６に（０，０）＝０ｈを設定する
（ステップＳ８）。次いで、幅・高さレジスタ３０８に
（幅６４０，高さ４８０）を設定する（ステップＳ１
０）。すなわち、ここではＺバッファ２３０の全領域を
クリアするため、Ｚバッファ２３０の全領域を指定して
いる。さらに、色設定レジスタ３１４を０ｈ（Ｚ値＝
０）に設定する（ステップＳ１２）。そして、開始設定
レジスタ３１２に１ｈを設定する（ステップＳ１４）こ
とにより、クリア処理が起動される。
領域をクリアする場合の手順について説明する。図７
は、このＺバッファ２３０のクリア時の動作手順を示す
フローチャートである。まず、プロセッサ２７０より、
レジスタ部３００の設定を行う。最初は描画モード設定
レジスタ３１０に、矩形塗りつぶしモードを指定する１
ｈを設定する（ステップＳ２）。次に、描画用先頭アド
レス設定レジスタ３０４に３００４Ｂ００ｈに設定する
（ステップＳ４）。次に、描画用ピクセルバイト数設定
レジスタ３０２に３２ｂｐｐ＝２ｈを設定する（ステッ
プＳ６）。なお、ｂｐｐは１ピクセルあたりのビット数
（ｂｉｔｐｅｒ ｐｉｘｅｌ）を示している。次に、始
点設定レジスタ３０６に（０，０）＝０ｈを設定する
（ステップＳ８）。次いで、幅・高さレジスタ３０８に
（幅６４０，高さ４８０）を設定する（ステップＳ１
０）。すなわち、ここではＺバッファ２３０の全領域を
クリアするため、Ｚバッファ２３０の全領域を指定して
いる。さらに、色設定レジスタ３１４を０ｈ（Ｚ値＝
０）に設定する（ステップＳ１２）。そして、開始設定
レジスタ３１２に１ｈを設定する（ステップＳ１４）こ
とにより、クリア処理が起動される。
【００２５】まず、クリア処理が起動されると、二次元
描画回路２００のメモリアドレス演算部３３０で以下の
数式より描画点のアドレスを計算し、メモリ制御回路２
５０に送る（ステップＳ１６）。 描画点アドレス＝先頭アドレス＋Ｘ座標×描画用ピクセ
ルバイト数＋Ｙ座標×描画用ピクセルバイト数×１スキ
ャンラインのピクセル数 メモリ制御回路２５０は、二次元描画回路２００から送
られてきた上記アドレス上に色設定レジスタ３１４の値
を書き込む（ステップＳ１８）。そして、１回の書き込
みが終わると、二次元描画回路２００のメモリアドレス
演算部３３０は、次の描画点を計算し（ステップＳ１
６）、描画用ピクセルバイト数を参考にして、アドレス
を１ピクセル分のバイト数だけ進ませて、次の描画点上
に色設定レジスタ３１４の値を書き込む（ステップＳ１
８）。また、矩形領域の右端まで描画したときは、（ス
キャンラインバイト数−矩形の幅バイト数）だけアドレ
スを進め、次のスキャンライン上の描画点の値を書き込
んでいく。以上のような動作を、矩形領域の全てのピク
セルについて実行されたか判定し（ステップＳ２０）、
終了しない場合はステップＳ１６に戻ってステップＳ１
６、Ｓ１８の処理を実行する。このように、本例の画像
描画装置では、フレームバッファ２２０用の二次元描画
回路２００を用いてＺバッファ２３０のクリアや書き換
え等を行うことができ、安価な構成で、Ｚバッファ２３
０の高速設定を実現できる。
描画回路２００のメモリアドレス演算部３３０で以下の
数式より描画点のアドレスを計算し、メモリ制御回路２
５０に送る（ステップＳ１６）。 描画点アドレス＝先頭アドレス＋Ｘ座標×描画用ピクセ
ルバイト数＋Ｙ座標×描画用ピクセルバイト数×１スキ
ャンラインのピクセル数 メモリ制御回路２５０は、二次元描画回路２００から送
られてきた上記アドレス上に色設定レジスタ３１４の値
を書き込む（ステップＳ１８）。そして、１回の書き込
みが終わると、二次元描画回路２００のメモリアドレス
演算部３３０は、次の描画点を計算し（ステップＳ１
６）、描画用ピクセルバイト数を参考にして、アドレス
を１ピクセル分のバイト数だけ進ませて、次の描画点上
に色設定レジスタ３１４の値を書き込む（ステップＳ１
８）。また、矩形領域の右端まで描画したときは、（ス
キャンラインバイト数−矩形の幅バイト数）だけアドレ
スを進め、次のスキャンライン上の描画点の値を書き込
んでいく。以上のような動作を、矩形領域の全てのピク
セルについて実行されたか判定し（ステップＳ２０）、
終了しない場合はステップＳ１６に戻ってステップＳ１
６、Ｓ１８の処理を実行する。このように、本例の画像
描画装置では、フレームバッファ２２０用の二次元描画
回路２００を用いてＺバッファ２３０のクリアや書き換
え等を行うことができ、安価な構成で、Ｚバッファ２３
０の高速設定を実現できる。
【００２６】次に、本発明の第２の形態例について説明
する。上述した例では、二次元描画回路２００として矩
形塗りつぶし回路を採用した場合について説明したが、
本例では、同様の二次元描画回路２００として矩形転送
回路を採用した場合について説明する。ウインドウ型の
ＯＳ（Ｏｐｅｒａｔｉｎｇ Ｓｙｓｔｅｍ）では、アプ
リケーションウインドウの移動が頻繁に生じる。このた
め、Ｚバッファを使用したシステムでは、フレームバッ
ファ上のデータ移動だけではなく、そのウインドウの矩
形に対応するＺバッファ上のデータの移動も必要にな
る。図８は、このようなウインドウのＣＲＴ画面上での
移動に伴って、フレームバッファ２２０の描画データと
Ｚバッファ２３０のＺ値データとが移動する状態を示し
ている。この図において、（Ａ）は、ＣＲＴ画面上の左
右の三次元アプリレーションウインドウが右下に移動し
た場合を表わし、（Ｂ）は、フレームバッファ２２０上
で矩形領域の色値データが移動した場合を表わし、また
（Ｃ）は、Ｚバッファ２３０上で矩形領域のＺ値データ
が移動した場合を表わしている。本例では、二次元描画
回路２００を用いてＺバッファ上の矩形データの移動を
高速に行うものである。
する。上述した例では、二次元描画回路２００として矩
形塗りつぶし回路を採用した場合について説明したが、
本例では、同様の二次元描画回路２００として矩形転送
回路を採用した場合について説明する。ウインドウ型の
ＯＳ（Ｏｐｅｒａｔｉｎｇ Ｓｙｓｔｅｍ）では、アプ
リケーションウインドウの移動が頻繁に生じる。このた
め、Ｚバッファを使用したシステムでは、フレームバッ
ファ上のデータ移動だけではなく、そのウインドウの矩
形に対応するＺバッファ上のデータの移動も必要にな
る。図８は、このようなウインドウのＣＲＴ画面上での
移動に伴って、フレームバッファ２２０の描画データと
Ｚバッファ２３０のＺ値データとが移動する状態を示し
ている。この図において、（Ａ）は、ＣＲＴ画面上の左
右の三次元アプリレーションウインドウが右下に移動し
た場合を表わし、（Ｂ）は、フレームバッファ２２０上
で矩形領域の色値データが移動した場合を表わし、また
（Ｃ）は、Ｚバッファ２３０上で矩形領域のＺ値データ
が移動した場合を表わしている。本例では、二次元描画
回路２００を用いてＺバッファ上の矩形データの移動を
高速に行うものである。
【００２７】図９は、本例の二次元描画回路２００の構
成を示すブロック図である。図示のように、この二次元
描画回路２００は、図２に示す構成に対してレジスタ部
３００の一部を変更したものである。すなわち、本例の
二次元描画回路２００では、転送元の矩形始点アドレス
を格納する転送元矩形始点位置設定レジスタ３２０と、
転送先の矩形始点アドレスを格納する転送先矩形始点位
置設定レジスタ３２２とを有する。また、本例において
も、描画用ピクセルバイト数設定レジスタ３０２、描画
用先頭アドレス設定レジスタ３０４、幅・高さレジスタ
３０８、描画モード設定レジスタ３１０、開始設定レジ
スタ３１２および色設定レジスタ３１４が設けられてお
り、これらは上述の図２に示す例と同様の機能を有して
いる。
成を示すブロック図である。図示のように、この二次元
描画回路２００は、図２に示す構成に対してレジスタ部
３００の一部を変更したものである。すなわち、本例の
二次元描画回路２００では、転送元の矩形始点アドレス
を格納する転送元矩形始点位置設定レジスタ３２０と、
転送先の矩形始点アドレスを格納する転送先矩形始点位
置設定レジスタ３２２とを有する。また、本例において
も、描画用ピクセルバイト数設定レジスタ３０２、描画
用先頭アドレス設定レジスタ３０４、幅・高さレジスタ
３０８、描画モード設定レジスタ３１０、開始設定レジ
スタ３１２および色設定レジスタ３１４が設けられてお
り、これらは上述の図２に示す例と同様の機能を有して
いる。
【００２８】図１０は、本例におけるレジスタ部３００
の各設定レジスタに対するメモリアドレスとフォーマッ
トの関係の具体例を示す説明図である。転送元矩形始点
位置設定レジスタ３２０は、転送元矩形領域の左上の点
のピクセル座標を格納するものであり、上位１６ビット
にＹ座標、下位１６ビットにＸ座標を格納する。転送先
矩形始点位置設定レジスタ３２２は、転送先矩形領域の
左上の点のピクセル座標を格納するものであり、上位１
６ビットにＹ座標、下位１６ビットにＸ座標を格納す
る。また、本例では、転送元矩形位置を（１０，７
０）、転送矩形幅、高さを（２１０，５０）、転送先矩
形位置を（１３０，２００）として説明する。また、本
例の色設定レジスタ３１４は、転送元の矩形領域を転送
によってクリアした後の領域に設定するＺ値を格納する
ものであり、本例では０ｈを格納するものとする。
の各設定レジスタに対するメモリアドレスとフォーマッ
トの関係の具体例を示す説明図である。転送元矩形始点
位置設定レジスタ３２０は、転送元矩形領域の左上の点
のピクセル座標を格納するものであり、上位１６ビット
にＹ座標、下位１６ビットにＸ座標を格納する。転送先
矩形始点位置設定レジスタ３２２は、転送先矩形領域の
左上の点のピクセル座標を格納するものであり、上位１
６ビットにＹ座標、下位１６ビットにＸ座標を格納す
る。また、本例では、転送元矩形位置を（１０，７
０）、転送矩形幅、高さを（２１０，５０）、転送先矩
形位置を（１３０，２００）として説明する。また、本
例の色設定レジスタ３１４は、転送元の矩形領域を転送
によってクリアした後の領域に設定するＺ値を格納する
ものであり、本例では０ｈを格納するものとする。
【００２９】次に、本例におけるＺバッファ２３０の矩
形領域を転送する場合の手順について説明する。図１１
は、このＺバッファ２３０の転送時の動作手順を示すフ
ローチャートである。まず、プロセッサ２７０より、レ
ジスタ部３００の設定を行う。最初に描画モード設定レ
ジスタ３１０に、矩形転送モードを指定する２ｈを設定
する（ステップＳ３２）。次に、描画用先頭アドレス設
定レジスタ３０４に３００４Ｂ００ｈに設定する（ステ
ップＳ３４）。次いで、描画用ピクセルバイト数設定レ
ジスタ３０２に３２ｂｐｐ＝２ｈを設定する（ステップ
Ｓ３６）。次に、転送元矩形始点位置設定レジスタ３２
０に（１０，７０）を設定する（ステップＳ３８）。次
いで、転送先矩形始点位置設定レジスタ３２２に（１３
０，２００）を設定する（ステップＳ４０）。次に、幅
・高さレジスタ３０８に（幅２１０，高さ５０）を設定
する（ステップＳ４２）。さらに、色設定レジスタ３１
４を０ｈ（Ｚ値＝０）に設定する（ステップＳ４４）。
そして、開始設定レジスタ３１２に１ｈを設定する（ス
テップＳ４６）ことにより、クリア処理が起動される。
形領域を転送する場合の手順について説明する。図１１
は、このＺバッファ２３０の転送時の動作手順を示すフ
ローチャートである。まず、プロセッサ２７０より、レ
ジスタ部３００の設定を行う。最初に描画モード設定レ
ジスタ３１０に、矩形転送モードを指定する２ｈを設定
する（ステップＳ３２）。次に、描画用先頭アドレス設
定レジスタ３０４に３００４Ｂ００ｈに設定する（ステ
ップＳ３４）。次いで、描画用ピクセルバイト数設定レ
ジスタ３０２に３２ｂｐｐ＝２ｈを設定する（ステップ
Ｓ３６）。次に、転送元矩形始点位置設定レジスタ３２
０に（１０，７０）を設定する（ステップＳ３８）。次
いで、転送先矩形始点位置設定レジスタ３２２に（１３
０，２００）を設定する（ステップＳ４０）。次に、幅
・高さレジスタ３０８に（幅２１０，高さ５０）を設定
する（ステップＳ４２）。さらに、色設定レジスタ３１
４を０ｈ（Ｚ値＝０）に設定する（ステップＳ４４）。
そして、開始設定レジスタ３１２に１ｈを設定する（ス
テップＳ４６）ことにより、クリア処理が起動される。
【００３０】クリア処理が起動されると、まず、二次元
描画回路２００のメモリアドレス演算部３３０で以下の
数式より転送元矩形領域における描画点のアドレスを計
算し、メモリ制御回路２５０に送る（ステップＳ４
８）。 描画点アドレス＝先頭アドレス＋Ｘ座標×描画用ピクセ
ルバイト数＋Ｙ座標×描画用ピクセルバイト数×１スキ
ャンラインのピクセル数 メモリ制御回路２５０は、二次元描画回路２００から送
られてきたアドレスに対応するＺバッファ２３０のＺ値
を読み取って、図示しない転送用レジスタに格納する
（ステップＳ５０）。そして、上記アドレス上に色設定
レジスタ３１４の値（０ｈ）を書き込む（ステップＳ５
２）。次に、ステップＳ４８で用いたのと同様の式によ
り、転送先矩形領域における描画点のアドレスを計算
し、メモリ制御回路２５０に送る（ステップＳ５４）。
メモリ制御回路２５０は、二次元描画回路２００から送
られてきたアドレス上に上述した転送用レジスタに格納
したＺ値を書き込む（ステップＳ５６）。そして、１回
の転送が終わると、ステップＳ４８に戻って次の描画点
の転送を行う。以上のような動作を、矩形領域の全ての
ピクセルについて実行する（ステップＳ５８）。このよ
うに、本例の画像描画装置では、フレームバッファ２２
０用の二次元描画回路２００を用いてＺバッファ２３０
の矩形領域の転送を行うことができ、安価な構成で、Ｚ
バッファ２３０の高速な書き換えを実現できる。
描画回路２００のメモリアドレス演算部３３０で以下の
数式より転送元矩形領域における描画点のアドレスを計
算し、メモリ制御回路２５０に送る（ステップＳ４
８）。 描画点アドレス＝先頭アドレス＋Ｘ座標×描画用ピクセ
ルバイト数＋Ｙ座標×描画用ピクセルバイト数×１スキ
ャンラインのピクセル数 メモリ制御回路２５０は、二次元描画回路２００から送
られてきたアドレスに対応するＺバッファ２３０のＺ値
を読み取って、図示しない転送用レジスタに格納する
（ステップＳ５０）。そして、上記アドレス上に色設定
レジスタ３１４の値（０ｈ）を書き込む（ステップＳ５
２）。次に、ステップＳ４８で用いたのと同様の式によ
り、転送先矩形領域における描画点のアドレスを計算
し、メモリ制御回路２５０に送る（ステップＳ５４）。
メモリ制御回路２５０は、二次元描画回路２００から送
られてきたアドレス上に上述した転送用レジスタに格納
したＺ値を書き込む（ステップＳ５６）。そして、１回
の転送が終わると、ステップＳ４８に戻って次の描画点
の転送を行う。以上のような動作を、矩形領域の全ての
ピクセルについて実行する（ステップＳ５８）。このよ
うに、本例の画像描画装置では、フレームバッファ２２
０用の二次元描画回路２００を用いてＺバッファ２３０
の矩形領域の転送を行うことができ、安価な構成で、Ｚ
バッファ２３０の高速な書き換えを実現できる。
【００３１】次に、本発明の第３の形態例について説明
する。この実施の形態における画像描画装置では、Ｚバ
ッファ２３０をフレームバッファ２２０と同じ大きさ
で、１ピクセルあたりのビット数を共通とすることによ
り、フレームバッファを２枚もったダブルバッファシス
テムを構築する。このダブルバッファシステムは、アニ
メーションで使用される表示システムであり、一方のフ
レームバッファに格納したアニメーションの１つの画面
（コマ）の表示中に、次に表示される画面（コマ）を他
方のフレームバッファに描画し、各フレームバッファを
ハードウェアで切り換えることにより、アニメーション
を高速化し、描画作業時の画面の乱れを防ぐようにした
システムである。上述した画像描画装置では、描画用先
頭アドレス設定レジスタ３０４の機能によって、バッフ
ァメモリ２４０上に２枚のフレームバッファを構成する
とともに、メモリ制御回路２５０によって、各フレーム
バッファを交互に選択してアニメーション描画を行い、
これと同期して、ＣＲＴ２１０の画面に表示する各フレ
ームバッファを交互に切り換えることにより、ダブルバ
ッファシステムとして機能できる。
する。この実施の形態における画像描画装置では、Ｚバ
ッファ２３０をフレームバッファ２２０と同じ大きさ
で、１ピクセルあたりのビット数を共通とすることによ
り、フレームバッファを２枚もったダブルバッファシス
テムを構築する。このダブルバッファシステムは、アニ
メーションで使用される表示システムであり、一方のフ
レームバッファに格納したアニメーションの１つの画面
（コマ）の表示中に、次に表示される画面（コマ）を他
方のフレームバッファに描画し、各フレームバッファを
ハードウェアで切り換えることにより、アニメーション
を高速化し、描画作業時の画面の乱れを防ぐようにした
システムである。上述した画像描画装置では、描画用先
頭アドレス設定レジスタ３０４の機能によって、バッフ
ァメモリ２４０上に２枚のフレームバッファを構成する
とともに、メモリ制御回路２５０によって、各フレーム
バッファを交互に選択してアニメーション描画を行い、
これと同期して、ＣＲＴ２１０の画面に表示する各フレ
ームバッファを交互に切り換えることにより、ダブルバ
ッファシステムとして機能できる。
【００３２】このようなダブルバッファシステムの機能
を、上述した三次元画像の描画機能やウインドウ表示シ
ステムと組み合わせることにより、バッファメモリ２４
０を各種の用途に幅広く応用することができ、特にマル
チメディア対応型の有益な装置を提供できる。また、以
上の各例では、二次元矩形を描画したり転送する二次元
描画回路を設けた場合について説明したが、本発明は、
二次元直線を描画する二次元描画回路を設けた場合にも
同様に適用し得るものである。
を、上述した三次元画像の描画機能やウインドウ表示シ
ステムと組み合わせることにより、バッファメモリ２４
０を各種の用途に幅広く応用することができ、特にマル
チメディア対応型の有益な装置を提供できる。また、以
上の各例では、二次元矩形を描画したり転送する二次元
描画回路を設けた場合について説明したが、本発明は、
二次元直線を描画する二次元描画回路を設けた場合にも
同様に適用し得るものである。
【００３３】
【発明の効果】以上説明したように本発明の画像描画装
置では、フレームバッファおよびＺバッファの各領域を
同一物理メモリ上に設定するとともに、二次元描画回路
の座標演算における１画素あたりのビット数を変更する
ことにより、フレームバッファへの描画とＺバッファへ
の奥行きデータの設定とを二次元描画回路の座標演算に
よって選択的に行えるようにした。これにより、フレー
ムバッファ用の二次元描画回路をＺバッファ用の設定回
路に流用でき、Ｚバッファの専用の設定回路を設けるこ
となく、Ｚバッファへの奥行きデータの設定を高速化す
ることができるので、Ｚバッファの高速設定処理とコス
ト低減とを両立することができる。
置では、フレームバッファおよびＺバッファの各領域を
同一物理メモリ上に設定するとともに、二次元描画回路
の座標演算における１画素あたりのビット数を変更する
ことにより、フレームバッファへの描画とＺバッファへ
の奥行きデータの設定とを二次元描画回路の座標演算に
よって選択的に行えるようにした。これにより、フレー
ムバッファ用の二次元描画回路をＺバッファ用の設定回
路に流用でき、Ｚバッファの専用の設定回路を設けるこ
となく、Ｚバッファへの奥行きデータの設定を高速化す
ることができるので、Ｚバッファの高速設定処理とコス
ト低減とを両立することができる。
【図１】本発明の第１の形態例による画像描画装置の構
成を示すブロック図である。
成を示すブロック図である。
【図２】図１に示す画像描画装置に設けられる二次元描
画回路の構成を示すブロック図である。
画回路の構成を示すブロック図である。
【図３】図２に示す二次元描画回路に設けられるレジス
タ部の具体例を示す説明図である。
タ部の具体例を示す説明図である。
【図４】図１に示す画像描画装置においてＺバッファの
矩形領域をクリアする様子を示す説明図である。
矩形領域をクリアする様子を示す説明図である。
【図５】図１に示す画像描画装置においてフレームバッ
ファとＺバッファの同じ矩形に対する色設定レジスタの
設定例を示す説明図である。
ファとＺバッファの同じ矩形に対する色設定レジスタの
設定例を示す説明図である。
【図６】図５に示すレジスタの設定によってフレームバ
ッファに矩形領域を塗りつぶした様子と、Ｚバッファの
矩領域にＺ値を設定した様子を示す説明図である。
ッファに矩形領域を塗りつぶした様子と、Ｚバッファの
矩領域にＺ値を設定した様子を示す説明図である。
【図７】図１に示す画像描画装置においてＺバッファを
クリアする場合の動作を示すフローチャートである。
クリアする場合の動作を示すフローチャートである。
【図８】ウインドウ表示システムにおいて、ウインドウ
のＣＲＴ画面上での移動に伴って、フレームバッファの
描画データとＺバッファのＺ値データとが移動する状態
を示す説明図である。
のＣＲＴ画面上での移動に伴って、フレームバッファの
描画データとＺバッファのＺ値データとが移動する状態
を示す説明図である。
【図９】本発明の第２の形態例による画像描画装置の二
次元描画回路の構成を示すブロック図である。
次元描画回路の構成を示すブロック図である。
【図１０】図９に示す二次元描画回路に設けられるレジ
スタ部の具体例を示す説明図である。
スタ部の具体例を示す説明図である。
【図１１】図１に示す画像描画装置においてＺバッファ
の矩形領域の転送動作を示すフローチャートである。
の矩形領域の転送動作を示すフローチャートである。
【図１２】従来の画像描画装置の構成例を示すブロック
図である。
図である。
【図１３】図１２に示す画像描画装置における三次元直
線描画回路の構成を示すブロック図である。
線描画回路の構成を示すブロック図である。
【図１４】図１３に示す三次元直線描画回路を用いて任
意のベクトル（直線）を描画する場合のＺ値の演算処理
を説明する説明図である。
意のベクトル（直線）を描画する場合のＺ値の演算処理
を説明する説明図である。
２００……二次元描画回路、２１０……ＣＲＴ、２２０
……フレームバッファ、２３０……Ｚバッファ、２４０
……バッファメモリ、２５０……メモリ制御回路、２６
０……三次元直線描画回路、２７０……プロセッサ、２
８０……メインメモリ、３００……レジスタ部、３０２
……描画用ピクセルバイト数設定レジスタ、３０４……
描画用先頭アドレス設定レジスタ、３０６……始点設定
レジスタ、３０８……幅・高さレジスタ、３１０……描
画モード設定レジスタ、３１２……開始設定レジスタ、
３１４……色設定レジスタ、３２０……転送元矩形始点
位置設定レジスタ、３２２……転送先矩形始点位置設定
レジスタ、３３０……メモリアドレス演算部。
……フレームバッファ、２３０……Ｚバッファ、２４０
……バッファメモリ、２５０……メモリ制御回路、２６
０……三次元直線描画回路、２７０……プロセッサ、２
８０……メインメモリ、３００……レジスタ部、３０２
……描画用ピクセルバイト数設定レジスタ、３０４……
描画用先頭アドレス設定レジスタ、３０６……始点設定
レジスタ、３０８……幅・高さレジスタ、３１０……描
画モード設定レジスタ、３１２……開始設定レジスタ、
３１４……色設定レジスタ、３２０……転送元矩形始点
位置設定レジスタ、３２２……転送先矩形始点位置設定
レジスタ、３３０……メモリアドレス演算部。
Claims (10)
- 【請求項１】 表示装置の表示画面に対応する表示用
データを格納するフレームバッファと、 前記フレームバッファに特定の二次元画像を描画するた
めの座標演算を行う二次元描画回路と、 前記フレームバッファに対して三次元描画を行うための
奥行きデータを格納するＺバッファと、 前記Ｚバッファに格納された奥行きデータに基づいて前
記フレームバッファに三次元描画を行う三次元直線描画
回路とを有する画像描画装置において、 前記フレームバッファおよびＺバッファの各領域を同一
物理メモリ上に設定するとともに、各バッファへのアク
セスを制御するメモリ制御回路と、 前記二次元描画回路の座標演算における１画素あたりの
ビット数を前記フレームバッファの描画データに対応す
るビット数または前記Ｚバッファの奥行きデータに対応
するビット数に変更するビット数変更手段とを設け、 前記二次元描画回路の座標演算における１画素あたりの
ビット数を前記ビット数変更手段で変更することによ
り、前記フレームバッファへの描画と前記Ｚバッファへ
の奥行きデータの設定とを前記二次元描画回路の座標演
算によって選択的に行うようにした、 ことを特徴とする画像描画装置。 - 【請求項２】 前記ビット数変更手段は、１画素あた
りのビット数をバイト単位で変更するものである請求項
１記載の画像描画装置。 - 【請求項３】 前記ビット数変更手段は、前記二次元
描画回路内に設けた１画素あたりのビット数を設定する
ビット数設定部に前記フレームバッファまたは前記Ｚバ
ッファに対応するビット数を設定するように構成される
請求項１記載の画像描画装置。 - 【請求項４】 前記二次元描画回路は、特定図形の描
画領域を設定する領域設定部を有し、 前記領域設定部に設定する描画領域のアドレスに基づい
て、前記フレームバッファまたは前記Ｚバッファに選択
的にアクセスするようにした請求項１記載の画像描画装
置。 - 【請求項５】 前記二次元描画回路は、１画素あたり
のビット数を設定するビット数設定部、前記特定図形内
に書き込むデータを設定するデータ設定部とを有し、 前記フレームバッファへの描画時には、前記ビット数設
定部に前記フレームバッファに対応するビット数を格納
するとともに、前記データ設定部に色データを格納し、 前記Ｚバッファへの設定時には、前記ビット数設定部に
前記Ｚバッファに対応するビット数を格納するととも
に、前記データ設定部に奥行きデータを格納するように
した請求項１記載の画像描画装置。 - 【請求項６】 前記二次元描画回路は、二次元直線を
描画する回路である請求項１記載の画像描画装置。 - 【請求項７】 前記二次元描画回路は、二次元矩形領
域を塗りつぶす回路である請求項１記載の画像描画装
置。 - 【請求項８】 前記二次元描画回路は、二次元矩形画
像を他の位置を転送する回路である請求項１記載の画像
描画装置。 - 【請求項９】 前記三次元直線描画回路は、入力され
た三次元直線上の各点における奥行きデータと、前記Ｚ
バッファに予め格納されている奥行きデータとを比較
し、奥行きの小さい方のデータを選択して前記フレーム
バッファ上のデータを書き換える処理を行う請求項１記
載の画像描画装置。 - 【請求項１０】 前記物理メモリ上に、１画素あたり
のビット数と大きさの等しい２つのフレームバッファを
設定し、前記ビット数変更手段によるビット数の変更を
行うことなく前記各フレームバッファへの描画を交互に
行うことにより、前記各フレームバッファをアニメーシ
ョン用のダブルバッファとして用いるようにした請求項
１記載の画像描画装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9247073A JP2976945B2 (ja) | 1997-09-11 | 1997-09-11 | 画像描画装置 |
| TW087112010A TW407306B (en) | 1997-09-11 | 1998-07-22 | CCD solid state imaging device having double-structured charge transfer electrodes |
| TW087115049A TW389857B (en) | 1997-09-11 | 1998-09-09 | Image drawing apparatus |
| US09/150,252 US6275241B1 (en) | 1997-09-11 | 1998-09-10 | High speed image drawing apparatus for displaying three dimensional images |
| EP98307388A EP0902413A3 (en) | 1997-09-11 | 1998-09-11 | Image drawing apparatus |
| KR1019980037476A KR100281949B1 (ko) | 1997-09-11 | 1998-09-11 | 영상 드로잉 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9247073A JP2976945B2 (ja) | 1997-09-11 | 1997-09-11 | 画像描画装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1186029A true JPH1186029A (ja) | 1999-03-30 |
| JP2976945B2 JP2976945B2 (ja) | 1999-11-10 |
Family
ID=17158036
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9247073A Expired - Fee Related JP2976945B2 (ja) | 1997-09-11 | 1997-09-11 | 画像描画装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6275241B1 (ja) |
| EP (1) | EP0902413A3 (ja) |
| JP (1) | JP2976945B2 (ja) |
| KR (1) | KR100281949B1 (ja) |
| TW (2) | TW407306B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002049929A (ja) * | 2000-08-04 | 2002-02-15 | Namco Ltd | 画像生成装置、ゲーム装置、画像生成方法、及び記録媒体 |
| WO2006054389A1 (ja) * | 2004-11-22 | 2006-05-26 | Sony Computer Entertainment Inc. | 描画処理装置および描画処理方法 |
| JP2009171994A (ja) * | 2008-01-21 | 2009-08-06 | Sammy Corp | 画像生成装置、遊技機、及びプログラム |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2352380B (en) * | 1999-03-01 | 2003-04-09 | Canon Kk | Memory Control |
| US6452600B1 (en) * | 1999-10-28 | 2002-09-17 | Nintendo Co., Ltd. | Graphics system interface |
| JP2004145456A (ja) * | 2002-10-22 | 2004-05-20 | Canon Inc | 情報出力装置 |
| FR2864318B1 (fr) * | 2003-12-23 | 2007-03-16 | Alexis Vartanian | Dispositif d'organisation des donnees dans la memoire de trame d'un processeur graphique |
| US7382368B1 (en) * | 2004-06-28 | 2008-06-03 | Nvidia Corporation | Planar z representation for z compression |
| US20060012602A1 (en) * | 2004-07-15 | 2006-01-19 | George Lyons | System and method for efficiently performing automatic partial transfers of image data |
| US20060017737A1 (en) * | 2004-07-22 | 2006-01-26 | Juraj Bystricky | System and method for efficiently performing automatic frame transfers of image data |
| US20060017738A1 (en) * | 2004-07-23 | 2006-01-26 | Juraj Bystricky | System and method for detecting memory writes to initiate image data transfers |
| US20060028477A1 (en) * | 2004-08-06 | 2006-02-09 | Juraj Bystricky | System and method for efficiently performing manual partial transfers of image data |
| US7804499B1 (en) | 2006-08-28 | 2010-09-28 | Nvidia Corporation | Variable performance rasterization with constant effort |
| US7898553B2 (en) * | 2006-10-19 | 2011-03-01 | Delorme Publishing Co. | Pick packet for web browser display |
| CN108182656B (zh) * | 2017-12-28 | 2021-04-30 | 深圳市创梦天地科技有限公司 | 一种图像处理方法及终端 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5029105A (en) * | 1987-08-18 | 1991-07-02 | Hewlett-Packard | Programmable pipeline for formatting RGB pixel data into fields of selected size |
| CA1316271C (en) * | 1988-10-07 | 1993-04-13 | William Joy | Apparatus for rapidly clearing the output display of a computer system |
| US5621866A (en) * | 1992-07-24 | 1997-04-15 | Fujitsu Limited | Image processing apparatus having improved frame buffer with Z buffer and SAM port |
| JPH0689090A (ja) | 1992-09-09 | 1994-03-29 | Fujitsu Ltd | 三次元グラフィックス表示装置 |
| US5497453A (en) * | 1993-01-05 | 1996-03-05 | International Business Machines Corporation | Method and apparatus for detecting and visualizing interferences between solids |
| KR100243179B1 (ko) * | 1994-06-30 | 2000-02-01 | 윤종용 | 그래픽 시스템의 신호처리방법 및 장치 |
| JPH08129647A (ja) * | 1994-10-28 | 1996-05-21 | Yamaha Corp | グラフィック装置 |
| JPH08221593A (ja) * | 1995-02-14 | 1996-08-30 | Hitachi Ltd | 図形表示装置 |
| US5748946A (en) * | 1995-02-17 | 1998-05-05 | International Business Machines Corporation | Method and apparatus for improved graphics picking using auxiliary buffer information |
| US6052129A (en) * | 1997-10-01 | 2000-04-18 | International Business Machines Corporation | Method and apparatus for deferred clipping of polygons |
| US6078336A (en) * | 1998-05-12 | 2000-06-20 | Hewlett-Packard Company | Graphics memory system that utilizes look-ahead paging for reducing paging overhead |
-
1997
- 1997-09-11 JP JP9247073A patent/JP2976945B2/ja not_active Expired - Fee Related
-
1998
- 1998-07-22 TW TW087112010A patent/TW407306B/zh not_active IP Right Cessation
- 1998-09-09 TW TW087115049A patent/TW389857B/zh not_active IP Right Cessation
- 1998-09-10 US US09/150,252 patent/US6275241B1/en not_active Expired - Lifetime
- 1998-09-11 KR KR1019980037476A patent/KR100281949B1/ko not_active IP Right Cessation
- 1998-09-11 EP EP98307388A patent/EP0902413A3/en not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002049929A (ja) * | 2000-08-04 | 2002-02-15 | Namco Ltd | 画像生成装置、ゲーム装置、画像生成方法、及び記録媒体 |
| JP4519290B2 (ja) * | 2000-08-04 | 2010-08-04 | 株式会社バンダイナムコゲームス | ゲーム装置、画像生成方法、及び記録媒体 |
| WO2006054389A1 (ja) * | 2004-11-22 | 2006-05-26 | Sony Computer Entertainment Inc. | 描画処理装置および描画処理方法 |
| JP2009171994A (ja) * | 2008-01-21 | 2009-08-06 | Sammy Corp | 画像生成装置、遊技機、及びプログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0902413A3 (en) | 2000-06-28 |
| KR100281949B1 (ko) | 2001-03-02 |
| KR19990029709A (ko) | 1999-04-26 |
| JP2976945B2 (ja) | 1999-11-10 |
| TW389857B (en) | 2000-05-11 |
| EP0902413A2 (en) | 1999-03-17 |
| US6275241B1 (en) | 2001-08-14 |
| TW407306B (en) | 2000-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5295235A (en) | Polygon engine for updating computer graphic display employing compressed bit map data | |
| US5524197A (en) | Workstation for displaying dynamic image with real-time special effects | |
| JP2976945B2 (ja) | 画像描画装置 | |
| JP3262508B2 (ja) | グラフィックス・ディスプレイ・サブシステム及び方法 | |
| US4924415A (en) | Apparatus for modifying data stored in a random access memory | |
| JP2618101B2 (ja) | 画像のレイアウト処理方法 | |
| JPH0695273B2 (ja) | デイスプレイ制御装置 | |
| JP4707782B2 (ja) | 画像処理装置およびその方法 | |
| JPH03138783A (ja) | 陰面消去回路 | |
| JP3547250B2 (ja) | 描画方法 | |
| US5777631A (en) | Method and apparatus for displaying a video window in a computer graphics display | |
| JPH05249953A (ja) | 画像表示装置 | |
| JP2002258827A (ja) | 画像表示装置 | |
| JP3324580B2 (ja) | 画像処理装置 | |
| JPH10187124A (ja) | 描画装置および描画方法 | |
| JPH0588838A (ja) | マルチウインドウ表示装置 | |
| JPH0350686A (ja) | 図形処理方式 | |
| JP3400175B2 (ja) | 表示装置 | |
| JP2787487B2 (ja) | コンピュータシステムに表示され且つ操作される線分の位置を決定する回路 | |
| JP3264941B2 (ja) | 画像表示制御方法及び装置 | |
| JPH11161255A (ja) | 画像表示装置 | |
| JP2619087B2 (ja) | ビットマップディスプレイ制御装置 | |
| JP2988936B2 (ja) | 三次元図形の処理装置 | |
| JP2510013B2 (ja) | ビットマップディスプレイ制御方式 | |
| JPH05120449A (ja) | 画像処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990810 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100910 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100910 Year of fee payment: 11 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100910 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110910 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110910 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120910 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120910 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130910 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |