JPH08221593A - 図形表示装置 - Google Patents

図形表示装置

Info

Publication number
JPH08221593A
JPH08221593A JP2495195A JP2495195A JPH08221593A JP H08221593 A JPH08221593 A JP H08221593A JP 2495195 A JP2495195 A JP 2495195A JP 2495195 A JP2495195 A JP 2495195A JP H08221593 A JPH08221593 A JP H08221593A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
mask
color
pixel
information
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2495195A
Other languages
English (en)
Inventor
Yuichi Abe
Makoto Fujita
Kazuyoshi Koga
Mitsuru Soga
和義 古賀
雄一 安部
満 曽我
良 藤田
Original Assignee
Hitachi Ltd
株式会社日立製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING; COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T15/003D [Three Dimensional] image rendering
    • GPHYSICS
    • G06COMPUTING; CALCULATING; COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T15/003D [Three Dimensional] image rendering
    • G06T15/10Geometric effects
    • G06T15/40Hidden part removal

Abstract

(57)【要約】 【目的】多角形の展開の順番を並べ変えることなくかつ
隣接する多角形の接続部が正しく表示し得る図形表示装
置の提供。 【構成】図形表示装置内に、z値によって整列された多
階層の画素情報として各階層ごとに色,図形の占める割
合、及びz値を保持する画素情報記憶部700と、新し
く描き加えられた図形の画素情報と前記画素情報記憶部
に保持されている多階層の画素情報との間で、z値の比
較を行い、比較の結果ほぼ同一の場合には互いの画素情
報に含まれるマスク値を加算し、前記画素情報記憶部に
書き込むべき画素の情報を決定する画素情報演算部50
0を設けた。 【効果】多角形の展開の順番を並べ変えることなくかつ
隣接する多角形の接続部を正しく表示することが可能と
なる。

Description

【発明の詳細な説明】

【0001】

【産業上の利用分野】本発明は三次元の図形をCRT
や、プリンタに図形のエッジにぎざぎざをなくし表示す
るアンチエイリアスの処理を行う図形表示装置に係り、
特に深さ毎に複数の画素の情報を保持するようにして画
素の書き込みレベルで画素の深さ方向の並べ変えを行わ
せるようにした図形表示装置に関する。

【0002】

【従来の技術】通常、図形をラスタースキャンのディス
プレイ(CRTなど)に表示させると、斜の線や、多角
形の辺がぎざぎざになる現象が発生する。これは、図形
を画素に展開するとき、多角形の辺の一部がかかる画素
はその図形の色を出すか,図形の外の画素であるかのど
ちらかになるため生じる。これを解決するため、従来よ
り多角形が画素に占める割合で、画素の色を決める方法
が取られてきた。

【0003】これは、例えば、特開平5−290177 号に辺
の傾きを用いて多角形の辺上の画素の多角形の割合を求
める方法が開示されている。この方式は、多角形を手前
から順番に処理を行う必要があるため、多角形を並べ変
えるための処理時間または、装置が必要になる。

【0004】順番を入れ替えない方式が、直線と,面を
例に特開平6−162209 号に示さている。この方式は、手
前にある図形を書き込む前の画像と後の画像を保持する
ことにより図形を発生する順番を任意にすることができ
るとしている。しかし、隣接する多角形の接続部につい
て考慮されていないため、局面などを小さな三角形で近
似して表示させる場合に三角形間の画素を正しく求める
ことができない。

【0005】また、特開平4−233086 号には、図形を画
素に展開するときに、原点を少しずつずらした画像を何
枚か合成することにより多角形の割合だけ画素の色がブ
レンドされるような方法が開示されている。この方式
は、多角形の順番を入れ替える必要はないが、何枚もの
画像を生成して合成しなければならないために処理時間
がその数だけ必要となる。

【0006】また、1画素を16個のさらに分割したサ
ブピクセルと呼ぶ画素に分けて、16倍の解像度の画像
を生成し、表示するときに16個のサブピクセルを平均
することによって多角形の割合だけ、画素の色がブレン
ドされるような方法も行われている。この方式も、図形
の並べ変えを行う必要はないが、16倍の画素を生成す
る必要があるため、処理時間が大きい。また、画像を保
持するメモリも16倍必要となる。

【0007】

【発明が解決しようとする課題】上記のように、従来例
では、多角形を深さ方向に並べ変える必要があり、ま
た、隣接する多角形の接続部が正しく表示されないとい
う問題があった。

【0008】本発明の目的は、多角形の展開の順番を並
べ変えることなくかつ隣接する多角形の接続部が正しく
表示し得る図形表示装置を提供することを目的とする。

【0009】

【課題を解決するための手段】本発明は、深さ情報を有
する図形を画素の情報に変換する画素生成部と,画素の
情報を格納する画素記憶部と,すでに前記画素記憶部に
格納されている画素の情報と,新たに前記画素生成部が
変換した画素の情報とにおける互いの深さ情報を各画素
位置毎に比較する比較器と,前記比較器の出力に応じ
て、前記画素記憶部に書き込むべき画素の情報を決定し
書き込む画素書き込み部を有する図形表示装置であっ
て、前記それぞれの画素の情報は、少なくとも色情報
と,深さ情報としてのZ値と,前記図形が当該画素に占
める比率から構成され、前記比較器は、前記互いのZ値
間の大小及びほぼ同一を判定する比較器であり、前記画
素書き込み部は、前記比較器の出力がほぼ同一との判定
のとき、前記互いの画素情報における前記比率を加算
し、書き込むべき画素の情報を決定することを特徴とす
る。

【0010】

【作用】本発明によれば、前記比較器により、既に画素
記憶部に格納されている画素の情報と,新たに画素生成
部が変換した画素の情報とにおける互いのZ値間の大小
関係及びほぼ同一であるか否かが判定され、この判定に
よりほぼ同一とされた場合には、前記互いの画素情報に
おける前記比率が加算され、書き込むべき画素の情報が
決定されるので、複数の図形が互いに隣接している場合
においても、その接続部を正しく表示することが可能と
なる。

【0011】尚、以下に図面を用いて具体的に説明す
る。本発明のアンチエイリアスを施した三次元の図形を
表示させるためには、ある画素の色をその図形が画素を
覆う割合に従って画像メモリに描画すればよい。しか
し、その色を決めるためには、背景の色、すでに書き込
まれた図形の色などを考慮しなければならない。

【0012】図3は既に描画されている三角形1つを含
む画素(11)の色を決める場合に、新たに描画する図
形の三次元的な位置関係でどのように色を求めるかにつ
いて示している。

【0013】図3(a)は、既に描画されている三角形
(12)の上(手前)に新たな三角形(13)が描画さ
れた場合、三角形(13)の色を該三角形が占める面積
の割合で、三角形(12)の色を該三角形が占める面積
から、三角形(13)が占める面積を引いた面積の割合
で、背景の色を三角形(12)と三角形(13)で覆わ
れていない部分の面積の割合で、それぞれの色を混ぜ合
わせる事によって求められる。

【0014】図3(b)は、既に描画されている三角形
(14)に接合して新たな三角形(15)が描画された
場合で、この場合も、三角形(15)の色と,三角形(1
4)の色と,背景の色を(a)と同じように混ぜ合わせ
ることによって求められる。図3(c)は、既に描画さ
れている三角形(16)の下(奥)に新たな三角形(1
7)が描画された場合で、手前の三角形(16)の色を
反映する画素(11)に占める割合をそのままとし、奥の
三角形(17)の色は、三角形(16)で覆われていな
い部分の面積で混ぜ合わせる。

【0015】このような計算を行うためには、あらかじ
め奥行きの情報を三角形毎に並べ変え手前から順番に求
めていけばよい。しかし、この並べ変えを行う処理は、
図形の数が増えると膨大になり、性能の低下を招いてし
まう。そこで、本発明では、まず、ある画素を手前か
ら、見たときに見える色と,奥行きと,その図形の占め
る割合とを複数個持ち、新しい三角形におけるその場所
の奥行きに従って順番を適時入れ替え、表示される色
と,画素の占める割合を更新する。これによって、常に
画素レベルで正しく奥行きの情報を保持できるため図3
に示すそれぞれの場合の色を求めることができる。

【0016】また、本発明では、三角形が隣接する場合
の画素の奥行きが等しい事を判定するためには、各画素
の奥行きを正確に求める必要があるが、本発明では、こ
の等号判定に適切な幅を設けることによって奥行きを正
確に求めなくても良いようにしている。即ち、本来三角
形の接する場所の奥行き情報を各三角形について求めな
ければならないが、通常の三次元表示装置で用いられる
ように三角形の辺上にある画素の中心における奥行き情
報を求める簡易的な計算でも、三角形が接していると判
定できるようになる。

【0017】

【実施例】以下本発明の実施例を図1,図2,図4,図
5,図6,図7,図8,図9を用いて説明する。

【0018】まず、図1に本発明の一実施例である図形
表示装置のシステム構成を示す。このシステムは図形を
構成する多角形情報を発行するCPU(100)と,前
記多角形情報を受け、多角形の内部、及び辺上の画素情
報を発生する画素発生部(200)と,前記画素情報を
加工し、画素情報記憶部(700)に多階層画素情報を
書き込むFMアクセス部(300)と,表示を行う色で
ある表示画素情報と,深さの情報,多角形が画素を占め
る割合から構成された多階層画素情報を保持する画素情
報記憶部(700)と,常時、該画素情報記憶部(70
0)の表示画素情報を読み出し,表示を行うCRT(8
00)、あるいは、該画素情報記憶部(700)の表示
画素情報を読み出し、印刷するプリンタ(900)より
構成される。

【0019】まず、CPU(100)はプログラムに従
って、図形を構成する三角形などの多角形情報を生成し
て画素発生部(200)に送る。この多角形情報は各頂
点のx,y,z座標と輝度によって与えられる。画素発
生部(200)は、CPU(100)から得られる前記
多角形情報として、各頂点のデバイス座標系における位
置座標(x,y,z座標)、及び色情報(R,G,B)
を入力とし、前記多角形内部及び辺上の画素の座標
(x,y)を示すアドレスと,画素情報である奥行き情
報(z値),色情報(R,G,B値)、及び前記多角形
の画素に占める比率であるマスク値を計算する。FMア
クセス部(300)は画素発生部により計算された前記
画素情報と画素情報記憶部(700)より読み込んだ同
じアドレスの多階層画素情報をもとに新たな多階層画素
情報を生成し、これを画素情報記憶部(700)の同じ
座標に書き込む。CRT(800)、あるいはプリンタ
(900)は画素情報記憶部(700)に格納された多
階層画素情報の一部の色情報を読み出し表示、あるいは
印刷する。

【0020】画素発生部(200)の動作を、例えば、
三角形を描画する場合について説明する。多角形情報は
各頂点における奥行き情報であるz値及び色情報である
R,G,Bで与えられる。各頂点におけるこれらの情報
から各画素における情報を求めるには、まず、各頂点に
おける情報から補間によって各画素内の代表点における
値を求め、次に、各代表点における情報を画素の情報と
して代表させる。補間の方法としては線形補間がよく使
われており、色情報に関する線形補間はグーローシェー
ディングがよく知られている。代表点は画素の中心に置
くのが簡単である。

【0021】ここでは画素の形状を正方形と考え、多角
形の画素に占める面積比をマスク値とする。前記面積比
の求め方については、例えば特開平5−290177 号公報に
開示されてある。マスク値としては、面積比以外の比率
を用いてもよくgaussianfilterを使った比率の求め方等
がよく知られている。

【0022】画素発生部(200)は画素の座標(x,
y)を示すアドレスと該アドレスにおける画素情報、即
ち前記z値,色情報、及びマスク値をFMアクセス部(3
00)に出力する。

【0023】次にFMアクセス部(300)の構成につ
いて説明する。FMアクセス部(300)は、入力制御
部(400),メモリアクセス制御部(600)、及び
画素情報演算部(500)から成る。入力制御部(40
0)は、画素発生部(200)からアドレス(x,y)
と,該アドレスにおける画素情報を受け取り、前記アド
レスをメモリアクセス制御部(600)に、前記画素情
報を画素情報演算部(500)に送る。メモリアクセス
制御部(600)は、入力制御部から画素アドレスを受
け取ると、画素情報記憶部(700)に対して前記アド
レスとリード信号を送り、画素情報記憶部(700)よ
り受け取った前記アドレスにおける多階層画素情報を画
素情報演算部(500)に送る。画素情報演算部(500)
は、前記画素情報と前記多階層画素情報から新たな多階
層画素情報を演算し、メモリアクセス制御部(600)
に送る。メモリアクセス制御部(600)は前記新たな
多階層画素情報をライト信号と共に画素情報記憶部(7
00)に送り、格納する。

【0024】次に、画素情報記憶部(700)の構成と
動作を説明する。本実施例では、画素情報記憶部(70
0)に多階層画素情報として、2階層の画素情報を格納
する構成を示す。即ち、画素情報記憶部(700)はz
比較による上下関係における最上位から2番目までの多
角形に関する色情報,z値、及びマスク値と、3番目以
降の色情報を格納している。

【0025】具体的には、画素情報記憶部(700)は
前記上下関係における最上位の多角形に関する色情報
(color_1),z値(z_1)、及びマスク値(mask_1)を格
納するbuffer_1と,最上位から2番目の多角形に関する
色情報(color_2),z値(z_2)、及びマスク値(mask_
2)を格納するbuffer_2と、最上位から3番目以降の色
情報(color_3)を格納するbuffer_3より構成される。

【0026】画素情報記憶部(700)は、更に一般的
にn階層画素情報(nは1以上の自然数)を格納する構
成にすることも可能である。このときの画素情報記憶部
の構成を図4に示す。このとき、画素情報記憶部は前記
上下関係における最上位からk(1≦k≦n)番目のz
値を持つ多角形に関する色情報(color_k),z値(z_
k)、及びマスク値(mask_k)を格納するbuffer_kと、少
なくとも色情報(color_n+1)を格納するbuffer_n+1より
構成される。更に、buffer_n+1が色情報(color_n+1)以
外にz値(z_n+1),及びマスク値(mask_n+1)を格納する
構成も可能である。

【0027】図5で各画素における色情報,z値、及び
マスク値としてどのような値を格納するかについて説明
する。z_1は最上位にある多角形の前記画素におけるz
値,z_2 は上から2番目にある多角形のz値である。但
し、z値が同じであると判別された多角形は上から同番
目、それらの直下と判別された多角形は次番目と考え
る。z_1、及びz_2には前記画素に何も描画されていない
あいだは初期値として0が格納されている。このときは
z_1=z_2である。従って、z_1≧z_2が成り立つ。上から
k番目にあると判別される多角形をレベルkの多角形、
あるいはレベルkに属する多角形といい、レベルkを代
表するz値をレベルkのz値、レベルkの多角形全体の
和集合をレベルkの図形ということにする。このように
して、レベルに多角形を分類することによって、接合関
係にある多角形の画素は同じレベルに分類することがで
きるようになる。

【0028】mask_1はレベル1の図形が前記画素に占め
る割合で、ここではレベル1の多角形のマスク値の総和
として計算する。一般に、レベルkの図形が前記画素に
占める割合をレベルkのマスク値ということにする。ma
sk_2はレベル2のマスク値である。mask_1、及びmask_2
の初期値は0である。

【0029】color_1 は視点(31)から前記画素を見
たときの色の平均、即ち前記画素に描画された多角形そ
れぞれの色を、視点(31)から見たときの重なり合い
も考慮したマスク値、でそれぞれ重み付けした平均値で
ある。但し、色の足し算、及びマスク値との掛け算は
R,G,Bで独立に行う。ここでは画素情報記憶部(7
00)が2階層画素情報を格納している場合を考えてい
るので、レベル2までのz値しか格納されていない。こ
のためレベル3以降の多角形は、重なり合いを考慮する
際、形式的に同じレベルであると考える。即ち、レベル
3以降の多角形として処理することにする。color_2 は
視点(32)から前記画素を見たときの色の平均、即ち前
記画素に描画されたレベル2以降の多角形の色を、視点
(32)から見たときの重なり合いも考慮したマスク値で
それぞれ重み付けした平均値である。color_3も同様に
視点(33)から前記画素を見たときの色の平均であ
る。一般にレベルkの多角形の色を、それぞれのマスク
値のレベルkのマスク値に対する割合で重み付けした平
均値をレベルkの色といい、レベルk以降の多角形の色
を、レベルkのz値の直前の視点から見たときの重なり
合いも考慮したマスク値でそれぞれ重み付けした平均値
を第k視点の色ということにする。

【0030】つまり、z_1,z_2はそれぞれレベル1,レ
ベル2のz値,mask_1,mask_2はそれぞれレベル1,レ
ベル2のマスク値,color_1,color_2、及びcolor_3 は
それぞれ第1,第2及び第3視点の色を格納しているの
である。このときcolor_1 が表示色となる。色は何色で
初期化してもよいが、初期化する際color_1,colo
r_2、及びcolor_3 には全て同じ色を格納し
なければならない。

【0031】一方、重なり合いを考慮したマスク値を階
層的マスク値ということにする。階層的マスク値の求め
方としてここで採用するのは次のような簡単な方法であ
る。レベル1のマスク値はそのまま階層的マスク値とし
て採用する。レベル2の階層的マスク値はレベル1の図
形によって覆われなかった面積の割合にレベル2のマス
ク値を掛けたものとする。即ち、次式が成り立つ。

【0032】レベル2の階層的マスク値=(1−レベル
1のマスク値)×レベル2のマスク値 一般に、レベルkの階層的マスク値は次式によって計算
される。

【0033】レベルkの階層的マスク値=(1−レベル
1のマスク値)×(1−レベル2のマスク値)×…×
(1−レベル(k−1)のマスク値)×レベルkのマス
ク値 レベルkに属する多角形の階層的マスク値は、レベルk
の階層的マスク値をレベルkに属する多角形それぞれの
マスク値によって比例配分したものとする。即ち、レベ
ルkに属する多角形Aの階層的マスク値は次式によって
計算される。

【0034】レベルkに属する多角形Aの階層的マスク
値=(1−レベル1のマスク値)×(1−レベル2のマ
スク値)×…×(1−レベル(k−1)のマスク値)×
多角形Aのマスク値 以上示したように、画素情報記憶部(700)は多階層
の色情報,奥行き情報,マスク情報が格納されている
が、最終的に表示を行う画素はcolor_1 に格納されてお
り、color_1をCRT(800)、あるいはプリンタ(9
00)に出力する。

【0035】次に画素情報演算部(500)の動作を説
明する。画素情報演算部(500)はz比較部(51
0),mask演算部(520)、及びcolor 演算部(53
0)からなる(以後、誤解の生じないかぎり信号線名
と、信号名、及び信号の内容を同じ表記で表す。)。

【0036】z比較部510の入力は入力制御部(40
0)からのz_new(3)と、メモリアクセス制御部(60
0)からのz in(8)である。z in(8)は画素情報記
憶部(700)の前記多階層画素情報におけるレベル1
のz値z_1 inと、レベル2のz値z_2 in を合わせて表
現したものである。z比較部の出力はmask 演算部(5
20)、及びcolor演算部(530)へのz_comp(10)
と、メモリアクセス部(600)へのz out(9)であ
る。z_compはz_newとz_1 in、及びz_2 inとの比較の結
果である。z outは画素情報記憶部(700)への出力で
ある多階層画素情報におけるレベル1のz値z_1 out
と、レベル2のz値z_2 outを合わせて表現したもので
ある。

【0037】z_1 inとz_2 in の間にz_1 in>z_2 inな
る関係が成り立っているので、z_newとz_1 in、及びz_2
inとの大小関係は以下の5つの場合に別れる。

【0038】(A)z_new>z_1 in (B)z_new=z_1 in (C)z_1 in>z_new>z_2 in (D)z_new=z_2 in (E)z_2 in>z_new 但し、(B)と(D)の場合の等号の判定は厳密に等し
くなくとも良く、後述の様に、ある幅をもって行っても
良い。z比較部(510)は前記5つの場合のうちどれ
であるかを判定してその結果をz_compとしてmask演算部
(520)、及びcolor 演算部(530)へ送り、それ
ぞれの場合に応じて以下の処理を行う。z_compが(A)
の場合、z_newをz_1 outとし、z_1 inをz_2 outとす
る、(B)の場合、z_1 inをz_1 outとし、z_2 inをz_2
outとする、(C)の場合、z_1 inをz_1 outとし、z_n
ewをz_2 outとする、(D)の場合、z_1 inをz_1 outと
し、z_2 inをz_2 outとする、(E)の場合、z_1 inをz
_1 outとし、z_2 inをz_2 outとする。

【0039】mask演算部(520)の入力は入力制御部
(400)からのmask_new(2)と、メモリアクセス制
御部(600)からのmask in(6)、及び前記z_comp
である。mask inは画素情報記憶部(700)における
レベル1のマスク値mask_1 inと、レベル2のマスク値m
ask_2 inを合わせて表現したものである。mask 演算部
(520)の出力はメモリアクセス制御部(600)へ
のmask out(7)である。mask outはレベル1のマスク
mask_1 outと、レベル2のマスク値mask_2 outを合わせ
て表現したものである。

【0040】mask演算部はz_compに従い以下の5つの処
理のうちの何れかを行う。

【0041】z_compが(A)の場合、mask_newをmask_1
outとし、mask_1 inをmask_2 outとする、(B)の場
合、mask_1 in+mask_newをmask_1 outとし、mask_2 in
をmask_2outとする、(C)の場合、mask_1 inをmask_1
outとし、mask_newをmask_2 outとする、(D)の場
合、mask_1 inをmask_1 outとし、mask_2 in+mask_new
をmask_2outとする、(E)の場合、mask_1 inをmask_1
outとし、mask_2 inをmask_2 outとする。このとき
(B)、及び(D)の場合にはmask_1 in+mask_new、
及びmask_2 in+mask_newが1を越えてしまうことがあ
るので、もし1を越えたときには1にするという操作を
行う。この操作は、mask_new と、例えば1−mask_1 i
n、即ちレベル1におけるマスク値の空きとを比較し
て、小さいほうを新たにmask_newとして採用するのと同
じことである。

【0042】color演算部(530)の入力は入力制御
部(400)からのcolor_new(1),mask_new(2)
と,メモリアクセス制御部(600)からのcolor in
(4),mask in(6)、及びz比較部(510)からのz
_comp(10)である。color inは画素情報記憶部(70
0)における第1視点の色color_1 inと第2視点の色co
lor_2 in、及び第3視点の色color_3 inを合わせて表現
したものである。color演算部(530)の出力はメモ
リアクセス制御部(600)へのcolor out(5)であ
る。color outは画素情報記憶部(700)における第
1視点の色,color_1 outと、第2視点の色,color_2 o
ut、及び第3視点の色、color_3 outを合わせて表現し
たものである。

【0043】color演算部はz_compに従い以下の5つの
処理のうちの何れかを行う。

【0044】z_compが(A)の場合、color_2 inをcolo
r_3 outとし、color_1 inをcolor_2 outとし、color_1
in+(color_new−color_1 in)×mask_newをcolor_1 o
utとする。

【0045】(B)の場合、color_3 inをcolor_3 out
とし、color_2 inをcolor_2 outとし、color_1 in+(c
olor_new−color_2 in)×mask_newをcolor_1 outとす
る。

【0046】(C)の場合、color_2 inをcolor_3 out
とし、color_2 in+(color_new−color_2 in)×mask_ne
wをcolor_2 outとし、color_1 in+(color_new−color_
2 in)×(1−mask_1 in)×mask_newをcolor_1 outとす
る。

【0047】(D)の場合、color_3 inをcolor_3 out
とし、color_2 in+(color_new−color_3 in)×mask_ne
wをcolor_2 outとし、color_1 in+(color_new−color_
3 in)×(1−mask_1 in)×mask_newをcolor_1 outとす
る。

【0048】(E)の場合、color_3 in+(color_new−
color_3 in)×mask_newをcolor_3 outとし、color_2 in
+(color_new−color_3 in)×(1−mask_2 in)×mask_n
ewをcolor_2 outとし、color_1 in+(color_new−color
_3 in)×(1−mask_1 in)×(1−mask_2 in)×mask_ne
wをcolor_1 outとする。

【0049】但し、(B)、及び(D)の場合にはレベ
ル1、及びレベル2におけるマスク値が1を越えてしま
うことがあるので、mask演算部(520)における処理
と同様に、例えばmask_new と1−mask_1 in、即ちレベ
ル1におけるマスク値の空きとを比較して、小さいほう
を新たにmask_newとして採用するという操作を行う。つ
まり、(B)の場合のmask_newはmin(mask_new,mask_
1 in)の意味であり、(D)の場合のmask_newはmin(m
ask_new,mask_2 in)の意味である。

【0050】図6にz比較部(510)の構成図を示
す。

【0051】比較器(511)の入力はメモリアクセス
制御部(600)からのz_1 in(81)と、z_2 in(8
2),入力制御部(400)からのz_new(3)と、レジ
スタz_margin_1(512)の出力w_1と、レジスタz_marg
in_2レジスタ(513)の出力からのw_2 である。z_ma
rginレジスタ(512),(513)はz比較を行う際の
等号判定における幅(マージン)を保持しておくレジス
タである。例えば、wを等号判定におけるマージンとす
ると、xがyとy+w>x>y−wの関係にあるとき、
xとyが等しいと判定する。

【0052】比較器(511)の出力はz_comp(10)
である。z_comp(10)は5ビットの信号で、最上位ビ
ットから順にA,B,C,D,Eと名前を付けることに
する。入力条件と出力の関係を図9に示す。A〜Eのそ
れぞれの場合に対して、A〜Eのうち何れか1つのビッ
トのみに1がたつ。BとDの条件は入力値の関係次第で
は同時に真になりうる。この場合はBのみが成り立って
いると考えて、出力は(B)に従うものとする。即ち、
Dを厳密に書けば、min(z_1 in −w_1,z_2 in+w_2)
≧z_new≧z_2 in−w_2 となる。この注意の下にA〜E
は互いに排反となり、比較器(511)の出力は矛盾無
く一意に定まる。

【0053】ここで、比較器(511)の入力であるレ
ジスタz_margin_1(512)、及びレジスタz_margin_2
(513)はそれぞれz_newとz_1 in(81)についての
等号判定におけるマージンw_1、及びz_newとz_2 in(8
2)についての等号判定におけるマージンw_2 を格納し
ている。画素情報記憶部(700)に格納されているレ
ベルkのz値と画素発生部(200)が発生する画素情
報のz値との等号判定は該画素情報がレベルkに属する
かどうかの判定である。即ち、新しく展開する多角形と
既に展開したレベルkの多角形が接合関係があるかどう
かを判定している。従って、マージンの取り方が適切で
なければ接合関係の判定を誤る可能性がある。マージン
は定数でもよいが、z_1 in,z_2 inの変化率、及びz_1
in,z_2inの差、等を考慮したものであることが望まし
く、図6に記載していないが、レジスタz_magin_1(5
12)と、レジスタz_magin_2(513)は、CPU1
00によって書き換えることができるようになってい
る。

【0054】一方、この比較器(511)の出力である
z_comp(10)は画素情報演算部内の全セレクタの選択
制御信号として使われる。そこで、図6〜図8の各セレ
クタは、入力信号に選択される条件をz_compのA〜Eの
記号を付けて示した。

【0055】例えば、あるセレクタ(514)は、z_co
mpが(A)の時、z_newを出力し、(B),(C),(D),
(E)のいずれかの時には、z_1 inを出力する。

【0056】セレクタ(514)の入力はz_new
(3),z_1 in(81)、及び制御信号 z_comp(1
0)であり、z_new(3),z_1 in(81)の何れかを選
択してz_1 out(91)に出力する。

【0057】セレクタ(515)の入力はz_new
(3),z_1 in(81),z_2 in(82)、及び制御信
号z_comp(10)であり、z_new(3),z_1 in(8
1)、及びz_2in(82)の何れかを選択してz_2 out
(92)に出力する。セレクタ(515)は(C)のとき
z_newを、(A)のときz_1 inを、それ以外のときz_2 in
を選択する。

【0058】図7にmask演算部(520)の構成を示
す。mask演算部の(520)の入力は入力制御部(40
0)からのmask_new(2),メモリアクセス制御部(6
00)からのmask_1 in(61),mask_2 in(62)、
及びz比較部(510)からの制御信号z_comp(10)
である。

【0059】mask演算部(520)の出力はメモリアク
セス制御部(600)へのmask_1 out(71)、及びmas
k_2 out(72)である。

【0060】加算器(521)の入力はmask_new
(2)、及びmask_1 in(61)で、これらを加算した結
果をセレクタ(523)に出力する。加算器(522)
の入力はmask_new(2)、及びmask_2 in(62)で、こ
れらを加算した結果をセレクタ(524)に出力する。

【0061】セレクタ(523)の入力はmask_new
(2),加算器(521)の加算結果、mask_1 in(6
1)、及び制御信号z_comp(10)で、(A)のときmask
_new(2)、(B)のとき加算器(521)の加算結
果、それ以外のときmask_1 in(61)を選択し、飽和器
(525)へ出力する。セレクタ(524)の入力はma
sk_new(2),加算器(522)の加算結果,mask_1 i
n(61),mask_2 in(62)、及び制御信号z_comp
(10)で、(C)のときmask_new(2)、(A)のとき
mask_1 in(61)、(D)のとき加算器(522)の加
算結果、それ以外のときmask_2 in(62)を選択し、
飽和器(526)へ出力する。

【0062】飽和器(525)はセレクタ(523)の
出力と1を入力とし、両者のうち小さい方をmask_1 out
(71)として出力する。飽和器(526)はセレクタ
(524)の出力と1を入力とし、両者のうち小さい方
をmask_2 out(72)として出力する。即ち飽和器(5
25),(526)はいずれも1を越えない値を出力して
いる。

【0063】次に、図8にcolor演算部(530)の構
成を示す。color演算部(530)の入力は入力制御部
(400)からのmask_new(2),color_new(1),メ
モリアクセス制御部(600)からのmask_1 in(6
1),mask_2 in(62),color_1in(41),color_2
in(42),color_3 in(43)、及びz比較部(51
0)からのz_comp(10)であり、出力はメモリアクセス
制御部(600)へのcolor_1 out(51),color_2 o
ut(52)、及びcolor_3 out(53)である。

【0064】減算器(531)はmask_1 in(61)を
入力とし、1からmask_1 in(61)を減算した結果を
出力する。減算器(532)はmask_2 in(62)を入力
とし、1からmask_2 in(62)を減算した結果を出力
する。飽和器(534)はmask_new(2)、及び減算器
(531)の出力を入力とし、両者のうち小さい方をセ
レクタ(536)に出力する。飽和器(535)はmask
_new(2)、及び減算器(532)の出力を入力とし、
両者のうち小さい方をセレクタ(536)に出力する。
セレクタ(536)はmask_new(2),飽和器(53
4)の出力,飽和器(535)の出力、及び制御信号z_
comp(10)を入力とし、(B)のとき、飽和器(53
4)の出力を、(D)のとき、飽和器(535)の出力
を、それ以外のとき、mask_new(2)を選択して乗算器
(539)に出力する。セレクタ(536)の出力はma
sk_new(2)の値を各レベルのマスク値に足し込んだと
きに、総和が1を越えないように修正した値である。

【0065】セレクタ(537)はcolor_1 in(4
1),color_2 in(42),color_3 in(43)、及び
制御信号z_comp(10)を入力とし、(A)のとき、colo
r_1 out(51)を、(B)、及び(C)のとき、color
_2 out(52)を、それ以外のとき、color_3 out(5
3)を選択し、減算器(538)に出力する。減算器
(538)はcolor_new(1)、及びセレクタ(53
7)の出力を入力とし、color_new(1)からセレクタ
(537)の出力を減算したものを乗算器(539)に出
力する。乗算器(539)はセレクタ(536)の出力、
及び減算器(538)の出力を入力とし、これらを乗算し
た結果を出力する。

【0066】加算器(544)は乗算器(539)の出
力とcolor_3 in(43)を入力とし、これらを加算した
結果をセレクタ(545)に出力する。セレクタ(54
5)はcolor_2 in(42),加算器(544)の出力,
color_3 in(43)、及び制御信号z_comp(10)を入
力とし、(A)、及び(C)のとき、color_2 in(42)
を、(E)のとき、加算器(544)の出力を、それ以
外のとき、color_3 in(43)を出力する。セレクタ
(545)の出力がcolor_3 out(53)である。乗算器
(540)は減算器(531)の出力と乗算器(53
9)の出力を入力とし、これらを乗算した結果を出力す
る。乗算器(550)は減算器(531)の出力と乗算
器(539)の出力を入力とし、これらを乗算した結果
を出力する。セレクタ(541)は乗算器(539),
(550)の出力、及び制御信号z_comp(10)を入力
とし、(E)のとき乗算器(550)の出力を、それ以
外のとき、乗算器(539)の出力を選択し、加算器
(546)に出力する。加算器(546)はセレクタ
(541)の出力とcolor_2 in(42)を入力とし、こ
れらを加算した結果をセレクタ(547)に出力する。
セレクタ(547)はcolor_1 in(41),color_2 in
(42),加算器(546)の出力、及び制御信号z_co
mp(10)を入力とし、(A)のとき、color_1 in(4
1)を、(B)のとき、color_2 in(42)を、それ以
外のとき、加算器(546)の出力を選択し、出力す
る。セレクタ(547)の出力がcolor_2 out(52)
である。

【0067】乗算器(542)は減算器(532)の出
力と乗算器(540)の出力を入力とし、これらを乗算
した結果をセレクタ(543)に出力する。セレクタ(5
43)は乗算器(540),(542),乗算器(53
9)の出力、及び制御信号z_comp(10)を入力とし、
(E)のとき、乗算器(542)の出力を、(C)、及
び(D)のとき、乗算器(540)の出力を、それ以外
のとき、乗算器(539)の出力を選択し、加算器(5
48)に出力する。加算器(548)はセレクタ(54
3)の出力とcolor_1 in(41)を入力とし、これらを
加算した結果を出力する。加算器(548)の出力がco
lor_1 out(51)である。

【0068】以上示した実施例によれば、常に視線に近
いzレベルの多角形と,3レベル以降から背景までの色
と,多角形の占有率とz値とを画素情報記憶部(70
0)に格納していることにより、あらかじめ、多角形情
報を視線に近い方から展開するような操作は必要なくな
る。

【0069】次に図2を用いて、他の一実施例の構成を
示す。図1に示した実施例において、画素情報記憶部
(700)のレベルkの色情報には、レベルk+1以降
から見える色が格納されているのに対して、図2に示す
実施例ではレベルkの多角形を展開した色が格納されて
いる。例えば、color_1 には、レベル1である最上位
(一番視点側)の多角形の色情報が格納されている。即
ち、画素情報演算部のcolor演算部は、z比較部のz_com
pに従って、(A)の場合、color_2in+(1−mask_2i
n)×color_3inをcolor_3outとし、color_1inをcolor_2
outとし、color_new×mask_newをcolor_1outとする。

【0070】(B)の場合、color_3inをcolor_3outと
し、color_2inをcolor_2outとし、color_1in×mask_1in
+color_new×mask_newをcolor_1outとする。

【0071】(C)の場合、color_2in+(1−mask_2i
n)×color_3inをcolor_3outとし、color_new×mask_ne
wをcolor_2outとし、color_1inをcolor_1outとする。

【0072】(D)の場合、color_3inをcolor_3outと
し、color_2in×mask_2in+color_new×mask_newをcolo
r_2outとし、color_1inをcolor_1outとする。

【0073】(E)の場合、color_3in+(color_new−
color_3in)×mask_newをcolor_3outとし、color_2inを
color_2outとし、color_1inをcolor_1outとする。

【0074】mask演算部,z比較部の動作は、第1の実
施例と同じである。

【0075】このようにして格納された多階層画素情報
は、color 合成部(1000)に渡され、CRT又はプ
リンタに出力される。color 合成部(1000)は、画
素情報記憶部(700)より、各レベルの色情報とマス
ク情報を受け取り、次の計算を行う。即ち、表示する画
素の色は、 color_1+(1−mask_1)×color_2+(1−mask_1)×(1
−mask_2)×color_3 と求められる。

【0076】このように、本第2の実施例によれば、co
lor 合成器(1000)によって、多階層画素情報が表
示すべき画素の色を合成するため、前述のように画素情
報演算部(500)のcolor演算部の演算内容を簡単に
実現できるようになる。

【0077】図10は、マスク情報として、図形の画素
に占める面積の他に多角形が画素のどの部分を覆ってい
るかという領域情報を保持する方法の一例を示す。

【0078】ここでは1画素を4×4に分割し、16個
の領域のうちどの領域を図形が覆っているかという情報
を3階層分記憶する場合を示す。

【0079】色計算において有効なのは各領域を覆う最
も手前の図形だけである。従ってメモリ容量を減らす上
で、各階層毎に領域情報を保持するのではなく、各領域
毎にその領域を覆っている最も手前の図形のレベルを保
持するようにした方がよい。領域情報はmaskに保持され
ている。各領域には2bit が割り当てられており、領域
毎にその領域を覆っている最も手前の図形のレベルとし
て、レベル1,レベル2,レベル3,レベル4以下、の
4つのうちのいずれかを指定することができる。1と数
字の付された領域は、その領域が画素内で最も手前にあ
る図形によって覆われていることを示している。2と数
字の付された領域は、その領域が画素内で最も手前にあ
る図形によっては覆われないが、手前から2番目の図形
で覆われている。3と数字の付された領域は、その領域
が画素内で手前から2番目までの図形によって覆われな
いが、手前から3番目の図形で覆われている。4と数字
の付された領域は、それ以外、つまりその領域が画素内
で手前から3番目までの図形によっては覆われないこと
を示している。

【0080】buffer_1にはレベル1に関する色とZ値が
保持されている。buffer_2,buffer_3も同様である。bu
ffer_4にはレベル4以降の色に関する情報、つまり第4
視点の色が保持されている。レベル1,2,3に関する
色としては、上記図2に示した実施例のように各レベル
の色を保持しておく。この場合システム構成は2階層か
ら3階層へ増えることを除けば、図2のシステム構成と
ほとんど同じである。ただし、画素発生部とz比較部,
mask演算部,color 演算部は多少処理が異なる。

【0081】次に画素発生部とz比較部,mask演算部,
color 演算部の動作について説明する。

【0082】画素発生部はマスク値mask_newとして領域
情報を出力すればよい。つまり、mask_newは、各領域に
対してその領域が新たに描画される図形によって覆われ
ているか否かという1bit (覆われていれば1、いなけ
れば0)の情報を16個の領域分、計16bit のビット
列である。このビット列には、例えば左上の領域から右
に、上から下にという順序で各領域についての1bit の
情報が格納されている。

【0083】これを行うのにエッジ情報を使ってテープ
を引く方法がよく知られている。

【0084】z比較部の処理は2階層から3階層へ増え
ることに伴い、z_newとz_1 in,z_2in、及びz_3 inとの
大小関係は以下の7つの場合に別れる。

【0085】(A)z_new>z_1 in (B)z_new=z_1 in (C)z_1 in>z_new>z_2 in (D)z_new=z_2 in (E)z_2 in>z_new>z_3 in (F)z_new=z_3 in (G)z_3 in>z_new maskに保持されている領域情報はmask演算部,color 演
算部、及びcolor 合成部に出力される際、mask_1 in,m
ask_2 in,mask_3 in、及びmask_4 inに分解される。今
の場合、mask_1 inはレベル1の図形が覆っている領域
(図10で1の数字が付されてある領域)だけが1でそ
の他は0という16bit のビット列で、mask_2 in は図
3で2の数字が付されてある領域が1でその他は0とい
うビット列、 mask_3 in,mask_4 inも同様である。

【0086】従って、mask_k in&mask_1 in、(k,1
=1,2,3,4、かつ、k≠1)は全て0のビット列
である。

【0087】mask演算部はz比較の結果z_compに従っ
て、上記7つの場合で以下のように処理が異なる。

【0088】(A)の場合、mask_newをmask_1 outと
し、mask_1 in&〜mask_newをmask_2out、mask_2 in&
〜mask_newをmask_3 outとする、(B)の場合、mask_1
in|mask_newをmask_1 outとし、mask_2 in&〜mask_n
ewをmask_2 out、mask_3 in&〜mask_newをmask_3 out
とする、(C)の場合、mask_1 inをmask_1 outとし、m
ask_new&〜mask_1 inをmask_2out、mask_3 in&〜mask
_newをmask_3 outとする、(D)の場合、mask_1 inをm
ask_1 outとし、(mask_2 in&〜mask_1 in)|mask_new
をmask_2 out、mask_3 in&〜mask_newをmask_3 outと
する、(E)の場合、mask_1 inをmask_1 outとし、mas
k_2 inをmask_2 out、mask_new&〜mask_1 in&〜mask_
2 inをmask_3 outとする、(F)の場合、mask_1 inをm
ask_1 outとし、mask_2 inをmask_2 out、(mask_new&
〜mask_1 in&〜mask_2 in)|mask_3 outをmask_3outと
する。

【0089】(G)の場合、mask_1 inをmask_1 outと
し、mask_2 inをmask_2 out、mask_3 outをmask_3 out
とする。

【0090】但し、記号|,&,〜 はそれぞれビット
毎のブール和,ブール積,反転を意味している。従っ
て、mask_k out&mask_1 out、(k,l=1,2,3,
4、かつk≠1)は全て0のビット列である。mask_1 o
ut,mask_2 out,mask_3 out、及びmask_4 outはmaskに
格納される際、再び32bit (領域毎に2bit )の形に
合成される。

【0091】#mask_1 inの様に書いてビット列mask_1
inが持つ1の総数を領域の総数16で割ったもの、つま
りレベル1の図形が画素に占める面積比を表わすものと
する。

【0092】color演算部は、z比較部のz_compに従っ
て、(A)の場合、(color_4 in×#(mask_4 in&〜mas
k_new)+color_3 in×#(mask_3 in&〜mask_new))/#
(mask_4 in|mask_3 in&〜mask_new)をcolor_4 outと
し、color_2 inをcolor_3 outとし、color_1 inをcolor
_2 outとし、color_newをcolor_1 outとする。

【0093】(B)の場合、color_4 inをcolor_4 out
とし、color_3 inをcolor_3 outとし、color_2 inをcol
or_2 outとし、(color_1 in×#(mask_1 in&〜mask_ne
w)+color_new×#mask_new)/#(mask_1 in|mask_ne
w)をcolor_1 outとする。

【0094】(C)の場合、(color_4 in×#(mask_4 i
n&〜mask_new)+color_3 in×#(mask_3 in&〜(mask_
new&〜mask_1 in)))/#(mask_4 in|mask_3 in&〜(m
ask_new&〜mask_1 in))をcolor_4 outとし、color_2 i
nをcolor_3 outとし、color_newをcolor_2 outとし、co
lor_1 inをcolor_1 outとする。

【0095】(D)の場合、color_4 inをcolor_4 out
とし、color_3 inをcolor_3 outとし、(color_2 in×#
(mask_2 in&〜mask_new)+color_new×#(mask_new&
〜mask_1 in))/#(mask_2 in|(mask_new&〜mask_1 i
n))をcolor_2 outとし、color_1 inをcolor_1 outとす
る。

【0096】(E)の場合、(color_4 in×#(mask_4 i
n&〜mask_new)+color_3 in×#(mask_3 in&〜(mask_
new&〜mask_1 in&〜mask_2 in)))/#(mask_4 in|ma
sk_3 in&〜(mask_new&〜mask_1 in&〜mask_2 in))を
color_4 outとし、color_newをcolor_3 outとし、color
_2 inをcolor_2 outとし、color_1 inをcolor_1 outと
する。

【0097】(F)の場合、color_4 inをcolor_4 out
とし、(color_3 in×#(mask_3 in&〜mask_new)+colo
r_new×#(mask_new&〜mask_1 in&〜mask_2 in))/#
(mask_3 in|(mask_new&〜mask_1 in&〜mask_2 in))
をcolor_3 outとし、color_2 inをcolor_2 outとし、co
lor_1 inをcolor_1 outとする。

【0098】(G)の場合、(color_4 in×#(mask_4 i
n&〜mask_new)+color_new×#(mask_new&〜mask_1 i
n&〜mask_2 in&〜mask_3 in))/#(mask_4 in|(mask
_new&〜mask_1 in&〜mask_2 in&〜mask_3 in))をcol
or_2 outとし、color_3 inをcolor_3 outとし、color_2
inをcolor_2 outとし、color_1 inをcolor_1 outとす
る。

【0099】以上のとおり本実施例では、占有率として
領域情報を保持するものであるため、面積比を保持する
場合に比べ、より精密な色の演算が可能となる。

【0100】

【発明の効果】本発明によれば、多角形の展開の順番を
並べ変えることなくかつ隣接する多角形の接続部を正し
く表示することが可能となる。

【図面の簡単な説明】

【図1】本発明の一実施例である図形表示装置のシステ
ム構成図である。

【図2】本発明の他の実施例である図形表示装置のシス
テム構成図である。

【図3】2つの三角形の位置関係を説明する図である。

【図4】画素情報記憶部の構成図である。

【図5】1画素の概念的断面図である。

【図6】z比較部の内部ブロック図である。

【図7】mask演算部の内部ブロック図である。

【図8】color演算部の内部ブロック図である。

【図9】比較器の入力条件と出力を説明する図である。

【図10】本発明の他の実施例である画素情報記憶部内
に、領域情報を保持する構成を示す図である。

【符号の説明】

100…CPU、200…画素発生部、300…FMア
クセス部、400…入力制御部、500…画素情報演算
部、510…z比較部、511…比較器、512,513…
レジスタ、514,515,523,524,536,
537,541,543,545,547…セレクタ、
520…mask演算部、521,522,544,54
6,548…加算器、525,526,534,535
…飽和器、530…color 演算部、531,532,5
38,544…減算器、539,540,542,55
0…乗算器、600…メモリアクセス制御部、700…
画素情報記憶部、800…CRT、900…プリンタ、
1000…color 合成部。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 古賀 和義 茨城県日立市大みか町七丁目1番1号 株 式会社日立製作所日立研究所内

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】深さ情報を有する図形を画素の情報に変換
    する画素生成部と、 画素の情報を格納する画素記憶部と、 すでに前記画素記憶部に格納されている画素の情報と,
    新たに前記画素生成部が変換した画素の情報とにおける
    互いの深さ情報を各画素位置毎に比較する比較器と、 前記比較器の出力に応じて、前記画素記憶部に書き込む
    べき画素の情報を決定し書き込む画素書き込み部を有す
    る図形表示装置であって、 前記それぞれの画素の情報は、少なくとも色情報と,深
    さ情報としてのZ値と、前記図形が当該画素に占める比
    率から構成され、 前記比較器は、前記互いのZ値間の大小及びほぼ同一を
    判定する比較器であり、 前記画素書き込み部は、前記比較器の出力がほぼ同一と
    の判定のとき、前記互いの画素情報における前記比率を
    加算し、書き込むべき画素の情報を決定することを特徴
    とする図形表示装置。
  2. 【請求項2】請求項1において、前記画素記憶部は、前
    記Z値に基づいて複数階層構成を成し、最下層に記憶さ
    れる画素情報は、当該最下層に対応するZ値以下のZ値
    を有する色情報を合成した情報であることを特徴とする
    図形表示装置。
  3. 【請求項3】請求項1において、前記比較器は、前記互
    いのZ値間の差分が所定の範囲内にあるときは、前記互
    いのZ値はほぼ同一であると判定することを特徴とする
    図形表示装置。
  4. 【請求項4】請求項2において、前記複数階層構成を有
    する画素記憶部は、前記階層が上位のものほど格納する
    画素の情報量を多くしたことを特徴とする図形表示装
    置。
  5. 【請求項5】請求項1において、前記画素記憶部は、前
    記Z値に基づいて複数階層構成を成し、前記各画素は、
    複数の領域に分割され、当該分割された各領域が、前記
    複数階層のうちどの階層に対応するものであるかを表す
    情報を前記画素情報として有することを特徴とする図形
    表示装置。
JP2495195A 1995-02-14 1995-02-14 図形表示装置 Pending JPH08221593A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2495195A JPH08221593A (ja) 1995-02-14 1995-02-14 図形表示装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2495195A JPH08221593A (ja) 1995-02-14 1995-02-14 図形表示装置
US08607246 US5982376A (en) 1995-02-14 1996-02-14 Three-dimensional graphic display apparatus with improved high-speed anti-aliasing

Publications (1)

Publication Number Publication Date
JPH08221593A true true JPH08221593A (ja) 1996-08-30

Family

ID=12152313

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2495195A Pending JPH08221593A (ja) 1995-02-14 1995-02-14 図形表示装置

Country Status (2)

Country Link
US (1) US5982376A (ja)
JP (1) JPH08221593A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007514230A (ja) * 2003-12-09 2007-05-31 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 3dイメージ表示画面上で3dシーンをレンダリングするコンピュータ・グラフィックス・プロセッサおよび方法
US8089486B2 (en) 2005-03-21 2012-01-03 Qualcomm Incorporated Tiled prefetched and cached depth buffer

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2239279C (en) * 1997-06-02 2002-04-23 Nippon Telegraph And Telephone Corporation Image generating apparatus and method
JP2976945B2 (ja) * 1997-09-11 1999-11-10 日本電気株式会社 画像描画装置
US6456285B2 (en) * 1998-05-06 2002-09-24 Microsoft Corporation Occlusion culling for complex transparent scenes in computer generated graphics
US6359629B1 (en) 1998-07-06 2002-03-19 Silicon Graphics, Inc. Backface primitives culling
US6492987B1 (en) * 1998-08-27 2002-12-10 Ati Technologies, Inc. Method and apparatus for processing object elements that are being rendered
US6720964B1 (en) 1998-08-27 2004-04-13 Ati International Srl Method and apparatus for processing portions of primitives that are being rendered
US6492991B1 (en) * 1998-08-28 2002-12-10 Ati International Srl Method and apparatus for controlling compressed Z information in a video graphics system
JP4332934B2 (ja) * 1999-06-17 2009-09-16 株式会社セガ アンチエイリアシング方法及びこれを用いた画像処理装置
US6618048B1 (en) 1999-10-28 2003-09-09 Nintendo Co., Ltd. 3D graphics rendering system for performing Z value clamping in near-Z range to maximize scene resolution of visually important Z components
US6717577B1 (en) 1999-10-28 2004-04-06 Nintendo Co., Ltd. Vertex cache for 3D computer graphics
US6700586B1 (en) 2000-08-23 2004-03-02 Nintendo Co., Ltd. Low cost graphics with stitching processing hardware support for skeletal animation
US7538772B1 (en) 2000-08-23 2009-05-26 Nintendo Co., Ltd. Graphics processing system with enhanced memory controller
US7576748B2 (en) 2000-11-28 2009-08-18 Nintendo Co. Ltd. Graphics system with embedded frame butter having reconfigurable pixel formats
US6811489B1 (en) 2000-08-23 2004-11-02 Nintendo Co., Ltd. Controller interface for a graphics system
US6636214B1 (en) 2000-08-23 2003-10-21 Nintendo Co., Ltd. Method and apparatus for dynamically reconfiguring the order of hidden surface processing based on rendering mode
US7196710B1 (en) 2000-08-23 2007-03-27 Nintendo Co., Ltd. Method and apparatus for buffering graphics data in a graphics system
US6707458B1 (en) 2000-08-23 2004-03-16 Nintendo Co., Ltd. Method and apparatus for texture tiling in a graphics system
JP3696584B2 (ja) * 2001-09-26 2005-09-21 株式会社ソニー・コンピュータエンタテインメント 描画処理方法及び装置、半導体デバイス、描画処理プログラム及び記録媒体
US7046863B2 (en) * 2002-03-25 2006-05-16 Sharp Laboratories Of America, Inc. Optimizing the advantages of multi-level rendering
US7057583B2 (en) * 2002-10-30 2006-06-06 Hewlett-Packard Development Company, L.P. Display system with display element storage
US20040174379A1 (en) * 2003-03-03 2004-09-09 Collodi David J. Method and system for real-time anti-aliasing
US7598861B2 (en) * 2006-01-06 2009-10-06 Checkpoint Systems, Inc. Security storage container having an internal alarm

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69127516T2 (de) * 1990-06-29 1998-02-26 Philips Electronics Nv Verfahren und Gerät zur Bilderzeugung
JPH05290177A (ja) * 1992-04-08 1993-11-05 Fujitsu Ltd 多角形アンチエイリアシング方式
JP2576748B2 (ja) * 1992-11-20 1997-01-29 日本電気株式会社 三次元図形の描画装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007514230A (ja) * 2003-12-09 2007-05-31 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 3dイメージ表示画面上で3dシーンをレンダリングするコンピュータ・グラフィックス・プロセッサおよび方法
US8089486B2 (en) 2005-03-21 2012-01-03 Qualcomm Incorporated Tiled prefetched and cached depth buffer
JP2012033173A (ja) * 2005-03-21 2012-02-16 Qualcomm Inc タイル化されたプリフェッチ及びキャッシングされたデプスバッファ

Also Published As

Publication number Publication date Type
US5982376A (en) 1999-11-09 grant

Similar Documents

Publication Publication Date Title
US6720977B1 (en) Processing illustration artwork
US5359704A (en) Method for selecting silhouette and visible edges in wire frame images in a computer graphics display system
US6819328B1 (en) Graphic accelerator with interpolate function
US5164717A (en) Method and apparatus for the dithering of antialiased vectors
US5990903A (en) Method and apparatus for performing chroma key, transparency and fog operations
US4609917A (en) Three-dimensional display system
US5651104A (en) Computer graphics system and process for adaptive supersampling
US5673374A (en) Method and apparatus for non-disturbed specular reflections on textured surfaces
US4975976A (en) Image transformation method and device
McDonnell et al. Illustrative parallel coordinates
US7061507B1 (en) Antialiasing method and apparatus for video applications
US5812141A (en) Method and apparatus for an adaptive texture mapping controller
US6181346B1 (en) Graphics system
US6747660B1 (en) Method and system for accelerating noise
US6369830B1 (en) Rendering translucent layers in a display system
US7061495B1 (en) Method and apparatus for rasterizer interpolation
US6292192B1 (en) System and method for the direct rendering of curve bounded objects
US6469700B1 (en) Per pixel MIP mapping and trilinear filtering using scanline gradients for selecting appropriate texture maps
US6052113A (en) Methods and apparatus for processing data values representative of an image with efficient dither matrices
US5586234A (en) Parallel processing three-dimensional drawing apparatus for simultaneously mapping a plurality of texture patterns
US6360029B1 (en) Method and apparatus for variable magnification of an image
US7075542B1 (en) Selectable multi-performance configuration
US7046253B2 (en) Processing graphic objects for fast rasterised rendering
US6246414B1 (en) Image processing in which polygon is divided
US6034699A (en) Rendering polygons