JPH0155499B2 - - Google Patents

Description

【発明の詳細な説明】 本発明はメモリ部、演算回路部をパイプライン
方式のバスで結合し、データフロー方式により演
算順序をコントロールすることを特徴とするデー
タフロー処理装置に関するものである。

従来、複数の演算回路を接続する場合に、例え
ば乗算器、加算器などの固定された単一機能を持
つ演算回路をリング状にパイプライン方式のバス
で接続する方法が開発提案されている。

このような場合に、演算回路の種類の選択およ
び演算回路を並べる順序をある特定の処理に対し
て最適なものとする必要があり、それ以外の処理
に対してはパフオーマンスが著しく低下するとい
う問題があつた。

処理に応じて、演算器の種類や、配置を変える
と、必要とする演算器の種類が増加し、コストの
増大を招いた。

本発明の目的は、演算回路を多機能化しプロセ
ツサユニツトに集約し、パイプライン方式のバス
でトランスフアーテーブルメモリ、パラメータテ
ーブルメモリ、データメモリ、キユーメモリ、プ
ロセツサユニツトを結合し、２項演算に対しては
データフロー方式によるコントロールを初期設定
されたパラメータテーブル、およびデータメモリ
を用いて行い、さらに外部回路との入出力を行う
バスインターフエースを備えたものを１モジユー
ルとしたとき、同一のモジユールを複数個直列に
接続するだけで、接続個数に応じてパフオーマン
スが向上するデータフロー処理装置を提供するこ
とにある。

本発明は、メモリ部、演算回路部をパイプライ
ン方式のバスで結合し、データフロー方式により
演算順序をコントロールすることを特徴とする。

メモリ部は、データの行き先アドスを貯えてお
くトランスフアーテーブルメモリと、前記のアド
レスでアクセスされ、命令を貯えておくパラメー
タテーブルメモリと、２項演算の片側の入力デー
タを一時貯えておくデータメモリとデータの待ち
合せを行うキユーメモリとから構成される。

演算回路部は２項演算、単項演算を行うプロセ
ツサユニツトと、データの発生、消滅、分流、デ
ータメモリのアドレス発生、データの到着数の計
数、２項制御を行うパラメータテーブルメモリと
からなる。

以上本発明の構成について述べたが、その詳細
については以下の図面に示す実施例をもつて説明
する。第１図は本発明の一実施例を示すブロツク
図である。図において１はバスインターフエー
ス、２はトランスフアーテーブルメモリ、３はパ
ラメータテーブルメモリ、４はデータメモリ、５
はキユーメモリ、６はプロセツサユニツトであ
る。

トランスフアーテーブルメモリ２、パラメータ
テーブルメモリ３、データメモリ４、キユーメモ
リ５、プロセツサユニツト６は図に示すようにこ
の順にパイプライン方式のバスでリング状に接続
してある。

外部回路との入出力データには、モジユール番
号セツトデータ、テンプレートセツトデータ、テ
ンプレートリードデータ、データメモリセツトデ
ータ、データメモリリードデータ、リセツトデー
タ、無効データ、通過データ、実行データ、エラ
ーステータスデータ、処理データがある。

モジユール番号セツトデータは、モジユール番
号のみから構成され、リセツト時にバスインター
フエース１の内部にあるモジユール番号レジスタ
にモジユール番号をセツトするデータである。リ
セツト時にセツトされた後は、次にリセツト信号
がアクテイブとならない限り前記モジユール番号
レジスタの内容は変更することはできない。前記
モジユール番号レジスタの内容はリセツト後本発
明の処理モジユール内部にとりこまれるデータの
モジユール番号と比較するのに用いられる。

テンプレートセツトデータは、モジユール番
号、トランスフアーテーブルメモリ２のアドレ
ス、トランスフアーテーブルメモリ２への書きこ
みデータ値、パラメータテーブルメモリ３のアド
レス、パラメータテーブルメモリ３への書きこみ
データ値から構成される。

テンプレートセツトデーダは、トランスフアー
テーブルメモリ２とパラメータテーブルメモリ３
へテンプレートデーダをセツトする。テンプレー
トデータは処理の内容、手順を示すデータであ
り、通常一連の処理開始時に外部にあるホストプ
ロセツサより本発明の処理モジユール内部すなわ
ち前記の如くトランスフアーテーブルメモリ２と
パラメータテーブルメモリ３に転送される。

テンプレートリードデーダはモジユール番号、
トランスフアーテーブルメモリ２のアドレス、パ
ラメータテーブルメモリ３のアドレスから構成さ
れる。テンプレートリードデータはトランスフア
ーテーブルメモリ２及びパラメータテーブルメモ
リ３へセツトしたテンプレートデータをリードす
るためのものであり、データのモジユール番号に
はテンプレートデータをリードしたいモジユール
のモジユール番号を入れる。さらにテンプレート
リードデータはエラーが発生した場合のテンプレ
ートデータの内容チエツクに用いることができ
る。テンプレートリードデータは、テンプレート
データを読み出した後、読み出したデータ値を外
部回路に出力するが、このときのモジユール番号
は他のデータと区別するために特定のモジユール
番号（例えば１）におきかえられる。

データメモリセツトデータはモジユール番号、
データ値から構成される、データメモリセツトデ
ータはデータメモリ４にデータ値を書きこむため
のものである。データメモリ４に書きこむときの
アドレスは、パラメータテーブルメモリ３の内部
で０から１ずつシーケンシヤルに発生されたもの
を用いる。データメモリリードデータは、モジユ
ール番号、データメモリ４のアドレスから構成さ
れる。データメモリリードデータはデータの中に
あるデータメモリ４のアドレスでデータメモリを
アクセスし、読み出したデータ値を外部回路へ出
力する。リセツトデータは、モジユール番号のみ
から構成され、本発明の処理モジユール内部にエ
ラー状態が発生後、この状態を解除するためのデ
ータである。エラー状態には、キユーメモリ５の
オーバーフローエラーがある。このエラーが発生
すると、バスインターフエース１に入力されるデ
ータを本発明処理モジユール内部にはとりこま
ず、消滅させる。ただし、リセツトデータがバス
インターフエース１に入力されると、エラー状態
が解除され、これ以降通常の処理を行なう。リセ
ツトデータはエラー状態のリセツト以外に本処理
モジユール内部のイニシヤライズの機能をもち内
部のカウンタのクリア、メモリのクリアを行な
う。リセツトドータはバスインターフエース１の
内部で消滅する。

無効データは、特定のモジユール番号（例えば
０）のみから構成され、このデータ本発明の処理
モジユール内部に入力されてもバスインターフエ
ース１の内部で消滅する。

通過データは、その中に含まれるモジユール番
号がリセツト時に設定されるモジユール番号レジ
スタの内容と一致せず、かつ、無効データでな
く、かつモジユール番号セツトデータでもないデ
ータであり、外部回路から入力されたデータがそ
のままバスインターフエース１に通過し、外部回
路へ出力される。実行データはモジユール番号、
トランスフアーテーブルメモリ２のアドレス、コ
ントロールビツト、符号ビツト、データ値から構
成される。コントロールビツトはプロセツサユニ
ツト６での演算結果が指定された条件に一致した
場合にセツトされる。コントロールビツトがたつ
ているデータは、プロセツサユニツト６で、分流
の命令が指定されると、トランスフアーテーブル
メモリ２のアドレスが変更され、コントロールビ
ツトがたつていないデータとは別の処理が実行さ
れる。分流の命令が指定されない場合には処理の
変更は生じないので、コントロールビツトは通常
分流の命令とペアで用いられる。分流の命令は演
算結果により処理の流れを変更したいときに用い
られる。エラーステータスデータはモジユール番
号とエラーステータスとから構成される。エラー
ステータスデータは本発明の処理モジユール内部
で、キユーメモリ５のオーバーフローエラーが発
生すると、エラーの発生したことを外部回路へ知
られせるためのデータである。エラーステータス
データに含まれるモジユール番号は、エラーが発
生したモジユール内部にセツトされたモジユール
番号レジスタの内容が読み出されたものである。

処理データは、モジユール番号、トランスフア
ーテーブルメモリ２のアドレス、コントロールビ
ツト、符号ビツト、データ値から構成される。処
理データはトランスフアーテーブルメモリ２、パ
ラメータテーブルメモリ３を参照し、その結果、
出力命令であるとき、トランスフアーテーブルメ
モリ２、パラメータテーブルメモリ３参照による
モジユール番号とトランスフアーテーブルメモリ
２のアドレスを付けて外部回路へ出力される。

以下ではパイプライン方式のバスにおけるデー
タの流れについて詳述する。実行データはモジユ
ール番号、トランスフアーテーブルメモリ２のア
ドレス、コントロールビツト、符号ビツト、デー
タ値から構成され、外部回路からバスインターフ
エース１を介し、パイプライン方式のリング状バ
ス内にとりこまれ、トランスフアーテーブルメモ
リ２へ送られる。外部回路から本発明の処理モジ
ユールへの入力が可能であるためには、プロセツ
サユニツト６が出力中でなく、かつキユーメモリ
５に貯えられているデータ数が一定量（例えば16
データ）以下であり、入力データに含まれている
モジユール番号が、リセツト時にとりこまれたモ
ジユール番号レジスタの内容と一致していること
が必要である。外部回路からバスインターフエー
ス１に入力されたデータは、バスインターフエー
ス１の内部でユースビツトを付加されて、トラン
スフアーテーブルメモリ２へ送られる。トランス
フアーテーブルメモリ２はバスインターフエース
１またはプロセツサユニツト６からのデータを入
力する。トランスフアーテーブルメモリ２へ入力
するデータは、データ値とトランスフアーテーブ
ルメモリ２のアドレスと、ユースフラグとテンプ
レートフラグとから構成されている。ユースフラ
グはデータが有効か無効かを示すフラグであり、
トランスフアーテーブルメモリ２ではプロセツサ
ユニツト６からの出力データとバスインターフエ
ース１からの出力データとのユースフラグを調べ
てユースフラグが“１”の値をとる方のデータを
とりこむ。両方共ユースフラグが“１”の値をも
つ場合にはプロセツサユニツト６からの出力デー
タを優先的にとりこむ。両方共ユースフラグが
“０”の値をもつ場合は、無効データとなる。こ
の無効データはトランスフアーテーブルメモリ２
を通過し、パラメータテーブルメモリ３、データ
メモリ４を通過し、キユーメモリ５の手前で消滅
する。

トランスフアーテーブルメモリ２ではユースフ
ラグが“１”であり、テンプレートフラグが
“０”であれば通常の処理データであるとみなし、
トランスフアーテーブルメモリ２のアドレスでト
ランスフアーテーブルメモリ２をアクセスし、読
み出したデータをパラメータテーブルメモリ３に
送る。ユースフラグが“１”でありテンプレート
フラグが“１”である場合にはコントロールビツ
トによりトランスフアーテーブルメモリ２へのデ
ータのかきこみ、読み出しを行う。トランスフア
ーテーブルメモリ２内にかきこまれるデータは、
トランスフアーテーブルメモリ２を参照後の処理
の区別をする情報とプロセツサユニツト６でのデ
ータ処理後次のトランスフアーテーブルメモリ２
を参照するときのアドレスと、パラメータテーブ
ルメモリ３を参照するときのアドレスと、パラメ
ータテーブルメモリ３に送られるデータが２つペ
アになつて動作する場合にその各々を区別するた
めの情報とからなる。

パラメータテーブルメモリ３は、トランスフア
ーテーブルメモリ２から読み出したデータの中に
あるパラメータテーブルメモリ３のアドレスによ
つて参照される。パラメータテーブルメモリ３に
は主に命令のコードが貯えてあり、データが２つ
ペアになつて動作する場合にそれらのデータ交換
をコントロールする情報、出力データ数、外部回
路へ出ていくデータにつけるモジユール番号、プ
ロセツサユニツト６での処理内容を指示するコー
ド情報、データメモリ４の読み出し、書き込み、
データの２項キユー制御、流量制御等の状態管理
を行うための情報が入つている。パラメータテー
ブルメモリ３へのデータの書きこみはテンプレー
トフラグがたつているときに行なわれ、通常の処
理の間は、その内容が変化しないパーマネントな
情報と、データメモリ４のアドレス情報のテンポ
ラリな情報とに分けてある。

パラメータテーブルメモリ３は、トランスフア
ーテーブルメモリ２からユースフラグ、テンプレ
ートフラグ、コントロールビツト、命令コード、
データ交換信号を入力し、データメモリ４へ、書
込みエネーブル信号を出力する。データメモリ４
は２項演算（２種類のデータを入力とする演算）
のデータが両方共にそろうまで、先に到着したデ
ータの方を一時待たせておくためのキユー、定数
演算のための定数、ルツクアツプ用のテーブル、
状態遷移処理用の遷移テーブル、入出力データの
格納に用いられる。データメモリ４の書きこみエ
ネーブル信号はパラメータテーブルメモリ３から
入力する。２項演算命令が指定され、両方のデー
タがそろうとパラメータテーブルメモリ３からの
入力データとデータメモリ４からの読み出しデー
タとを同時にキユーメモリ５に出力する。キユー
メモリ５はデータキユー、ジエネレータキユーに
より構成される。データキユーはプロセツサユニ
ツト６の出力データ数が複数である場合や、バス
インターフエース１からデータを入力する場合、
プロセツサユニツト６がビジーとなりデータを入
力できなくなるのでデータを一時保持しておくた
めのメモリである。

ジエネレータキユーは数値発生を行うための起
動データ、データ発生数、コントロール情報をデ
ータメモリから入力し、プロセツサユニツト６
へ、データキユーの空きがある一定値（本例では
データキユーの半分）以上あるか否かの情報をみ
て出力する。

プロセツサユニツト６は算術演算、論理演算、
シフト、比較、ビツト反転、プライオリテイエン
コーデイング、分流、数値発生、コピーの機能を
もつ演算回路である。ビツト反転は入力データ値
のビツト位置を反転したものを出力データ値とす
る処理である。プライオリテイエンコーデイング
は入力データ値の各ビツトの値をプライオリテイ
の高い方のビツトから低い方のビツトまで順にし
らべて、初めてビツト値が“１”の値をとるビツ
トが出現したら、そのビツト位置を２進整数表示
して出力データ値とする処理である。

分流はコントロールビツトをみて、その値が
“０”であれば入力されたデータの中のテンプレ
ートメモリ２のアドレスをそのまま出力データの
中のテンプレートメモリ２のアドレスとして出力
し、コントロールビツトの値が“１”であれば、
入力されたデータの中のテンプレートメモリ２の
アドレスに１を加えたものを出力データの中のテ
ンプレートメモリ２のアドレスとして出力する処
理である。

数値発生は、入力データの中のデータ値と発生
個数と増分値とをみて、入力データの中のデータ
値に増分値を発生個数分だけ順に加えていき、発
生個数分だけの出力データを発生する処理であ
る。この機能はくりかえしのある処理を行う場合
や、メモリのアドレスを発生させる場合に用いら
れる。このとき出力データの中のトランスフアー
テーブルメモリ２のアドレスは変化せず、入力デ
ータの中にあるトランスフアーテーブルメモリ２
のアドレスをそのまま出力する。

コピーは、入力データの中のデータ値と、コピ
ー回数をみて、入力データの中のデータ値をその
まま出力データの中のデータ値にコピー回数分だ
けコピーして出力するる処理である。このとき出
力データの中にあるトランスフアーテーブルメモ
リ２のアドレスは入力データの中にあるトランス
フアーテーブルメモリ２のアドレスに出力の順で
１ずつ加算された値となる。

プロセツサユニツト６への入力データの数は１
つまたは２つであり、出力データの数は１から16
まで指定できる。入力データの数が１つの場合の
処理を単項演算といい、入力データの数が２つの
場合の処理を２項演算という。単項演算の場合は
入力データの数が１つであるので待ち合せを行う
必要はないが２項演算の場合は２つのデータがそ
ろうまで演算が実行できないので先に到着したデ
ータをデータメモリ４の中の２項キユーに保存し
ておき、待ち合せを行つて、後に到着したデータ
がきたときにデータメモリの中の２項キユーから
よみ出したデータと一緒にしてキユーメモリ５を
通してプロセツサユニツト６での演算を開始す
る。すなわち、２項演算に対してはデータフロー
方式の実行制御を行つている。出力データ数が２
以上のときには、出力をしている間ピジーフラグ
をたて、キユーメモリ５からの入力を禁止する。

第２図は第１図におけるバスインターフエース
１の部分を詳細に示したブロツク図である。図に
おいて１１は入力ラツチ、１２は入力バツフアメ
モリ、１３は出力バツフアメモリ、１４は出力ラ
ツチ、１５はバスコントローラ、１６はリセツト
信号、１７はクロツク信号、１８は入力要求信
号、１９は入力認可信号、２０は出力要求信号、
２１は出力認可信号、２２は入力バス、２３は出
力バスである。リセツト信号１６がアクテイブの
とき、本発明のモジユール内部のイニシヤライズ
を行う。リセツト信号１６の立上り時には、入力
バス２２上のデータを本発明の処理モジユール内
部のバスインターフエースの入力ラツチ内にある
モジユール番号レジスタにとりこむ。リセツト信
号１６がアクテイブでないときには通常のデータ
入出力が行なわれる。入力ラツチ１１へは入力要
求信号１８がアクテイブのとき入力バス２２の上
にあるデータがとりこまれる。入力ラツチ１１に
ラツチされたデータの中に含まれているモジユー
ル番号が前記モジユール番号レジスタの内容と一
致している場合にはそのデータを入力バツフアメ
モリ１２にとりこみ、一致していない場合には出
力ラツチ１４を介して、外部回路へそのデータを
通過させる。特定のモジユール番号、例えばモジ
ユール番号０をもつデータは無効データとして扱
われる。即ち、入力ラツチ１１にラツチされたデ
ータの中に含まれているモジユール番号が前記特
定のモジユール番号と一致した場合には、無効デ
ータであるとみなし、入力ラツチ１１の内部で消
滅する。入力ラツチ１１から入力バツフアメモリ
１２に転送されたデータにはユースフラグがつけ
られる。

外部回路上より本発明の処理モジユール内部へ
データを入力させたいときは、入力要求信号１８
をアクテイブとして、入力データを入力バス２２
上にのせる。前記モジユール内部では、入力要求
信号１８をクロツク信号１７に同期してサンプリ
ングし、入力要求があり、入力が可能なときは入
力データ上のモジユール番号とは無関係にサンプ
リングしたデータを入力ラツチ１１にラツチする
とともに、入力認可信号１９をアクテイブとし、
外部回路へ、入力バス２２上のデータを引き取つ
たことを知らせる。入力バツフアメモリ１２は入
力ラツチ１１からデータを入力し、一時貯えてお
くためのものである。

出力バツフアメモリ１３は第１図のキユーメモ
リ５の内部にあるデータキユーからデータを入力
し出力ラツチ１４を介して外部回路に出力するデ
ータを貯えて、出力ラツチ１４では本発明の処理
モジユールを素通りして出力するデータが優先と
なつており、処理済みの出力データは前記素通り
するデータがない場合にデータキユーからのデー
タをラツチする。前記素通りするデータも前記処
理済みの出力データもない場合には無効データに
割り当てられているモジユール番号を付加して外
部回路に無効データとして出力する。

第３図は本発明のデータフロー処理装置を１モ
ジユールとしたとき、複数のモジユールをパイプ
ラインコントロールされたリング状バスにより接
続した例を示すブロツク図である。図において３
１はホストプロセツサ、３２はメインメモリ、３
３〜３６はモジユール＃１〜モジユール＃４を示
す。各モジユール＃１〜＃４はおのおの第１図に
示すブロツク図の構成をもつたモジユールであ
り、ホストプロセツサー３１の補助処理装置とし
て機能する。リセツト時に各モジユール内のモジ
ユール番号レジスタ内にモジユール番号をロード
する。リングバスを流れるデータのうち、このモ
ジユール番号に一致したデータのみが当該モジユ
ール内にとりこまれ、他のデータは素通りするよ
うに制御される。

まず初めに初期セツトデータを、ホストプロセ
ツサー３１より各モジユール３３〜３６に向けて
送り出す。ここで第１図を参照して説明する。こ
の初期セツトデータは、パラメータテーブルメモ
リ３、データメモリ４、トランスフアーテーブル
メモリ２に処理に必要な命令や制御情報などのデ
ータを最初にセツトするためのデータである。と
くにパラメータテーブルメモリ３とトランスフア
ーテーブルメモリ２にセツトされるデータのこと
をテンプレートという。以下の処理は、このテン
プレートに従つて行れる。再び第３図を参照す
る。メインメモリ３２には画像情報のようなデー
タがあらかじめ入力されているものとし、データ
をメインメモリ３２から読み出して、各モジユー
ル３３〜３６で処理をし、結果をメインメモリ３
２に書きこむものとする。各モジユール３３〜３
６はパイプラインコントロールされたバスで接続
されており、処理が効率的に実行できるために、
処理に応じて各モシユールに処理を分割して割り
当てる必要がある。各モジユールは、複合化され
た処理機能をもつており、テンプレートがセツト
できるので、処理に応じて機能を設定することが
可能である。すべてのモジユールの処理時間に空
きがなく、パイプラインがつまることなく処理の
割当てを行なうことができれば、最も効率的な処
理を行うことができ、処理速度も大きくなる。各
モジユールは、固定された単機能なのではなく、
複合化された機能をもつており、初期セツトデー
タにより、機能をセツトできるので、ムダなく機
能を割り当てることができ、高速処理が可能とな
る。従つて以上の構成により、パイプラインのも
つ高速性と、データフローコントロールのもつ並
列実行制御性とを十分生かし、同一のモジユール
を複数個直列に接続するだけで容易に適速処理が
実現できる。

以上説明したように本発明は、複合機能をもつ
演算部の機能を処理に応じて可変とすることがで
きるという特徴を有し、リングバス接続する場合
に演算部の空きを少なくすることが可能で、従来
の固定化された単機能モジユールを接続してパイ
プラインを構成する場合に比べて、パフオーマン
スの向上が実現できる。用意するモジユールの種
類も１種類のものですみ、LSI化に対して有利で
ある。データの流れに適合したモジユール構成が
とれるので、バス上でのデータの衝突も減り、パ
フオーマンスの向上が容易である。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロツク図、
第２図は第１図におけるバスインターフエース１
の部分のブロツク図、第３図は第１図の構成を１
モジユールとしたとき、複数のモジユールをパイ
プラインコントロールされたリング状バスにより
接続した例のブロツク図である。 図において１はバスインターフエース、２はト
ランスフアーテーブルメモリ、３はパラメータテ
ーブルメモリおよびオペレーシヨンコントロー
ラ、４はデータメモリ、５はキユーメモリ、６は
プロセツサユニツト、１１は入力ラツチ、１２は
入力バツフアメモリ、１３は出力バツフアメモ
リ、１４は出力ラツチ、１５はバスコントロー
ラ、１６はリセツト信号、１７はクロツク信号、
１８は入力要求信号、１９は入力認可信号、２０
は出力要求信号、２１は出力認可信号、２２は入
力バネ、２３は出力バス、３１はホストプロセツ
サ、３２はメインメモリ、３３〜３６はモジユー
ル＃１〜＃４である。

Claims (1)

【特許請求の範囲】
1. １ データの行き先アドレスを貯えておくトラン
   スフアーテーブルメモリと、前記のアドレスでア
   クセスされ、命令を貯えておくパラメータテーブ
   ルメモリと、２項演算の片側の入力データを一時
   貯えておくデータメモリと、前記データメモリか
   らのデータの待ち合せを行うキユーメモリと、前
   記キユーメモリ出力に対して２項演算または単項
   演算を行い前記トランスフアーテーブルメモリへ
   出力するプロセツサユニツトと、これらを接続す
   るリング状のパイプラインバスと、前記パイプラ
   インバスと外部バスとの間のデータの入出力をコ
   ントロールするバスインターフエースとを備え初
   期設定時に前記パラメータテーブルメモリに任意
   に設定された命令に従つて前記プロセツサユニツ
   トを動作させることを特徴とするデータフロー処
   理装置。