JPS61165137A - デ−タフロ−処理装置 - Google Patents

デ−タフロ−処理装置

Info

Publication number
JPS61165137A
JPS61165137A JP608885A JP608885A JPS61165137A JP S61165137 A JPS61165137 A JP S61165137A JP 608885 A JP608885 A JP 608885A JP 608885 A JP608885 A JP 608885A JP S61165137 A JPS61165137 A JP S61165137A
Authority
JP
Japan
Prior art keywords
data
memory
table memory
processing
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP608885A
Other languages
English (en)
Inventor
Tsutomu Tenma
天満 勉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP608885A priority Critical patent/JPS61165137A/ja
Publication of JPS61165137A publication Critical patent/JPS61165137A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はメモリ部、演算回路部をパイプライン方式のバ
スで結合し、データフロ一方式により演算順序をコント
ロールするデータフロー処理装置に関する。
(従来技術とその問題点) 従来、複数の演算回路を接続する場合において、日経エ
レクトロニク:41984年4月9[1号゛画像処理分
析をねらったデータフロニ型プロセッサLSI”(PI
3.1〜P218)にて提案され、第3図に示されるよ
うに、演算回路を多機能化しプロセッサユニットに集約
し、パイプライン方式のバスでリンクテーブルメモリL
T、ファンクションデープルメモリFT、データメモリ
DM、キューメモリQ、処理ユニットPUを結合し、2
項演算に対してはデータフロ一方式によるコントロール
を初期設定されたファンクションテーブルメモリFT、
およびデータメモリDMを用いて行い、さら゛に外部回
路との入出力を行う入力制御IC1出力制御OC1出力
キユーOQからなるバスインターフェイスを備えたもの
を1モジユールとした時、同一のモジュールを複数個直
列に接続するだけで、接続個数に応じてパフォーマンス
が向上するデータフロー処理装置が提案されているが、
この第3図のような構成を取っているため、キューメモ
リから出力キューへ出力データを転送する時プロセッサ
ユニットへデータを与える事ができないため、プロセッ
サユニットの処理に空きができ、処理のパフォーマンス
が低下するという問題があった。
(発明の目的) 本発明の目的は、外部バスへデータを出力するときにも
平行して演算処理が行われ得る機能をもたせる事で、処
理の速度性能が向上し、効率良く処理が進行するデータ
フロー処理装置を提供する事にある。
(発明の構成) 本発明によれば、データの行き先アドレスを貯えておく
リンクテーブルメモリと、前記のアドレスでアクセスさ
れ、命令を貯えておくファンクションテーブル・メモリ
と、前記ファンクションテーブルメモリからの2項演算
の片側の入力データを一時貯えておくデータメモリと、
前記データメモリからのデータの待ち合わせを行うキュ
ーメモリと、前記キューメモリがら出力されるデータに
対して2項演算または単項演算を行い前記リンクテーブ
ルメモリへ出力するプロセッサユニットと、これらを接
続するリング状のパイプラインバスと、前記データメモ
リがらの出力データを保持する出力データキューメモリ
と、外部バスがら前記リンクテーブルメモリへのデータ
の入力と前記出力データキューメモリから外部バスへの
データの出力をコントロールするバスインタフェースと
を備え初期設定時に前記ファンクションテーブルメモリ
に任意に設定された命令に従って前記プロセッサユニッ
トを動作させる事を特徴とするデータフロー処理装置が
得られる。
(実施例) 次に、図面を参照して本発明について説明する。
第1図は本発明の一実施例を示すブロック図である。図
において1はバスインタフェイス、2はリンクテーブル
メモリ、3はファンクションテーブルメモリ、4はデー
タメモリ、5はキューメモリ、6はプロセッサユニット
、7は出力データキューメモリである。
リンクテーブルメモリ2、ファンクションテーブルメモ
リ3、データメモリ4、キューメモリ5、プロセッサユ
ニット6は図に示すようにこの順にパイプライン方式の
バスでリング状に接続されている。
外部回路との入出力データには、モジュール番号セット
データ、テンプレートセットデータ、テンプレートリー
ドデータ、データメモリセラI・データ、データメモリ
リードデータ、リセットデータ、無効データ、通過デー
タ、実行データ、エラーステータスデータがある。
モジュール番号セットデータは、モジュール番号のみか
ら構成され、リセット時にパスインタフェイス1の内部
にあるモジュール番号レジスタにモジュール番号をセッ
トするデータである。リセット時にセットされた後は、
次にリセット信号がアクティブとならない限り前記モジ
ュール番号レジスタの内容は変更する事はできない。前
記モジュール番号レジスタの内容はリセット後本発明の
処理モジュール内部に取り込まれるデータのモジュール
番号と比較するのに用いられ為。
テンプレートデータは、モジュール番号、リンクテーブ
ルメモリ2のアドレス、リンクテーブルメモリ2への書
き込みデータ値、ファンクションテーブルメモリ3のア
ドレス、ファンクションテーブルメモリ3への書き込み
データ値から構成される。
テンプレートセットデータは、リンクテーブルメモリ2
とファンクションテーブルメモリ3ヘテンプレートデー
タをセットする。テンプレートデー夕は処理の内容、手
順を示すデータであり、通常、一連の処理開始時に外部
にあるホストプロセッサより本発明の処理モジュール内
部、即ち前記のごとくリンクテーブルメモリ2とファン
クションテーブルメモリ3に転送される。
テンプレートリードデータはモジュール番号、リンクテ
ーブルメモリ2のアドレス及びファンクションテーブル
メモリ3のアドレスがら構成され4゜テンプレートリー
ドデータはリンクテーブルメモリ2及びファンクション
テーブルメモリ3ヘセツトしたテンプレートデータをリ
ードするためのものであり、データのモジュール番号に
はテンプレートデータをリードしたいモジュールのモジ
ュール番号を入れる。更に、テンプレートリードデータ
はエラーが発生した場合のテンプレートデータの内容チ
ェックに用いるこ゛とができる。テンプレートデータは
、テンプレートデータを読み出した後、読み出したデー
タ値を外部回路に出力するが、このときのモジュール番
号は他のデータと区別するために特定のモジュール番号
(例えば1)に置き換えられる。
データメモリセットデータはモジュール番号及びデータ
値から構成される。データメモリセットデータはデータ
メモリ4にデータ値を書き込むためのものである。デー
タメモリ4にデータ値を書き込むときのアドレスは、フ
ァンクションテーブルメモリ3の内部で0から1ずつシ
ーケンシャルに発生されたものを用いる。データメモリ
リードデータはモジュール番号、データメモリ4のアド
レスから構成される。データメモリリードデータはデー
タの中にあるデータメモリ4のアドレスでデータメモリ
をアクセスし、読み出したデータ値を外部回路に出力す
るリセットデータ゛はモジュール番号のみから構成され
、本発明の処理モジュール内部にエラー状態が発生した
場合、この状態を解除するためのデータである。エラー
状態には、キューメモリ5および出力データキューメモ
リ7のオーバーフローエラーがある。このエラーが発生
すると、バスインターフェース1に入力されるデータを
本発明の処理モジュール内部には取り込まず消滅させる
。ただし、リセットデータがバスインターフェース1に
入力されると、エラー状態が解除され、これ以降は通常
の処理を行う。リセットデータはエラー状態のリセット
以外に本処理モジュール内部のイニシャライズの機能も
持ち、内部のカウンターのクリア及びメモリのクリアを
行う。リセットデータはバスインターフェース1の内部
で消滅する。
無効データは、特定のモジュール番号(例えば0)のみ
から構成され、このデータが本発明の処理モジュール内
部に入力されてもバスインターフェース1の内部で消滅
する。
通過データは、その中に含まれるモジュール番号が、リ
セット時に設定されたモジュール番号レジスタの内容と
一致せず、且つ無効データでなく、且つモジュール番号
セットデータでもないデータであり、外部回路から入力
されたデータがそのままバスインターフェース1を通過
し、外部回路へ出力される。実行データはモジュール番
号、リンクテーブルメモリ2のアドレス、コントロール
ビット、符号ビット及びデータ値から構成される。コン
トロールビットはプロセッサユニット6での演算結果が
指定された条件に一致した場合にセットされる。コント
ロールビットが立っているデータは、プロセッサユニッ
ト6で、分流の命令が指定されると、リングテーブルメ
モリ2のアドレスが変更され、コントロールビットが立
っていないデータとは別の処理が実行される。分流の命
令が指定されない場合には処理の変更は生じないので、
コントロールビットは通常分流の命令とペアで用いられ
る。分流の命令は演算結果により処理の流れを変更した
いときに用いられる。エラーステータスデータはモジュ
ール番号とエラーステータスとから構成される。エラー
ステータスデータは本発明の処理モジュール内部でキュ
ーメモリ5および出力データキューメモリ7のオーバー
フローエラーが発生すると、エラーの発生したことを外
部回路へ知らせるためのデータである。エラーステータ
スデータに含まれるモジュール番号は、工ラーが発生し
たモジュール内部にセットされたモジュール番号レジス
タの内容が読み出されたものである。
実行データがリンクテーブルメモリ2、ファンクション
テーブルメモリ3を参照し、ファンクションメモリに格
納されているテンプレートにより出力データであると指
示されたとき、リンクテーブルメモリ2、ファンクショ
ンテーブルメモリ3参照によるモジュール番号とリンク
テーブルメモリ2のアドレスを付けて出力データキュー
メモリ7を介して外部回路へ出力される。
以下ではパイプライン方式のバスにおけるデータの流れ
について詳述する。実行データはモジュール番号、リン
クテーブルメモリ2のアドレス、コントロールビット、
符号ビット及びデータ値から構成され、外部回路バスイ
ンターフェース1を介し、パイプライン方式のリング状
バス内部に取り込まれ、リンクテーブルメモリ2へ送ら
れる。外部回路から本発明の処理モジュールへの入力が
可能であるためには、プロセッサユニット6が出力中で
なく、且つキューメモリ5に蓄えられているデータ数が
一定量(例えば16データ)以下であり、入力データに
含まれているモジュール番号が、リセット時に取り込ま
れたモジュール番号レジスタの内容と一致していること
が必要である。外部回路からバスインターフェース1に
入力されたデータは、バスインターフェース1の内部で
ユースビットを付加されて、リンクテーブルメモリ2へ
送られる。リンクテーブルメモリ2はバスインターフェ
ース1またはプロセッサユニット6からのデータを入力
する。リンクテーブルメモリ2へ入力するデータは、デ
ータ値とリンクテーブルメモリ2のアドレスと、ユース
フラグとテンプレートフラグとから構成されている。ユ
ースフラグはデータが有効か無効かを示すフラグであり
、リンクテーブルメモリ2ではバスインターフェース1
からのデータとプロセッサユニット6からの出力データ
とのユースフラグを調べてユースフラグが1″の値をと
る方のデータを取り込む。両方共ユースフラグがT′の
値を持つ場合にはプロセッサユニット6からの出力デー
タを優先的に(1工) 取り込む。両方共ユースフラグが°゛0′”の値を持つ
場合は、無効データとなる。この無効データはリンクテ
ーブルメモリ2を通過し、ファンクションテーブルメモ
リ3、データメモリ4を通過し消滅する。
リンクテーブルメモリ2ではユースフラグがゝ゛1”で
あり、テンプレートフラグが0″であれば通常の処理デ
ータであるとみなし、リンクテーブルメモ172のアド
レスでリンクテーブルメモリ2をアクセスし、読み出し
たデータをファンクションテーブルメモリ3に送る。ユ
ースフラグが11111でありテンプレートフラグが+
I il+である場合にはコントロールビットによりリ
ンクテーブルメモリ2へのデータの書き込み、読み出し
を行う。リンクテーブルメモリ2内に書き込まれるデー
タは、リンクテーブルメモリ2を参照後の処理の区別を
する情報とプロセッサユニット6でのデータ処理後火の
リンクテーブルメモリ2を参照、するときのアドレスと
、ファンクションテーブルメモリ3を参照するときのア
ドレスと、ファンクションテーブルメモリ3に送られる
データが2つペアになって動作する場合にその各々を区
別するための情報とからなる。
ファンクションテーブルメモリ3は、リンクテーブルメ
モリ2から読み出したデータの中にあるファンクション
テーブルメモリ3のアドレスによって参照される。ファ
ンクションテーブルメモリ3には主に命令のコードが貯
えてあり、データが2つペアになって動作する場合にそ
れらのデータ交換をコントロールする情報、出力データ
数、外部回路へ出て行くデータにつけるモジュール番号
、プロセッサユニット6での処理内容を指示するコード
情報、データメモリ4の読み出し、書き込み、データの
2項キュー制御、流量制御などの状態管理を行うための
情報がはいっている。ファンクションテーブルメモリ3
へのデータの書き込みはテンプレートフラグがたってい
るときに行われ、通常の処理の間はその内容が変化しな
いパーマネントな情報と、データメモリ4のアドレス情
報のテンポラリな情報とに分けである。
ファンクションテーブルメモリ3は、リンクテーブルメ
モリ2力、・らユースフラグ、テンプレートフラグ、コ
ントロールビット、命令コード、データ交換信号を入力
し、データメモリ4へ、書き込みイネーブル信号を出力
する。データメモリ4は2項演算(2種類のデータを入
力とする演算)のデータが両゛方共に揃うまで、先に到
着したデータの方を一時待たせておくためのキュー、定
数演算のための定数、ルックアップ用のテーブル、状態
遷移処理用の遷移テーブル、入出力データの格納に用い
られる。データメモリ4の書き込みイネーブル信号はフ
ァンクションテーブルメモリ3から入力する。
2項演算命令が指定され、両方のデータが揃うとファン
クションテーブルメモリ3からの入力データとデータメ
モリ4からの読み出しデータとを同時に出力し、出力用
データであれば出力データキューメモリ7が入力し、そ
れ以外のデータであればキューメモリ5が入力する。キ
ューメモリ5はデータキュー、ジェネレータキューによ
り構成される。データキューはプロセッサユニット6の
出力データ数が複数である場合や、バスインタフェース
1からデータを入力する場合、プロセッサユニット6が
ビジーとなり、データを入力できなくなるのでデータを
一時保持しておくためのメモリである。
ジェネレータキューは数値発生を行うための起動データ
、データ発生数、コントロール情報をデータメモリから
入力し、プロセッサユニット6へ、データキューの空き
がある一定値(本例ではデータキューの半分)以上ある
か否かの情報を見て出力する。
プロセッサユニット6は算術演算、論理演算、シフト、
比較、ビット反転、プライオリティエンコーディング、
分流、数値発生、コピーの機能を持つ演算回路である。
ビット反転は入力データ値のビット位置を反転したもの
を出力データ値とする処理である。プライオリティエン
コーディングは入力データ値の各ビットの値をプライオ
リティの高い方のビットから低い方のビット迄順に調べ
て、初めてビット値が′1″の値を取るビットが出現し
たら、そのビット位置を2進数整数表示して出力データ
値とする処理である。
分流はコントロールビットをみて、その値が°゛0″で
あれば、入力されたデータの中のテンプレートメモリ2
のアドレスをそのまま出力データの中のテンプレートメ
モリ2のアドレスとして出力し、コントロールビットの
値が°゛1″であれば、入力されたデータの中のテンプ
レートメモリ2のアドレスに1を加えたものを出力デー
タの中のテンプレートメモリ2のアドレスとして出力す
る処理である。
数値発生は、入力データの中のデータ値と発生個数との
増分値とを見て、入力データの中のデータ値に増分値を
発生個数分だけ順次加えていき、発生個数分だけの出力
データを発生する処理である。この機能は、繰り返しの
ある処理を行う場合や、メモリのアドレスを発生させる
場合に用いられる。この1寺の出力データの中のりンク
テーフ゛ルメモリ2のアドレスは変化せず、入力データ
の中にあるリンクテーブルメモリ2のアドレスをそのま
ま出力する。
コピーは、入力データの中のデータ値と、コピー回数を
見て、入力データの中のデータ値をそのまま出力データ
の中のデータ値にコピー回数分だけコピーして出力する
処理である。このとき出力データの中にあるリンクテー
ブルメモリ2のアドレスは入力データの中にあるリンク
テーブルメモ172のアドレスに出力の順で1ずつ加算
された値となる。
てロセッサユニット6への入力データの数は、1つまた
は2つであり、出力データの数は1から16まで指定で
きる。入力データの数が1つの場合の処理を単項演算と
いい、入力データの数が2つの場合の処理を2項演算と
いう。単項演算の場合は、入力データの数が1つである
ので待ち合わせを行う必要はないが、2項演算の場合は
2つのデータが揃う迄演算が実行できないので、先に到
着したデータをデータメモリ4の中の2項キューに保存
しておき、待ち合わせを行なって、後に到着したデータ
がきた時にデータメモリの中の2項キューから読み出し
たデータと一緒にしてキューメモリ4を通してプロセッ
サユニット6での演算を開始する。即ち、2項演算に対
してはデータフロ一方式の実行制御を行っている。出力
データ数が2以上の時には、出力している間ビジーフラ
グを立てて、キューメモリ5からの入力を禁止する。
第2図は本発明のデータフロー処理装置を1モジユール
としたとき、複数のモジュールをパイプラインコントロ
ールされたリング状のバスにより接続した例を示すブロ
ック図である。図において31はホストプロセッサ、3
2はメインメモリ、33−36はモジュール〃1−モジ
ュール#4を示す。各モジュール#1−〃4は各々第1
図に示すブロック図の構成を持ったモジュールであり、
ホストプロセッサー31の補助処理装置として機能する
。リセット時に各モジュール内のモジュール番号レジス
タ内にモジュール番号をロードする。リングバスを流れ
るデータの内、このモジュール番号に一致したデータの
みが当該ギジュール内にとりこまれ、他のデータは素通
りするように制御される。
まず初めにセットデータを、ホストプロセッサー31よ
り各モジュール33−36に向けて送り出す。ここで第
1図を参照して説明する。この初期セットデータは、フ
ァンクションテーブルメモリ3、データメモリ4、リン
クテーブルメモリ2に処理に必要な命令や制御情報など
のデータを最初にセットするためのデータである。特に
ファンクションテーブルメモリ3とリンクテーブルメモ
リ2にセットされるデータのことをテンブレー1・とい
う。以下の処理は、このテンプレートに従って行われる
。再び第2図を参照する。メインメモリ32には画像情
報のようなデータがあらかじめ入力されているものとし
、データをメインメモリ32から読み出して、各モジュ
ール33−36で処理をし、結果をメインメモリ32に
書き込むものとする。各モジュール33−36はパイプ
ラインコントロールされたバスで接続されており、処理
が効率的に実行できるために、処理に応じて各モジュー
ルに処理を分割して割り当てる必要がある。各モジュー
ルは、複合化された処理機能をもっており、テンプレー
トがセットできるので処理に応じて機能を設定すること
が可能である。全てのモジュールの処理時間に空きがな
く、パイプラインがつまることができれば、最も効率的
な処理を行うことができ、処理速度も太き(なる。各モ
ジュールは、固定された単機能なものではなく、複合化
された機能を持っており、初期セットデータにより、機
能をセットできるので、無駄なく機能を割り当てること
ができ、高速処理が可能となる。従って以上の構成によ
り、パイプラインの持つ高速性と、データフローの持つ
並列実行制御性とを十分に生かし、同一のモジュールを
複数直列に接続するだけで容易に高速処理が実現できる
(発明の効果) 以上述べたように本発明のデータフロー処理装置によれ
ば、複雑な処理を高速に処理したい場合、一つの処理の
フローを第2図の゛ような構成の幾つかのデータフロ゛
−処理モジュールで分担させる事になるが、データがあ
るモジュールから別のモジュールへ送られる時の転送時
間の損失が軽減され、処理のパフォーマンスが向上でき
る。
【図面の簡単な説明】
第1図は本発明の1実施例を示すブロック図、第2図は
第1図の構成を1モジユールとしたとき、複数のモジュ
ールをパイプラインコントロールされたリング状バスに
より接続した例のブロック図、第3図は従来のデータフ
ロー処理装置の例を示すブロック図である。 図において 1・・・・・バスインターフェース 2・・・・・リンクテーブルメモリ゛ 3・・・・・ファンクションテーブルメモリ及びオペレ
ーションコントローラ 4・・・・・データメモリ 5・・・・・キューメモリ 6・・・・・プロセッサユニット 7・・・・・出力データキューメモリ 31・・・・・ホストプロセッサ 32・・・・・メインメモリ 33−36・・・・・モジュール#1−14である。

Claims (1)

    【特許請求の範囲】
  1. データの行き先アドレスを貯えておくリンクテーブルメ
    モリと、前記のアドレスでアクセスされ、命令を貯えて
    おくファンクションテーブルメモリと、前記ファンクシ
    ョンテーブルメモリからの2項演算の片側の入力データ
    を一時貯えておくデータメモリと、前記データメモリか
    らのデータの待ち合わせを行うキューメモリと、前記キ
    ューメモリから出力されるデータに対して2項演算また
    は単項演算を行い前記リンクテーブルメモリへ出力する
    プロセッサユニットと、これらを接続するリング状のパ
    イプラインバスと、前記データメモリからの出力データ
    を保持する出力データキューメモリと、外部バスから前
    記リンクテーブルメモリへのデータの入力と前記出力デ
    ータキューメモリから外部バスへのデータの出力をコン
    トロールするバスインタフェースとを備え初期設定時に
    前記ファンクションテーブルメモリに任意に設定された
    命令に従って前記プロセッサユニットを動作させる事を
    特徴とするデータフロー処理装置。
JP608885A 1985-01-17 1985-01-17 デ−タフロ−処理装置 Pending JPS61165137A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP608885A JPS61165137A (ja) 1985-01-17 1985-01-17 デ−タフロ−処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP608885A JPS61165137A (ja) 1985-01-17 1985-01-17 デ−タフロ−処理装置

Publications (1)

Publication Number Publication Date
JPS61165137A true JPS61165137A (ja) 1986-07-25

Family

ID=11628777

Family Applications (1)

Application Number Title Priority Date Filing Date
JP608885A Pending JPS61165137A (ja) 1985-01-17 1985-01-17 デ−タフロ−処理装置

Country Status (1)

Country Link
JP (1) JPS61165137A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011010445A1 (en) * 2009-07-21 2011-01-27 Tadao Nakamura A lower energy comsumption and high speed computer without the memory bottleneck

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011010445A1 (en) * 2009-07-21 2011-01-27 Tadao Nakamura A lower energy comsumption and high speed computer without the memory bottleneck
JP2012533784A (ja) * 2009-07-21 2012-12-27 維男 中村 メモリ・ボトルネックが無い、低エネルギー消費で高速計算機
US8949650B2 (en) 2009-07-21 2015-02-03 Tadao Nakamura Processor embedded memory structure with lower energy consumption and high speed without memory bottleneck

Similar Documents

Publication Publication Date Title
US8239660B2 (en) Processor with automatic scheduling of operations
EP0172522B1 (en) Data processing machine suitable for high-speed processing
JPH0155499B2 (ja)
CN101313290B (zh) 对仅m×n位外围设备执行n位写入访问的系统和方法
KR920003180B1 (ko) 바이패스(bypass)회로를 갖는 데이타 처리장치
JPS61165137A (ja) デ−タフロ−処理装置
JPS58201166A (ja) マルチプロセツサ方式
EP0114683B1 (en) Arithmetic unit
JPH044630B2 (ja)
US5542080A (en) Method for controlling execution of data driven type information processor
Loucks et al. A Vector Processor Based on One-Bit Microprocessors.
JPS61188629A (ja) デ−タフロ−処理装置
JPS61248136A (ja) デ−タフロ−処理装置
JPS6143346A (ja) デ−タフロ−処理装置
JPS61201338A (ja) デ−タフロ−処理装置
JPH02132524A (ja) 情報処理装置
JPH033047A (ja) 演算機能付きメモリ
JPS6195477A (ja) ベクトル処理装置
JP2629400B2 (ja) 自己同期型パイプライン処理装置
JP2878160B2 (ja) 競合調停装置
JPS6045862A (ja) 共有メモリ装置
JPH01297730A (ja) 2項データメモリ
JP2657090B2 (ja) 計算機のデータ通信システム
JPH0535472A (ja) マイクロコンピユータ
JPS61187043A (ja) デ−タフロ−処理装置