JPH0147810B2 - - Google Patents

Info

Publication number
JPH0147810B2
JPH0147810B2 JP57204676A JP20467682A JPH0147810B2 JP H0147810 B2 JPH0147810 B2 JP H0147810B2 JP 57204676 A JP57204676 A JP 57204676A JP 20467682 A JP20467682 A JP 20467682A JP H0147810 B2 JPH0147810 B2 JP H0147810B2
Authority
JP
Japan
Prior art keywords
disk
disk device
signal line
power
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57204676A
Other languages
English (en)
Other versions
JPS5995663A (ja
Inventor
Yasuo Ishii
Makoto Hasumura
Kunio Fujisaki
Yasushi Watanabe
Katsuaki Tanioka
Takehiko Nishimaki
Masatoshi Oomura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Railway Technical Research Institute
Hitachi Ltd
Original Assignee
Railway Technical Research Institute
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Railway Technical Research Institute, Hitachi Ltd filed Critical Railway Technical Research Institute
Priority to JP57204676A priority Critical patent/JPS5995663A/ja
Publication of JPS5995663A publication Critical patent/JPS5995663A/ja
Publication of JPH0147810B2 publication Critical patent/JPH0147810B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Hardware Redundancy (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Description

【発明の詳細な説明】 (1) 発明の対象 本発明は、デイスク制御方式に係り、特に複数
台のデイスク装置を保有するデイスクシステムに
おける信頼性、保守性の向上させるのに好適なデ
イスク制御方式に関する。
(2) 従来技術 一般に、磁気デイスク装置(以下単にデイスク
装置という)の信頼性を向上させる手法として
は、以下の2方式が知られている。
第1の手法としては、2台のデイスク装置を設
け、両方のデイスク装置に同一のデータを書き込
み、一方のデイスク装置が障害となつた時、他方
のデイスク装置のデータを使用するもの(以下本
方式を二重系方式と称す)である。
第2の手法としては、2台のデイスク装置を設
け、一方のデイスク(以下これを稼動系デイスク
と称す)のみにデータを書き込み、通常はこの稼
動系デイスクで運用し、障害発生時、他方のデイ
スク装置(以下これを予備系デイスクと称す)に
切換え、回復が必要なデータはバツチ処理等によ
り入手するもの(以下本方式を待機系方式と称
す)である。
しかし上記2つ方式はそれぞれ以下の様な問題
がある。
(a) 二重系方式の問題点 (イ) 同一データを2重書き込みするため処理能
力が低下する。
(ロ) 両方のデイスク装置ともに電源を投入して
駆動しておかねばならないため、デイスク装
置の寿命向上には寄与しない。何故なら、本
来ならば、2台のデイスク装置があるのだか
ら、寿命は2倍となるはずであるからであ
る。
(ハ) 両方のデイスク装置ともに電源を投入して
おかねばならないため、デイスク装置の交換
を行なう際、特別な操作が必要である。
(b) 待機系方式の問題点 (イ) 保有するデータは日々更新されるため、デ
ータを回復するために多大な作業を要する。
(ロ) デイスク装置の寿命を考えた場合、予備系
デイスクの電源を切断しておくことは可能で
あるが、この場合長時間にわたり電源を投入
しないことによる劣化があり、信頼性を低下
させる。
(3) 発明の目的 本発明の目的は叙上の如き、従来技術の欠点を
除去したデイスク制御方式を提供することにあ
る。
(4) 発明の要旨 而して、本発明は、前記の目的を達成するため
に、複数台のデイスク装置を設け、通常は待機系
方式を採用し、ある一定の機会(1日に1回等)
においては二重系方式を採用し、この際稼動デイ
スクと予備デイスクを入れ換える様にして、二重
系方式、待機方式の両方の利点を生かしつつデイ
スク装置の信頼性、保守性を向上させるものであ
る。
(5) 実施例の説明 次に図面を参照して本発明の一実施例について
詳細に説明する。
第1図はデイスクシステムを示すブロツク図で
ある。この図において、デイスクシステム10
は、デイスク装置20とデイスク装置30と接続
され、かつ処理装置200を保有している。処理
装置200は、このデイスクシステム10の電源
が投入された時、信号線104を真とする。この
信号線104によつてフリツプフロツプ40がリ
セツトされ、信号線105が真となる。これによ
りOR回路51から信号線108に信号が出力さ
れ、この信号は電源投入回路44に与えられる。
信号線108からの信号によつて電源投入回路4
4が動作され、信号線110を介してデイスク装
置20に電源投入信号が印加される。そして、デ
イスク装置20の電源が投入される。尚、デイス
ク装置30の電源は未だ投入されない。
この時このデイスクシステムにおいては、デイ
スク装置20が稼動系デイスク、デイスク装置3
0が予備系デイスクとして扱かわれる。そのた
め、処理装置200によるデイスク20からのデ
ータの読み取りは信号線112、OR回路56、
信号線103を通して行なわれる。一方、デイス
ク20へのデータの書き込みは、信号線103が
真値であるから、信号線102、AND回路60、
信号線123、OR回路53、信号線120を通
して行なわれる。一方、デイスク装置30は使用
不可の状態であり、待機系方式がとられているの
で、このときは何らアクセスされない。
この様に、通常時は、デイスク装置20と処理
装置200との間でデータ転送が行なわれる。一
方、処理装置200によるある一定のデータ処理
の区切り、例えば一般的には一日のデータ処理が
終了したときには、処理装置200によつて信号
線101が真値される。これにより、フリツプフ
ロツプ40が反転し、信号線106が真値とな
る。一方、フリツプフロツプ41がセツトされる
ため信号線107が真値となる。信号線107が
真値となることにより、OR回路51、信号線1
08を介して電源投入回路44が動作され、その
信号線110によつてデイスク装置20の電源が
投入される。またOR回路52、信号線109を
介して電源投入回路45が動作され、信号線11
1によりデイスク装置30の電源が投入される。
これによつて二重系方式の体制が整うことにな
る。
一方、信号線106が真値となることにより、
この信号線106からの信号と信号線107から
の信号とのAND条件が満され、AND回路61
は、信号線124を介してリード回路42を起動
する。而して、デイスク装置20から読み出され
たデータは、信号線112、リード回路42、信
号線113を介して、デイスク装置30用のライ
ト回路46へ転送され、信号線114、OR回路
54、信号線115を通して、デイスク装置30
へ書込まれる。デイスク装置30へ全てのデータ
が書き込まれるとライト回路46は信号線116
を真値とする。これによりOR回路55、信号線
122を介して、処理装置200へ書込み処理が
終了したことが連絡される。また信号線122か
らの信号はOR回路50、信号線126を介し
て、フリツプフロツプ41に送られ、これをリセ
ツトする。これにより前述した電気投入の経路と
同様に、デイスク装置20の電源が切断される。
しかし、デイスク装置30は、現在信号線106
が真値であるため、信号線109は真値を継続
し、電源断とはならない。
処理装置200は、信号線101を真値とした
のち、信号線122が真値となることにより、再
度デイスク装置が使用可能な状態であることを知
る。そして今度は、デイスク装置30へのリー
ド/ライトを信号線102,103を通して行な
うことになるが、処理装置は、現在どちらのデイ
スク装置を使用しているかを知る必要はない。
さて、処理装置200が、ある一定の処理の区
切りにおいて、信号線101を真値にすると、こ
れにより、フリツプフロツプ40が反転され、信
号線105が真値となる。また、フリツプフロツ
プ41がセツトされるため信号線107が真値と
なる。信号線107が真値となると、OR回路5
1、信号線108を介して電源投入回路44が動
作され信号線110を介してデイスク装置20の
電源が投入される。かつOR回路52、信号線1
09を介して電源投入回路45が動作され、信号
線111を介してデイスク装置30の電源が投入
される。これによつて二重系方式の体制が整うこ
とになる。
一方、信号線105が真値となることにより、
AND回路62では信号線107とAND条件が満
たされ、信号線127を経てリード回路47を起
動される。これによつてデイスク装置30から読
み出されたデータは、信号線117、リード回路
47、信号線118を経て、ライト回路46へ渡
され、信号線119、OR回路53、信号線12
0を通して、デイスク装置20へ書き込まれる。
ライト回路46は、全てのデータの書き込みが終
了した時、信号線121を真値とする。このデー
タ書き込みが終了した旨はOR回路55、信号線
122を経て、処理装置200へ連絡される。ま
た、信号線122は、OR回路50、信号線12
6を経て、フリツプフロツプ41をリセツトする
ため、前述の電源投入の経路と同一で、デイスク
装置30の電源を断する。しかし、デイスク装置
20は、現在信号線105が真値であるため、信
号線108は真値を継続し、電源切断とはならな
い。
処理装置200は、信号線101を真値とした
のち、信号線122が真値となることにより、再
度デイスク装置20が使用可能な状態であること
を知り、今度は、デイスク装置20へのリード/
ライトを、信号線102,103を通して行なう
ことになる。
この様な構成において、もし稼動系デイスク例
えばデイスク装置20が障害となつた場合、処理
装置200は、信号線101を真値とすることに
より、前述の如く予備系デイスク例えばデイスク
装置30へ切換えることを容易に行なう。この場
合、前述した様に、ある一定の処理の区切り毎
に、デイスク装置20およびデイスク装置30の
内容が同一となつているため、データの回復が容
易である。
また、予備系デイスクは、常に電源断状態にあ
るため、障害デイスク装置の交換も容易に行なう
ことができる。
(6) 発明の効果 以上述べた如き構成であるから、本発明にあつ
ては、次の如き効果を得ることができる。
(イ) 書き込むべきデータを発生の都度、2重書き
しないため、処理能力上の問題がない。
(ロ) 使用していないデイスク装置の電源を断して
いるので、このデイスク装置の交換等に際する
保守性が良い。
(ハ) 使用していないデイスク装置の電源を断しい
るので寿命がのびる。
(ニ) 使用するデイスク装置を交互に使用するので
劣化防止に効果があり、信頼性の向上となる。
(ホ) 両方のデイスク装置の内容をコピーしている
ため、障害発生時のデータ回復が容易である。
【図面の簡単な説明】
第1図は、本発明の一実施例によるデイスクシ
ステムのブロツク図である。 10……デイスクシステム、20,30……デ
イスク装置、200……処理装置、40,41…
…フリツプフロツプ、44,45……電源投入回
路、42,47……リード回路、43,46……
ライト回路、50〜56……OR回路、60〜6
3……AND回路。

Claims (1)

    【特許請求の範囲】
  1. 1 第1のデイスク装置と第2のデイスク装置と
    該第1及び第2のデイスク装置に接続された処理
    装置と該第1及び第2のデイスク装置の電源をそ
    れぞれ投入/切断する電源制御手段とを有するデ
    イスクシステムにおいて、該電源制御手段により
    該第1のデイスク装置の電源を投入し、該処理装
    置が該第1のデイスク装置をアクセス可能にし、
    該処理装置から所定の指示があつた場合、該電源
    制御手段により該第2のデイスク装置の電源を投
    入し、該第1のデイスク装置から該第2のデイス
    ク装置にデータを転送し、該データの転送終了
    後、該電源制御手段により該第1のデイスク装置
    の電源を切断し、該処理装置が該第2のデイスク
    装置をアクセス可能にし、さらに、該処理装置か
    ら所定の指示があつた場合、該電源制御手段によ
    り該第1のデイスク装置の電源を投入し、該第2
    のデイスク装置から該第1のデイスク装置にデー
    タを転送し、該データの転送終了後、該電源制御
    手段により該第2のデイスク装置の電源を切断
    し、該処理装置が該1のデイスク装置をアクセス
    可能にすることにより、該処理装置が該第1のデ
    イスク装置と該第2のデイスク装置とをそれぞれ
    交互にアクセス可能にしたことを特徴とするデイ
    スク制御方法。
JP57204676A 1982-11-24 1982-11-24 ディスク制御方式 Granted JPS5995663A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57204676A JPS5995663A (ja) 1982-11-24 1982-11-24 ディスク制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57204676A JPS5995663A (ja) 1982-11-24 1982-11-24 ディスク制御方式

Publications (2)

Publication Number Publication Date
JPS5995663A JPS5995663A (ja) 1984-06-01
JPH0147810B2 true JPH0147810B2 (ja) 1989-10-17

Family

ID=16494445

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57204676A Granted JPS5995663A (ja) 1982-11-24 1982-11-24 ディスク制御方式

Country Status (1)

Country Link
JP (1) JPS5995663A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4327503B2 (ja) * 2003-05-28 2009-09-09 富士通株式会社 ハードディスクの制御方法及び制御装置

Also Published As

Publication number Publication date
JPS5995663A (ja) 1984-06-01

Similar Documents

Publication Publication Date Title
JPH0619722B2 (ja) コンピユータの状態をセーブする装置
JPH0147810B2 (ja)
JPS63279318A (ja) 磁気ディスク装置
JP2004070456A (ja) データバックアップ方法、データバックアップ装置、及び情報処理装置
JPS63140357A (ja) デイスク入出力制御方式
JP2560308B2 (ja) 磁気デイスク制御装置
JPS63280357A (ja) デ−タ退避/復旧方式
JPS6247758A (ja) フロツピ−デイスクのデ−タ保護装置
JPS61250720A (ja) 磁気デイスク制御装置
JPH11222365A (ja) エレベータ制御装置
JP2656499B2 (ja) 計算機システム
JPS63155245A (ja) 半導体ディスクのデ−タバックアップ方式
JPH0728652A (ja) 遠隔メモリパッチ方式
JPS61112254A (ja) 半導体電子デイスクシステム
JPH01271857A (ja) 記憶装置サブシステム
JPS63153656A (ja) 記憶装置のバツクアツプ方式
JPH02239353A (ja) データ記憶サブシステム
JPS63156250A (ja) 障害モジユ−ルの切離し方式
JPS60238901A (ja) 系切換方式
JPS60221822A (ja) 外部記憶制御装置
JPH0476142B2 (ja)
JPS58166470A (ja) Ic記憶装置の情報回復装置
JPH03240122A (ja) 磁気ディスク装置
JPS63149746A (ja) 半導体記憶装置
JPS60215264A (ja) 半導体記憶システム