JPS63153656A - 記憶装置のバツクアツプ方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は揮発性の半導体記憶装置等の記憶装置のバック
アップ方式に関するものである。

（従来の技術） 現在、ソフトウェアの業務はだんだんと大規模化し、扱
うデータも非常に増大しており半導体記憶装置において
もその記憶容量が年々大容量化している。

一方、システムの信頼性が近年盤４型視されてきておシ
、揮発性の半導体記憶装置においてもＡＣ電源異常時に
バッテリ・バックアップする必要が生じてきている。即
ち、大容量の半導体記憶装置をＡＣ電源異常時にバッテ
リ・バックアップする事が必要となってきている。

第６図は従来のＤＭＡ制御の半導体記憶装置のシステム
構成の一例をしめしている。同図において、１０は半導
体記憶装置等の入出力機器（以下Ｉ１０と略す）を制御
する中央処理装置（以下ＣＰＵと略す）、１１はＣＰＵ
０主記憶装置、加はＣＰＵとＩｌｏを結ぶ入出力用のバ
スを示す。３０以降は半導体記憶装置でちゃ、同図は増
設部が３台の例を示している。加は前記半導体記憶装置
の基本部（＃Ｏ）、４０〜６０は増設部（＃１〜２）を
示す（各々をモジュールと呼ぶ）。また、７０は半導体
記憶装置の基本部３０と増設部４０〜６０を接続する増
設バスを示し、基本部（ト）が増設部４０　、５０　、
６０をアクセスする際のアドレス線、読み出し／書き込
みを指示するタグ線、及びそのデータを送受信する為の
データ線、更には応答が行なわれた事を示すタグ線より
構成される。

基本部Ｉにおいて、３１はＣＰＵｌ０や増設部との信号
の授受、更には基本部内の記憶部の制御等を行なう制御
部、３２は基本部内の通常のデータを記憶する記憶部、
３３は該記憶部をバッテリ・バックアップする為のバッ
テリ装置（以下ＢＢＵと略す）を示す。又、あはＢＢＵ
が正常にバッテリ・バックアンプしたか否かを、すなわ
ちバッテリ電圧が正常か否かをＡＣ電源投入時に検出し
、異常が検出されたときにはアラーム信号を発生する異
常検出回路、３５は異常検出回路あが発生したアラーム
信号と、後述する増設部からのアラーム信号をオアする
オアゲートを示す。３６はオアゲー）３５の出力結果を
保持するランチ回路を示す。

増設部４０にて、４１は基本部３０との信号の授受及び
増設部４０内の記憶部４２の制御等を行なう制御部、４
３は記憶部４２をバッテリ・バックアンプする為のＢＢ
Ｕ、４４は基本部間の異常検出回路討と同様にＡＣ電源
投入時にＢＢＵ４３が正常にバッテリ・バックアップし
たかを検出し、異常時にはアラーム信号を信号線７１に
送出する異常検出回路を示す。

この信号線７１は全増設部からのアラーム信号をワイア
ード・オアする信号線である。更に、５０　、６０の増
設部の構成も増設部４０と全く同じものである。

次に第７図に示すシーケンスチャートを用いて第６図の
システムにおける半導体記憶装置のバックアップ異常時
の処理を説明する。

第７図の８１にてＣＰＵｌ０より命令を受けた半導体記
憶装置の基本部間は、８２の太線に示すコマンド処理実
行後、８３に示す通り、処理の終了結果を示す応答デー
タを主記憶装置１１の固定領域に格納後、ＣＰＵｌ０に
割ｐ込みを発生し、コマンドの終了を通知する。

以下同様にコマンド処理を実行していくが、途中８４は
ＡＣｔ源断が発生し、バッテリ・バックアップ状態が発
生した事をしめしている。ＢＢＵ３３゜あが正常に動作
すると、ＡＣ電源再投入時に半導体記憶装置の内容は凡
て補償される為、次に命令を受けた８５においてもＡＣ
電源断前と何等変わらずにコマンド処理を実行できる。

しかし、８６に示す通り、バッテリ・バックアップ中に
一部のＢＢＵに異常が発生すると８７にて示す通り異常
の発生を基本部間の制御部３１はラッチ回路３６の内容
にて検出し、これを元にセンスデータを生成し、制御部
３１内のメモリ（図示せず）に格納しておく。そしてＡ
Ｃ電源再投入後の最初の命令８８の応答にて、記憶部に
異常の有った事を“装置異常”なる応答データを主記憶
装置１１に格納する事によりＣＰＵｌ０へ通知する。

通知を受けたＣＰＵｌ０ば８９に示す通りセンス命令を
発行し、基本部３０の制御部３１内のメモリに格納され
たセンスデータを読み取る。その後ＣＰＵ１０はセンス
データを解析し、バッテリ・バンクアップ異常が有った
事を知り、命令９０にて磁気ディスク装置等からシステ
ム稼働初期のデータまたは稼働途中にて更新しておいた
元データ凡てを半導体記憶装置に再格納し、処理を再開
している。

（発明が解決しようとする問題点） 以上説明したように、従来の半導体記憶装置では、一部
のＢＢＵに異常が発生し、破壊されたデータが一部であ
っても全領域にわたってデータを再格納し、処理を再開
していた為に、ＢＢＵ異常時の処理に多大の時間を費や
す不具合があった。

また、異常の発生原因が電池の老化と推定された時、ど
のＢＢＵに異常が発生したのか不明の為、凡ての電池を
交換する等の不具合があった。

本発明は以上述べた問題点を解決し、バックアップ異常
のモジュールに対してのみ異常処理をするだけよい記憶
装置のバックアップ方式を提供す令 るものである。

（問題点を解決するための手段） 本発明は前記問題点を解決するために、補助電源でバッ
クアップされると共に、このバツクアツプの異常を検出
する検出手段を持つ基本メモリ部と、個別の補助電源で
バックアップされると共に、置のバックアップ方式にお
いて、基本メモリ部及び増設メモリ部のバックアップ異
常の有無を記憶するテーブル部と、電源投入時に、前記
各検出手段の検出結果をテーブル部に書き込む制御部と
を基本メモリ部に設けたものである。

（作用） 本発明の技術的手段は次のように作用する。バックアッ
プ中に、例えば一部の増設メモリ部に補助電源（例えば
バッテリ装置）によるバックアップの異常が発生したと
する。電源が投入されると、制御部は基本メモリ部及び
増設メモリ部の各検出手段の検出結果をテーブル部に格
納するように働く。この結果、制御部は、例えば一部の
増設メモリ部にバックアップ異常があるので、電源投入
後の最初の命令でバックアップ異常のあることを上位制
御装置（例えばＣＰＵ）へ通知する。従って、上位制御
装置はテーブル部の内容を読出すことにより、一部の増
設メモリ部にバックアップ異常があることを知り、当該
増設メモリ部に対してのみデータの再格納をすればよい
ので、バンクアップ異常時の処理時間を短縮することが
できる。また、上位制御装置で、基本メモリ部、増設メ
モリ部の故障履歴を作成することも可能となるので、補
助電源等の保守も容易にすることが可能となる。

（実施例） 以下本発明の実施例について説明する。

第１図は、本発明の基本部と増設部３台よりなる半導体
記憶装置の実施例を示すブロック図である。

第１図において、第６図と同じものは同じ参照番号をも
ちいている。

（イ）は、基本部３０（＃０）及び増設部（＃ｌ〜ＯＰ
）のモジュール番号と該モジュールが有効であるか否か
を示すＶピット及びバックアップ状態を示すデータより
構成されるテーブルを格納する為のメモリである。更に
１００は、ＡＣ電゛源投入時に物理モジュール番号にて
指示されたモジュールに対し自モジュール番号とバック
アップ状態検出回路により生成されたバックアップ状態
を示すデータを増設バスを経由して基本部Ｉの制御部３
１に送出する事を指示する為のタグ線を示す。

本実施例の半導体記憶装置のアドレス構成図を第２図に
示す。基本部（９）及び増設部は基本部３０の制御部３
１よシ第２図に示す物理モジュール番号（ｎ＋１ビット
）と、モジュール内アドレス（ｍ−ｎビット）によりア
クセスされる。

第１図において、ＡＣ電源が断し、バッテリ・バックア
ップ状態が発生し、後ＡＣ電源が再投入されると、基本
部３００制御部３１はメモリ（イ）上に第３図に示す構
成のテーブルを作成する。

第３図に示すテーブルにて、基本部Ｉのモジュールが有
効である事を示す為にＶビットを１にし、モジュール番
号には自番号である０を書き込み、且つ、ＢＢＵの異常
検出回路３４より検出したバックアップ状態、本例では
正常であったことを示す０を書き込んでいる。

次に増設部＃１に対し、第２図にて示す物理モジュール
番号を１としたアドレスを送出し、同時にタグ線１００
を有効にしてモジュール番号とバックアップ状態を示す
データの送出を増設部の制御部４１に対し要求する。

該データを受信した基本部の制御部３１は、第３図のテ
ーブルの次番地に該データと共に自モジュール番号１と
、該モジュールが有効である事を示す為Ｖピットに１を
書き込む。

以上の動作をシステム最大構成時の最終増設部＃Ｐに対
するまで行なう。

但し増設部アクセス時、増設バス７０内の応答を示すタ
グ縁１００が無効である時は基本部側の制御部３１は該
増設部が未接続である事を知り（第３図の例では＃４〜
＃Ｐ）、該モジュール番号及び対応するＶビットをＯと
してテーブルを作成する。

次にバンクアップ異常が発生したときの第１図のシステ
ムの動作を第４図のシーケンスチャートを用いて説明す
る。第４図において、半導体記憶装置は１１０に示す命
令に対してコマンド処理を行う。１１１はＡＣ電源断が
発生しそのバッテリ・バックアップ中に増設部＃２のＢ
ＢＵＫ異常が発生したことを示している。

此の場合、ＡＣＫ源が再投入されると、基本部３０の制
御部３１はまず基本部自身のテーブルデータを第１図の
メモＩＪ　９Ｑに書き込み後、以下＃ｌからの増設部に
対し１１２　、１１３　、１１４　、・・・と各々のモ
ジュール番号とそのバンクアップ状態を示すデータを要
求し、テーブル（第３図）をメモリ９０上に作成して行
く。

テーブル作成後、ＣＰＵｌ０からの命令待ちとなってい
た半導体記憶装置は１１５にて最初に受けた命令の応答
に対し、第７図の８８の命令と同様に装置異常のあった
事を示し、該応答を受は取ったＣＰＵｌ０は第７図の８
９のセンス命令と同様に１１６にてセンス命令を発行し
て、バックアップ異常の有った事を知る。

此の時、ＣＰＵｌ０は、１１７に示す如く次にテーブル
リード命令を発行し、テーブルデータを主記憶装置１１
上に格納する。ＣＰＵｌ０は主記憶装置１１上の該テー
ブルを検索し、＃２の増設モジュールのＢＢＵに異常が
有った事を知り、主記憶袋０置１１の別領域に第５図に
示す通）モジュール番号とバックアップ異常発生回数を
示すテーブルを作成する。

更に、１１８に示す通り増設部＃２のシステム稼働前の
元データを増設部＃２にのみ再格納し以後処理を再開す
る。

再び増設部＃２のＢＢＵにバックアップ異常が発生した
時は、主記憶装置１１上のテーブルのバックアップ異常
発生回数は１→２に更新される。

ＣＰＵｌ０は主記憶装置１１上のテーブルを更新する際
には、必ず決められた異常回数に到達したＢＢＵはない
かを検索し、存在した場合は保守員等に該ＢＢＵの保守
を指示する。

このように本実施例によれば、ＣＰＵに対しバッテリ・
バックアップ異常が発生した半導体記憶装置の基本部又
は増設部の物理モジュール番号を通知する手段を設ける
事により、バッテリ・バックアンプ異常が発生した際に
元データの再格納時間を大幅に短縮出来る効果が有る。

更に、バッテリ・バックアップ異常が発生したモジュー
ルの物理モジュール番号とその発生回数を示すテーブル
をＣＰＵが主記憶上に構成する事により、バンクアンプ
異常を起しゃすいＢＢＵを検出し且つ該ＢＢＴＪの保守
を保守員にＣＰＵが指示する事を可能とした事により、
ＢＢＵのバックアップ異常の発生頻度を少なくする効果
が有る。

（発明の効果） 以上詳細に説明したように本発明によれば、テーブル部
の内容を参照することにより、バックアップ異常のある
基本メモリ部又は増設メモリ部に対してのみデータの再
格納を行えばよいので、バンクアップ異常時の処理時間
を短縮できる。また、上位制御装置で、基本メモリ部及
び増設メモリ部の個別の故障履歴も容易に作成すること
が可能となるので、補助電源等の保守を容易にすること
が可能となる。

【図面の簡単な説明】

第１図は本発明に係る半導体記憶装置の構成図、第２図
は第１図の半導体記憶装置内の基本部又は増設部のアド
レス構成図、第３図はＡＣ電源投入時に半導体記憶装置
の基本部内に構成されるテーブルを示す図、第４図は第
１図の動作を示すシーケンス・チャート図、第５図は主
記憶装置上に構成されＢＢＵの異常履歴を示すテーブル
を示す図、第６図は従来の半導体記憶装置の構成図、第
７図は第６図の動作を示すシーケンス・チャート図であ
る。 １０・・・ＣＰＵ（中央処理装置）、１１・・・主記憶
装置、２０・・・バス、３０・・・基本部、３１　、４
１・・・制御部、３２　、４２・・・記憶部、３３　、
４３・・・ＢＢＵ（バッテリ装置）、３４゜４４・・・
異常検出回路、４０，５０．６０・・・増設部、７０・
・・増設バス、９０・・・メモリ、１００・・・タグ線
。

Claims (1)

1. 【特許請求の範囲】 補助電源でバックアップされると共に、このバックアッ
   プの異常を検出する検出手段を持つ基本メモリ部と、個
   別の補助電源でバックアップされると共に、このバック
   アップの異常を検出する検出手段を持ち、増設可能に設
   けられる増設メモリ部とを備えた記憶装置のバックアッ
   プ方式において、 基本メモリ部及び増設メモリ部のバックアップ異常の有
   無を記憶するテーブル部と、 電源投入時に、前記各検出手段の検出結果をテーブル部
   に書き込む制御部とを基本メモリ部に設けたことを特徴
   とする記憶装置のバックアップ方式。