JPH01311767A - 画像処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はメモリに記憶しているデータの読み出しに際し
てサンプリングを行ない、縮小したデータと前記サンプ
リング位置と異なった位置をサンプリングして得られた
縮小データの論理和をとる画像処理装置に関するもので
ある。

従来の技術 メモリに記憶された画像データ等の表示において、表示
できる情報量がメモリ容量より小さい場合や表示画面上
で画像をズーミングする場合、原データをサンプリング
して縮小表示を行なうことになる。このような縮小表示
をする場合、サンプリングによって必要な情報が欠落す
ることが考えられる。そこで、異なるサンプル点でサン
プリングした縮小画像の各々の画素について論理和をと
ることにより情報の欠落をある程度防止出来る。

従来、データ縮小時の論理和処理は、まず原デ−タをメ
モリより一定鼠読みだし、その後に縮小率に応じたサン
プル点で前記読み出したデータをサンプリングし、さら
にサンプル点を変えてサンプリングし、前記−リ゛ンプ
リングした縮小データとの論理和をとることで行なって
いた。

例えば、縮小率がｍ　／　ｎの場合、原データをｎピノ
１−読み出した後、ｎビットの中からｍビットを゛）ン
プリング（７縮小画像を得、さらにサンプル点を変えて
ｎビットの中からｍピノｌをサンプリングして得られた
データと前記縮小画像との論理和をとることで行なって
いた。第５図は従来方法による縮小画像の論理和処理の
原理を示す図で、縮・ト率が１／４で、ワード幅が８ビ
ットの場合である３、第５図においては、メモリから８
ビ、トづつ４同読み出した状態を示している。サンプル
位置として４に番目とく４に＋２）番目（ｋ＝ｏ。

１、・・・）をとった楊今金示す。まずメモリから読み
出した８ビア１−苺のデータから４に番目の位置をサン
プリングする。サンプル位置は０．４゜８．１２，１６
，２０，２４．２８番目である。

次にサンプル位置を（４に＋２）番目にかえてメモリか
ら読み出したデータから（４に＋２）番目のデータをサ
ンプリングする。サンプル位置は２゜６．１０，１４，
１８，２２，２６．３０番目である。このようにして得
られた縮小データの各ビットの論理和をとることで１／
４の縮小画像の論理和処理を実現している。

第６図に従来の縮小画像の論理和処理回路のブロック図
を示す。この論理和処理回路では、異なる２つのサンプ
ル位置でのサンプリングデータをＹ月いて論理和処理を
行い、１／４の縮小画像を得る場合を考える。メモリ１
からワード単位で読み出されたデータはＰ／Ｓ変換回路
２ｋよりシリアルデータに変換される。Ｐ／Ｓ変換回路
２゛によって変換されたデータは間引き回路３により縮
小率に応じて間引かれる。この際縮小率が１／４であれ
ばこの間引き回路３では異なる２つのサンプル位置での
サンプリングが行われるので１／２ｋ間引かれる。また
どの位置をサンプリングするかは制御部８によシ制御さ
れる。間引き回路３で間引かれたデータはラッチ４で取
り込まれ論理和処理部６において、ラッチ４でラッチさ
れたデータと間引き回路３から出力されたデータの論理
和をとりその結果がラッチ６で取り込まれる。ラッチ６
で取り込まれたデータはＳ／Ｐ変換回路７でパラレルデ
ータに変換される。

第７図は間引き回路３の構成を示したものである。同図
においてっけメモリから読み出した原データｆ取り込む
だめのラッチ、１０はラッチクロック’ｇ　ｌｉ（］　
引キ用マスクは号でマスクしサンプリングクロックを生
成するだめのゲー　トである。

第８図は間引き回路３の動作を説明するだめのタイミン
グ図である。同図ａは原データ、同図すは原データをラ
ッチ９で取り込むためのラッチクロックである。同図ｃ
、ｄおよびｅは縮小率が１／２の場合でＣは間引き用マ
スク１ｕ号、ｄはサンプリングクロック、ｅは１／２の
縮小データである。この場合、間引き用マスクは号は常
にｈｉｇｈレベルでありラッチクロックｂはマスクされ
ずにサンプリングクロックｄとなってサンプルポイント
の異なった縮小率１／２のデータｅを交互に得る。同図
５９およびｈは縮小率が１／４の場合で、ｆは間引き用
マスク信号、ｑｕサンプリングクロック、ｈはサンプル
ポイントの異なった縮小率１／４のデータである。この
場合４個のパルスについて２個のパルスがゲー１−１０
でマスクされてサンプリングクロックｑとなる。このサ
ンプリングクロックｑによシ原データをラッチしてサン
プルポイントの異なる１／４の縮小データｈを得る。

このような縮小画像の論理和処理においては、もとの画
素に対して必要な画素だけ２１　（ｌ−整数）ごとにサ
ンプリングした状態で並列に縮小データを扱うことが望
ましい。このような縮小を縮小率にかかわらず一定の速
度で読み出せる方法として、独立にアドレスを与え得る
メモリを２ｋ個用意し、２ｋ　＋　１画素を１つのブロ
ックとし、このブロック内でば１／２ｉ（０≦ｉ≦ｊ）
に縮小した２ｋビットのデータを一度にアクセスできる
データの記憶方法が提案されている。

この方法は、各ブロック内の２ｋ＋］個のデータを縮小
率に応じてサンプリングした結果を２ｋ個ごとにグルー
プ分けした場合に、各グループ内の２ｋ個のデータは並
列に動作可能な２ｋ個のメモリに分解して記憶されるよ
うに２　ｋ＋　１個のデータ記憶方法を定めている。（
例えば、特開昭６０−３０３９号公報、特開昭６０−８
１６６１号公報）。

前記の記憶方法を用いたメモリ装置を前記の画像処理装
置に利用することで、元の画像に対して必要な画素だけ
２１（ｉ＝整数）ごとにサンプリングした状態で並列に
縮小画像を得ることが出来る。

発明が解決しようとする課題 上記のような従来の方法によると、縮小画像の論理和処
理において同一ライン上のデータ同士でしか論理和かと
れないという問題点が生じる。また、２次元空間内で任
意にサンプリングした縮小データの論理和をとろうとす
ると、同一ラインをサンプリングする場合と比較して回
路規模が大きくなるとともに、メモリより読みだした原
データのうちサンプル点以外のデータの無駄が多くなる
ことになる。

本発明はかかる点に鑑みてなされたもので、２次元空間
内の任意のデータをサンプリングした縮小画像の論理和
処理を効率的に行える画像処理装置を提供することを目
的としている。

課題を解決するだめの手段 本発明は、上記問題点を解決するために原データを２１
ビット（ｉ＝０、１，２，３．・・・・・・）ごとにサ
ンプリングした縮小率１／２ｉなる縮小データと前記サ
ンプル位置と異なる位置を２ｉビットごとにサンプリン
グした縮小率１／２ｉなる縮小データをＮ、＝２　　ヒ
ツト（ｋ＝０、１．・旧・・）並列に交互に読み出す手
段と、サンプル位置を変えて読みだした縮小データのビ
ット単位の論理和をとる手段を具備し、前記メモリ装置
から読み出した１／２ｉに縮小したデータとサンプル位
置を変えて読み出したデータの論理和を得るものである
。

作　　用 本発明において、縮小画像の論理和処理を行う場合、２
次元空間内の任意の位置をサンプリングすることができ
るとともに、縮小の際に必要なデータのみをアクセスで
きるので効率的な論理和処理を行うことが出来る。

実施例 第１図は本発明の一実施例を示すブロック図である。同
図において、１は原データを１７２ｉに縮小したデータ
をＮ＝２ｋビット並列に読み出し得るメモリ装置、２は
メモリ装置１から読みだした並列データを取り込むため
のランチ、３はゲート、４は前記縮小データと、前記サ
ンプル位置と異なった位置をサンプリングした１／２１
の縮小したデータとの論理和をとるＯＲ処理部、５は論
理和をとったデータを取り込むだめのラッチである。

第２図はメモリ装置１の構成を示す図である。

６はメモリ、７はメモリ制御部、８および９は縮小した
ときにサンプリング位置を規定するサンプルポイント１
、サンプルポイント２である。１１は縮小率に応じてメ
モリに与えるアドレスに変換を施すアドレス変換部であ
る。縮小する際にはサンプルポイントをこのアドレス変
換部に与える。

１１はデータ変換部であり、メモリ６から読み出された
データに対して縮小率に応じて変換を施す。

アドレス変換部１１にそれぞれサンプルポイント１およ
びサンプルポイント２を与えメモリからデータを読み出
すことによシサンプル位置の異なった縮小データを得る
ことが出来る。

原データを１／２ｉに縮小したデータをＮビット並列に
読みだし得るメモリ装置１の構成は、例えば特開昭６０
−３０３９号公報記載の構成を用いることが出来る。

第３図は第１図の動作を説明するためのタイミング図で
ある。第３図においてａはメモリ装置１の出力であり、
データｎ−１、データｎ−２（ｎ＝１．２．・・・・・
・）はメモリ装置１から読み出したそれぞれサンプル位
置の異なる縮小率１／２ｉの縮小データである。ｂはラ
ッチ２および、ラッチ６に対するラッチクロックである
。Ｃはラッチ２の出力でありラッチクロックｂの立ち下
がりでデータをラッチする。ＯＲ処理部４ではＣのラッ
チ２の出力とメモリ装置１から読み出（７たデータの論
理和をとる。ラッチ５ではｂのラッチクロックの立上り
でＯＲ処理部４のデータをランチし、ｄに示すように、
データｎ−１、データｎ　−２の論理和を得る。

第４図は第１図のメモリ装置１からサンプル位置を変え
て読み出したワード幅８ビットの１／４の縮小データの
様子を示す図である。サンプル位置として、４に番目と
（４に＋２　）番目（ｋ＝ｏ。

１、・・・・・）をとった場合を示す。サンプル位置が
４に番目の縮小率１／４のデータは、Ｑ　、　４　、８
゜１２．１８，２０，２４．２８番目であり、サンプル
位置が（４に＋２）番目の縮小率１／４のデータは２，
６，１０．１４　、１　Ｂ　、　２２　、２６　。

３０番目である。このサンプル位置の異なる縮小率１／
４のデータの各々のビットの論理和をとることで縮小率
１／４の○Ｒ無処理実現できる。

発明の効果 以上述べてきたように、本発明によれば１／２１の縮小
において論理和処理がメモリの読み出し速度でおこなえ
るとともに論理和をとるサンプルポイントが２次元空間
内で任意に設定できるため効率的な論理和処理が実現で
きる。

【図面の簡単な説明】

第１図は本発明の一実施例のデータ縮小装置のブロック
図、第２図はメモリ装置１の構成を示すブロック図、第
３図はデータ縮小装置の動作を炉用するタイミング図、
第４図はメモリ装置１からサンプル位置を変えて読み出
した縮小率１／４のデータの様子を示す説明図、第５図
は従来方法による縮小データの論理和処理の原理図、第
６図は従来の縮小データの論理和処理のブロック図、第
７図は間引き回路３の構成を示すブロック図、第８図は
間引き回路３の動作を説明するだめのタイミング図であ
る。 １・・・・・・メモリ装置、２・・・・・う、チ、３・
・・・・・ゲート、４・・・・・・ＯＲ処理部、５・・
・・・ラッチ。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第１
図 ｊＩ２図 第３図 （（１１メモリ装置１から読み出したチーク（ｂ、ｌ　
　ラッチクロツタ （Ｃノ　ラッチ２の出力 （ｄ）　　ラーノナ５の出力 第４図 ＣＱ）メモリ上の≠−タ （ｂ）　　　　　　　　　　　　　　　　（Ｃ）Ｘ　口
　・　・　　サンプルポイントｊ○　・　・・　サンプ
ルポイント２ 第５図 （Ｑ）　　メモリから読み出したチーク（ｂ）　　　　
　　　　　　　（ＣＪ 各ビットの論理和 第６図 ＪＦＩナータ

Claims (3)

【特許請求の範囲】
1. （１）原データを２＾ｉビット（ｉ＝０、１、２、３、
   ・・・・・・）ごとにサンプリングした縮小率１／２＾
   ｉなる縮小データと前記サンプル位置と異なる位置を２
   ＾ｉビットごとにサンプリングした縮小率１／２＾ｉな
   る縮小データをＮ＝２＾ｋビット（ｋ＝０、１、２、３
   、・・・・・・）並列に交互に読み出す読出手段と、サ
   ンプル位置を変えて読みだした縮小データのビット単位
   の論理和をとる手段を具備し、前記メモリ装置から読み
   出した１／２＾ｉに縮小したデータとサンプル位置を変
   えて読み出したデータの論理和をとることを特徴とする
   画像処理装置。
2. （２）読出手段はサンプルポイントを２＾ｉビット内で
   変更可能に構成したことを特徴とする特許請求の範囲第
   １項記載の画像処理装置。
3. （３）読出手段はサンプルポイントを２＾ｉ×２＾ｉビ
   ットの２次元空間内で変更可能に構成したことを特徴と
   する特許請求の範囲第１項記載の画像処理装置。