JPH01280852A - 汎用インタフェース制御装置 - Google Patents
汎用インタフェース制御装置Info
- Publication number
- JPH01280852A JPH01280852A JP63110249A JP11024988A JPH01280852A JP H01280852 A JPH01280852 A JP H01280852A JP 63110249 A JP63110249 A JP 63110249A JP 11024988 A JP11024988 A JP 11024988A JP H01280852 A JPH01280852 A JP H01280852A
- Authority
- JP
- Japan
- Prior art keywords
- interface control
- interface
- internal bus
- bus
- path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003745 diagnosis Methods 0.000 claims abstract description 6
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000002405 diagnostic procedure Methods 0.000 description 1
- 239000002966 varnish Substances 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、汎用インタフェース制御装置に関し特に、装
置内部の診断方式に関する。
置内部の診断方式に関する。
従来の技術
従来、この種の汎用インタフェース制御装置は、特に、
インタフェース制御部に市販のＬＳＩを採用して底コス
ト化を計るなどのために、診断機能を充分に備えていな
い。
インタフェース制御部に市販のＬＳＩを採用して底コス
ト化を計るなどのために、診断機能を充分に備えていな
い。
発明が解決しようとする課題
上述した従来の汎用インタフェース制ｇｆＪ装置は、相
手装置をつないだ診断を行わない限り、ニス１上充分な
内部診断を行うことができないという欠点があった。
手装置をつないだ診断を行わない限り、ニス１上充分な
内部診断を行うことができないという欠点があった。
本発明は従来の上記実情に鑑みてなされたものであり、
従って本発明の目的は、従来の技術に内在する上記欠点
を解消することを可能とした新規な汎用インタフェース
制御装置を提供することにある。
従って本発明の目的は、従来の技術に内在する上記欠点
を解消することを可能とした新規な汎用インタフェース
制御装置を提供することにある。
課題を解決するための手段
上記目的を達成する為に、本発明に係る汎用インタフェ
ース制御装置は、内部にプロセッサ部と第１及び第２の
２組のインタフェース制御部をもち、前記プロセッサと
２組のインタフェース制御部が内部バスに接続され、か
つ前記２組のインタフェース制御部がインタフェース切
換回路にて接続され、前記内部パス−第１のインタフェ
ース制御部−インタフェース切換回路−第２のインタフ
ェース制御部−内部バスにて閉ループを構成してデータ
を転送させることにより内部診断を容易に行える構成を
有している。
ース制御装置は、内部にプロセッサ部と第１及び第２の
２組のインタフェース制御部をもち、前記プロセッサと
２組のインタフェース制御部が内部バスに接続され、か
つ前記２組のインタフェース制御部がインタフェース切
換回路にて接続され、前記内部パス−第１のインタフェ
ース制御部−インタフェース切換回路−第２のインタフ
ェース制御部−内部バスにて閉ループを構成してデータ
を転送させることにより内部診断を容易に行える構成を
有している。
実施例
次に本発明をその好ましい一実施例について図面を参照
して具体的に説明する。
して具体的に説明する。
第１図は本発明の一実施例を示すブロック構成図である
。
。
第１図を参照するに、１１はプロセッサ部を示し、該プ
ロセッサ部１１はパス１０２にて内部バス１０１に接続
されている。Ｉ２は第１のインタフェース制御部であり
、パス１０３にて内部バス１０１に接続され、１３は第
２のインタフェース制御部であり、パス１０４にて内部
バス１０１に接続されている。第１のインタフェース制
御部＋２は外部インタフェースとパス１０５で接続され
るとともにインタフェース切換回路１４に接続されてい
る。第２のインタフェース制御部■３も外部インタフェ
ースとパスＩＯＧで接続されるとともにインタフェース
切換回路１４に接続されている。
ロセッサ部１１はパス１０２にて内部バス１０１に接続
されている。Ｉ２は第１のインタフェース制御部であり
、パス１０３にて内部バス１０１に接続され、１３は第
２のインタフェース制御部であり、パス１０４にて内部
バス１０１に接続されている。第１のインタフェース制
御部＋２は外部インタフェースとパス１０５で接続され
るとともにインタフェース切換回路１４に接続されてい
る。第２のインタフェース制御部■３も外部インタフェ
ースとパスＩＯＧで接続されるとともにインタフェース
切換回路１４に接続されている。
次に本実施例の動作について説明する。本実施例の場合
、通常、入力転送（外部インタフェースから本装置へデ
ータ受信する方向）のデータは、パス１０５（又はＩＯ
Ｇ ）に接続された外部インタフェースからインタフェ
ース制御部！２（又は１３）を通り、パスｌ０３（又は
１０４）を経由して内部バス１０１に送出される。一方
、出力転送のデータは、入力転送と全く逆に、内部パス
１０１→バス１０３（又は１０４）→インタフェース制
御部１２（又は１３）→パスｌ０５（又は１０６）にて
外部インタフェースに送出される。
、通常、入力転送（外部インタフェースから本装置へデ
ータ受信する方向）のデータは、パス１０５（又はＩＯ
Ｇ ）に接続された外部インタフェースからインタフェ
ース制御部！２（又は１３）を通り、パスｌ０３（又は
１０４）を経由して内部バス１０１に送出される。一方
、出力転送のデータは、入力転送と全く逆に、内部パス
１０１→バス１０３（又は１０４）→インタフェース制
御部１２（又は１３）→パスｌ０５（又は１０６）にて
外部インタフェースに送出される。
本装置の診断を行う場合には、まずプロセッサ部ＩＩの
起動により内部を診断モードにセットする。
起動により内部を診断モードにセットする。
診断モードのセットによりインタフェース切換回路１４
は、第１のインタフェース制御部１２の出力信号は第２
のインタフェース制御部１３の入力信号に、又、第１の
インタフェース制御部１２の入力信号は第２のインタフ
ェース制御部１３の出力信号に接続される。外部インタ
フェースが双方向性のものであれば、インタフェース切
換回路１４は両インタフェース＋０５とＩＯＧの対応す
る信号を直結する。
は、第１のインタフェース制御部１２の出力信号は第２
のインタフェース制御部１３の入力信号に、又、第１の
インタフェース制御部１２の入力信号は第２のインタフ
ェース制御部１３の出力信号に接続される。外部インタ
フェースが双方向性のものであれば、インタフェース切
換回路１４は両インタフェース＋０５とＩＯＧの対応す
る信号を直結する。
次にプロセッサ部■から第１のインタフェース制御部１
２に出力転送制御を指示し、第２のインタフェース制御
部１３に入力転送制御を指示する。更にプロセッサｆｆ
１１１から特定パターンデータを内部バス＋０１を通し
て第１のインタフェース制御部１２に送出することによ
り、本データは、インタフェース切換回路１４を経由し
て第２のインタフェース制御部＋３に転送され、更に内
部バス＋０１に転送されて再びプロセッサ部Ｈにとり込
むことができる、とり込まれたデータと送出されたデー
タを比較することにより、データの通過パスと各インタ
フェース制御部の入出力転送制御動作に関わる全回路の
良否を判定することができる。
２に出力転送制御を指示し、第２のインタフェース制御
部１３に入力転送制御を指示する。更にプロセッサｆｆ
１１１から特定パターンデータを内部バス＋０１を通し
て第１のインタフェース制御部１２に送出することによ
り、本データは、インタフェース切換回路１４を経由し
て第２のインタフェース制御部＋３に転送され、更に内
部バス＋０１に転送されて再びプロセッサ部Ｈにとり込
むことができる、とり込まれたデータと送出されたデー
タを比較することにより、データの通過パスと各インタ
フェース制御部の入出力転送制御動作に関わる全回路の
良否を判定することができる。
同様に、プロセッサ部１１から第１のインタフェース制
御部１２に入力転送制御を指示し、第２のインタフェー
ス制御部１３に出力転送制御を指示する。
御部１２に入力転送制御を指示し、第２のインタフェー
ス制御部１３に出力転送制御を指示する。
更にプロセッサ部１１から特定のパターンデータを内部
バスを通して第２のインタフェース制御ｆｆ１Ｎ３に送
出することにより本データはインタフェース切換回路１
４を経由して第１のインタフェース制御部１２に転送さ
れ、更に内部バス１０１に転送されて再びプロセッサ部
Ｈにとり込むことができる。とり込まれたデータと送出
されたデータを比較することにより、データの通過パス
と各インタフェース制御部の入出力転送制御動作に関わ
る全回路の良否を判定することができる。
バスを通して第２のインタフェース制御ｆｆ１Ｎ３に送
出することにより本データはインタフェース切換回路１
４を経由して第１のインタフェース制御部１２に転送さ
れ、更に内部バス１０１に転送されて再びプロセッサ部
Ｈにとり込むことができる。とり込まれたデータと送出
されたデータを比較することにより、データの通過パス
と各インタフェース制御部の入出力転送制御動作に関わ
る全回路の良否を判定することができる。
発明の効果
以、Ｉ：、説明したように、本発明によれば、第１のイ
ンタフェース制御部とインタフェース切換回路と第２の
インタフェース制御部と内部バスにょる閉ループを構成
することにより、通常充分な診断の困難な市販のＬＳＩ
を採用したインタフェース制御装置に対して充分な診断
機能を持たせることができるという効果が得られる。
ンタフェース制御部とインタフェース切換回路と第２の
インタフェース制御部と内部バスにょる閉ループを構成
することにより、通常充分な診断の困難な市販のＬＳＩ
を採用したインタフェース制御装置に対して充分な診断
機能を持たせることができるという効果が得られる。
第１図は本発明の一実施例を示すブロック構成図である
。 ＋１．、、プロセッサＷｉ！、＋２．、 インタフェ
ース制御部、＋３．、、インタフェース制御部、１４．
、、イ／タフエース切換回路、＋０１．、、内部バス、
１０２〜１０Ｅｉ、、、接続パス 特許出願人 ［１本電気株式会社 代 理 人 弁理士 熊谷雄人部 １０１、内＠βハ゛又 １０２〜１０６ ： Ｊ妾手先）ぐ又第１図
。 ＋１．、、プロセッサＷｉ！、＋２．、 インタフェ
ース制御部、＋３．、、インタフェース制御部、１４．
、、イ／タフエース切換回路、＋０１．、、内部バス、
１０２〜１０Ｅｉ、、、接続パス 特許出願人 ［１本電気株式会社 代 理 人 弁理士 熊谷雄人部 １０１、内＠βハ゛又 １０２〜１０６ ： Ｊ妾手先）ぐ又第１図
Claims (1)
- 内部にプロセッサ部と２組のインタフェース制御部をも
ち、前記プロセッサ部と第１及び第２の２組のインタフ
ェース制御部が内部バスに接続され、かつ前記２組のイ
ンタフェース制御部がインタフェース切換回路にて接続
され、前記内部バス−第１のインタフェース制御部−イ
ンタフェース切換回路−第２のインタフェース制御部−
内部バスにて閉ループを構成してデータを転送させるこ
とにより内部診断を行えることを特徴とした汎用インタ
フェース制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63110249A JPH01280852A (ja) | 1988-05-06 | 1988-05-06 | 汎用インタフェース制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63110249A JPH01280852A (ja) | 1988-05-06 | 1988-05-06 | 汎用インタフェース制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01280852A true JPH01280852A (ja) | 1989-11-13 |
Family
ID=14530894
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63110249A Pending JPH01280852A (ja) | 1988-05-06 | 1988-05-06 | 汎用インタフェース制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01280852A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015524226A (ja) * | 2012-06-18 | 2015-08-20 | ルネサス・エレクトロニクス・ヨーロッパ・リミテッドＲｅｎｅｓａｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｅｕｒｏｐｅ Ｌｉｍｉｔｅｄ | 通信コントローラ |
-
1988
- 1988-05-06 JP JP63110249A patent/JPH01280852A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015524226A (ja) * | 2012-06-18 | 2015-08-20 | ルネサス・エレクトロニクス・ヨーロッパ・リミテッドＲｅｎｅｓａｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｅｕｒｏｐｅ Ｌｉｍｉｔｅｄ | 通信コントローラ |
| US9979620B2 (en) | 2012-06-18 | 2018-05-22 | Renesas Electronics Europe Limited | Communication controller |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6262275A (ja) | 集積回路のテスト方法 | |
| JPH01280852A (ja) | 汎用インタフェース制御装置 | |
| JPH01245719A (ja) | パリティチェック制御装置 | |
| JPS603747A (ja) | プログラム選択制御方式 | |
| JPS6260860B2 (ja) | ||
| JPS58137038A (ja) | シリアルインタフエ−スの診断方式 | |
| JPH0358141A (ja) | ユーザ用ロジックつき集積回路 | |
| JP2508427B2 (ja) | Ｉｃ回路 | |
| JP2718763B2 (ja) | 自己診断起動方式 | |
| JP2886925B2 (ja) | 接続装置 | |
| JPH01274259A (ja) | 汎用インタフェース制御装置 | |
| JPH0125271B2 (ja) | ||
| JP2718746B2 (ja) | 端末インタフェースの受信データ制御回路 | |
| JPH01277952A (ja) | 汎用インタフェース制御装置 | |
| JPH07104795B2 (ja) | エラ−検出方式 | |
| JPS5827219A (ja) | 給電装置 | |
| JP2663487B2 (ja) | デジタル通信装置 | |
| JPH02264305A (ja) | Ｉ／ｏ装置 | |
| JPH1131117A (ja) | 信号処理装置 | |
| JPS60124158A (ja) | フアクシミリ装置 | |
| JPS61233859A (ja) | プログラマブルコントロ−ラ | |
| JPS62151943A (ja) | マイクロコンピユ−タのテスト方式 | |
| JPH02163840A (ja) | シングルチップマイクロコンピュータ | |
| JPS5816542A (ja) | 半導体集積回路 | |
| JPH0269774U (ja) |