JPS61233859A - プログラマブルコントロ−ラ - Google Patents
プログラマブルコントロ−ラInfo
- Publication number
- JPS61233859A JPS61233859A JP7273585A JP7273585A JPS61233859A JP S61233859 A JPS61233859 A JP S61233859A JP 7273585 A JP7273585 A JP 7273585A JP 7273585 A JP7273585 A JP 7273585A JP S61233859 A JPS61233859 A JP S61233859A
- Authority
- JP
- Japan
- Prior art keywords
- input
- programmable controller
- unit
- signal
- expansion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、拡張用の入出力装置が分離されたプログラマ
ブルコントーラにかかり、特に入出力の方向を選択でき
るようにして利用性の向上をはかったプログラマブルコ
ントローラに関するものである。
ブルコントーラにかかり、特に入出力の方向を選択でき
るようにして利用性の向上をはかったプログラマブルコ
ントローラに関するものである。
第４図にプログラマブルコントローラの基本的なハード
構成を示す。
構成を示す。
第４図において、プログラマブルコントローラ１はＣＰ
Ｕ （中央演算処理装置）２、システムプログラムメモ
リ３、シーケンスプログラムメモリ４、データメモリ５
、入力部６、出力部７およびインタフェース部８から構
成され、インタフェース部８を介して外部のプログラム
ローダ９に結合されている。
Ｕ （中央演算処理装置）２、システムプログラムメモ
リ３、シーケンスプログラムメモリ４、データメモリ５
、入力部６、出力部７およびインタフェース部８から構
成され、インタフェース部８を介して外部のプログラム
ローダ９に結合されている。
プログラム実行時は、シーケンスプログラムメモリ４に
書込まれているプログラムをシステムプログラムメモリ
３に書込まれているシステムプログラムに従ってＣＰＵ
２が取込み、入力部６を通して外部からデータメモリ５
に取入れたデータを用いて演算処理を行い、出力部７を
通して外部に制御信号を出力する。
書込まれているプログラムをシステムプログラムメモリ
３に書込まれているシステムプログラムに従ってＣＰＵ
２が取込み、入力部６を通して外部からデータメモリ５
に取入れたデータを用いて演算処理を行い、出力部７を
通して外部に制御信号を出力する。
シーケンスプログラムの作成、編集修正、モニタなどは
インタフェース部８を介してプログラムローダ９からの
指示によって行われ、シーケンスプログラムメモリ４お
よびデータメモリ５の書替えや読出しなどが行われる。
インタフェース部８を介してプログラムローダ９からの
指示によって行われ、シーケンスプログラムメモリ４お
よびデータメモリ５の書替えや読出しなどが行われる。
プログラマブルコントローラのハード構成には、基板単
位で構成するモジュールタイプと、箱単位で構成するユ
ニットタイプがある。
位で構成するモジュールタイプと、箱単位で構成するユ
ニットタイプがある。
ユニットタイプのプログラマブルコントローラは、処理
能力の拡張を行うとき、従来は入力部、出力部または入
出力部から成る拡張ユニットを増設し、ＣＰＵを含む基
本ユニットとの間を接続している。
能力の拡張を行うとき、従来は入力部、出力部または入
出力部から成る拡張ユニットを増設し、ＣＰＵを含む基
本ユニットとの間を接続している。
例えば第５図に示すように、基本ユニット１０と拡張ユ
ニット１１，１２，１３．１４内の各入力部６および出
力部７の間を拡張ケーブル１５で接続する。
ニット１１，１２，１３．１４内の各入力部６および出
力部７の間を拡張ケーブル１５で接続する。
第５図は横接続タイプの場合であり、基本ユニット１０
に対して縦の位置にある拡張ユニット１４と横の位置に
ある拡張ユニット１３との間の接続ケーブルが非常に長
くなり、ノイス障害を発生するのでユニットが近接して
配置できず、従ってスペースが太くなると共にケーブル
コストが上昇し、全体としての利用効率が低下するとい
う問題がある。
に対して縦の位置にある拡張ユニット１４と横の位置に
ある拡張ユニット１３との間の接続ケーブルが非常に長
くなり、ノイス障害を発生するのでユニットが近接して
配置できず、従ってスペースが太くなると共にケーブル
コストが上昇し、全体としての利用効率が低下するとい
う問題がある。
また第６図は縦接続タイプの場合を示しているが、この
場合も第５図の場合と同様な問題を発生する。
場合も第５図の場合と同様な問題を発生する。
（発明の目的〕
本発明は入出力の方向を選択できるようにして基本ユニ
ットと拡張ユニット間の接続距離を最短にし、耐ノイズ
特性とスペース効率の向上をはかったプログラマブルコ
ントローラを提供することを目的としている。
ットと拡張ユニット間の接続距離を最短にし、耐ノイズ
特性とスペース効率の向上をはかったプログラマブルコ
ントローラを提供することを目的としている。
本発明はＣＰＵを含む基本ユニットに複数の拡張ユニッ
トが接続され、それぞれの入出力ボートを介して信号が
シリアルに伝送されるプログラマブルコントローラにお
いて、入力信号の方向を判別して入出力ボートの導通方
向を制御する入力方向決定回路を備え、これによってユ
ニット間の接続距離を最短にして耐ノイズ特性とスペー
ス効率の向上をはかったものである。
トが接続され、それぞれの入出力ボートを介して信号が
シリアルに伝送されるプログラマブルコントローラにお
いて、入力信号の方向を判別して入出力ボートの導通方
向を制御する入力方向決定回路を備え、これによってユ
ニット間の接続距離を最短にして耐ノイズ特性とスペー
ス効率の向上をはかったものである。
本発明の一実施例を第１図に示す。
第１図において、プログラムコントローラ１はＣＰＵ２
を含む基本ユニット１０と拡張ユニット１１〜１５から
成り、各拡張ユニットはそれぞれ入力部６または出力部
７を有し、拡張ケーブル１６で結線され、シリアルな伝
送を行っている。
を含む基本ユニット１０と拡張ユニット１１〜１５から
成り、各拡張ユニットはそれぞれ入力部６または出力部
７を有し、拡張ケーブル１６で結線され、シリアルな伝
送を行っている。
拡張ケーブルには、結線するユニット内の識別信号発生
回路１９からの信号を受は入れて処理し、出力信号を生
成する入力方向決定回路２０が設けられ、また各ユニッ
トには上記識別信号発生回路１９と入力方向決定回路２
０からの信号を受けるボート制御回路２１と、この回路
によって制御される双方向の送受信が可能なボートＬ１
８およびボートＲ１９が設けられている。
回路１９からの信号を受は入れて処理し、出力信号を生
成する入力方向決定回路２０が設けられ、また各ユニッ
トには上記識別信号発生回路１９と入力方向決定回路２
０からの信号を受けるボート制御回路２１と、この回路
によって制御される双方向の送受信が可能なボートＬ１
８およびボートＲ１９が設けられている。
上記拡張ユニット１１および入力方向決定回路２０の一
例を第２図に示す。拡張ユニット１２〜１５についても
同様である。
例を第２図に示す。拡張ユニット１２〜１５についても
同様である。
第２図において、拡張ユニット１１は識別信号発生回路
１９をもち、これは２つの入力方向決定回路２０に論理
の異る信号を出力するもので、例えばＡ方向出力信号２
２として′０”を、Ｂ方向出力信号２３として１”を出
力する。
１９をもち、これは２つの入力方向決定回路２０に論理
の異る信号を出力するもので、例えばＡ方向出力信号２
２として′０”を、Ｂ方向出力信号２３として１”を出
力する。
次に拡張ケーブル１６の中に組込まれた入力方向決定回
路２０は前後のＡ方向出力信号２２とＢ方向出力信号２
３を読込み、両方の論理が互に異るときは入力方向制御
信号２４のバッファのノンインバート側を選択してイン
バート側をハイインピーダンスにすると共に、論理が互
に同じのときはインバート側を選択してノンインバート
側をハイインピーダンスにする。
路２０は前後のＡ方向出力信号２２とＢ方向出力信号２
３を読込み、両方の論理が互に異るときは入力方向制御
信号２４のバッファのノンインバート側を選択してイン
バート側をハイインピーダンスにすると共に、論理が互
に同じのときはインバート側を選択してノンインバート
側をハイインピーダンスにする。
例えば、基本ユニット１０から、入力方向制御信号２４
として′１”が入力されており、入力方向決定回路２０
がノンインバート側を選択しているときは、拡張ユニッ
ト１１のボート制御回路２１の入力信号は６１”となり
、これによってボートＬ１７とボートＲ１８の双方向バ
ッファの方向が決定される。
として′１”が入力されており、入力方向決定回路２０
がノンインバート側を選択しているときは、拡張ユニッ
ト１１のボート制御回路２１の入力信号は６１”となり
、これによってボートＬ１７とボートＲ１８の双方向バ
ッファの方向が決定される。
第３図の場合は、各拡張ユニット１１，１２，１３，１
４゜１５はそれぞれ入力方向制御信号として＋１ｐｐ、
ｔｔ１”。
４゜１５はそれぞれ入力方向制御信号として＋１ｐｐ、
ｔｔ１”。
′０”、″Ｏ”、′１”を受けて各ボートの方向が決定
され、これによって最短距離の配線が可能となる。
され、これによって最短距離の配線が可能となる。
以上説明したように本発明によれば、プログラマブルコ
ントローラを構成する各ユニット相互間を接続する機器
の中に、結合の方向性を判断する入力方向決定回路を設
けて各ユニットの信号の方向性を自動的に切換えること
ができるので、最短の結線長で自由な空間配置のシステ
ム構成が可能となり、外部ノイズに強くスペース効率の
よい応用性の高いプログラマブルコントローラが実現で
きる。
ントローラを構成する各ユニット相互間を接続する機器
の中に、結合の方向性を判断する入力方向決定回路を設
けて各ユニットの信号の方向性を自動的に切換えること
ができるので、最短の結線長で自由な空間配置のシステ
ム構成が可能となり、外部ノイズに強くスペース効率の
よい応用性の高いプログラマブルコントローラが実現で
きる。
第１図は本発明の一実施例を示す回路図、第２図は第１
図における入力方向決定回路の詳細を示す回路図、第３
図は入力方向の一例を示す回路図、第４図はプログラマ
ブルコントローラの基本的なハード構成を示す図、第５
図および第６図はそれぞれ拡張ユニットの配置を示す回
路図である。 １ プログラマブルコントロ＾う ＣＰＵ ６ 人力部 ７ 出力部 １０ 基本ユニット １１〜１５ 拡張ユニット １６ 拡張ケーブル ｉ７．１ｇ ポート １９ 識別信号発生回路 ２０ 人力方向決定回路 ２１ ポート制御回路 （８７３３） 代理人 弁理士 猪 股 祥 晃（
ほか１名）第１図 第 ２ 図 ｌ 第 ５ 図 を 第 ６ 図
図における入力方向決定回路の詳細を示す回路図、第３
図は入力方向の一例を示す回路図、第４図はプログラマ
ブルコントローラの基本的なハード構成を示す図、第５
図および第６図はそれぞれ拡張ユニットの配置を示す回
路図である。 １ プログラマブルコントロ＾う ＣＰＵ ６ 人力部 ７ 出力部 １０ 基本ユニット １１〜１５ 拡張ユニット １６ 拡張ケーブル ｉ７．１ｇ ポート １９ 識別信号発生回路 ２０ 人力方向決定回路 ２１ ポート制御回路 （８７３３） 代理人 弁理士 猪 股 祥 晃（
ほか１名）第１図 第 ２ 図 ｌ 第 ５ 図 を 第 ６ 図
Claims (1)
- ＣＰＵを含む基本ユニットに複数の拡張ユニットが接続
され、それぞれの入出力ポートを介して信号がシリアル
に伝送されるプログラマブルコントローラにおいて、入
力信号の方向を判別して入出力ポートの導通方向を制御
する入力方向決定回路を備えたことを特徴とするプログ
ラマブルコントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7273585A JPS61233859A (ja) | 1985-04-08 | 1985-04-08 | プログラマブルコントロ−ラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7273585A JPS61233859A (ja) | 1985-04-08 | 1985-04-08 | プログラマブルコントロ−ラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61233859A true JPS61233859A (ja) | 1986-10-18 |
Family
ID=13497910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7273585A Pending JPS61233859A (ja) | 1985-04-08 | 1985-04-08 | プログラマブルコントロ−ラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61233859A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62123548A (ja) * | 1985-11-25 | 1987-06-04 | Matsushita Electric Works Ltd | Ｉ／ｏユニツト |
| JP2011205814A (ja) * | 2010-03-26 | 2011-10-13 | Hitachi Ltd | ディジタル保護制御装置 |
-
1985
- 1985-04-08 JP JP7273585A patent/JPS61233859A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62123548A (ja) * | 1985-11-25 | 1987-06-04 | Matsushita Electric Works Ltd | Ｉ／ｏユニツト |
| JP2011205814A (ja) * | 2010-03-26 | 2011-10-13 | Hitachi Ltd | ディジタル保護制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01245335A (ja) | プログラマブルコントローラの多重化システム | |
| US5799211A (en) | Shift register having latch cell operable in serial-in/parallel-out and parallel-in/serial-out modes in response to a sequence of commands for controlling appropriate switches | |
| JPS61233859A (ja) | プログラマブルコントロ−ラ | |
| JPH1069339A (ja) | 外部機器接続用インタフェース機構 | |
| EP0711478A1 (en) | Feedforward control system, method and control module | |
| US5179668A (en) | Signal processor | |
| JPH08202645A (ja) | 入出力回路構造 | |
| JPH04336603A (ja) | 行き先別に分離された外部コネクタを有する数値制御装置 | |
| JPS6136859A (ja) | インタフエ−ス制御装置 | |
| JP2001092517A (ja) | Ｆａネットワーク及びロボットコントローラ | |
| JPH01140302A (ja) | プログラマブル・コントローラのｉ／ｏモジュール | |
| JPH0143328B2 (ja) | ||
| JPS6148060A (ja) | バス拡張方式 | |
| JPH0644165B2 (ja) | 電子複写機制御装置 | |
| JPH04142648A (ja) | データ転送処理方式 | |
| JPS61201360A (ja) | デジタル信号演算装置 | |
| JPH02259952A (ja) | バスラインシステム | |
| JPH0363995A (ja) | デュアルポートメモリ | |
| JPH0937363A (ja) | 中央監視制御装置 | |
| JPS6095675A (ja) | デ−タ伝送方式 | |
| JPH0293852A (ja) | 計算機システム | |
| JPS61142846A (ja) | 監視方式 | |
| JPH0290354A (ja) | プログラマブルコントローラのバス拡張方式 | |
| JPS5957362A (ja) | マイクロコンピユ−タ接続方法 | |
| JPH02307149A (ja) | 直接メモリアクセス制御方式 |