JPH0123963B2

JPH0123963B2 -

Info

Publication number: JPH0123963B2
Application number: JP55121208A
Authority: JP
Inventors: Kenzo Akagiri; Masayuki Katakura; Motomi Ookochi
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1980-09-03
Filing date: 1980-09-03
Publication date: 1989-05-09
Also published as: JPS5746517A; NL191723B; AT374938B; FR2489573A1; CA1178210A; BE890183A; IT8123755A0; IT1138559B; KR830008280A; GB2083985B; FR2489573B1; DE3134669A1; NL8104090A; GB2083985A; US4427950A; DE3134669C2; NL191723C; KR880000597B1; CH653795A5

Description

【発明の詳細な説明】本発明は、例えばオーデイオテープレコーダの
録音、再生時のノイズを除去するためのノイズリ
ダクシヨン回路に関し、特にエンコーダとして用
いて好適なものである。

第１図はこのようなノイズリダクシヨン回路の
従来例として、ノイズリダクシヨンシステムのエ
ンコード側に用いられる回路構成を示している。
この第１図において、入力端子１に供給されたオ
ーデイオ信号等の入力信号は、ノイズリダクシヨ
ン回路であるエンコーダ回路１０でエンコードさ
れて出力端子２に送られ、このエンコード入力信
号は、例えばテープレコーダに送られる。エンコ
ーダ回路１０は、入力端子１に接続されたプリエ
ンフアシス（高域増強）用のハイパスフイルタ３
と、このハイパスフイルタ３を出力端子２との間
に挿入接続された可変利得増幅器４と、この可変
利得増幅器４の出力を検出した信号を制御信号と
して可変利得増幅器４の制御端子に送る制御回路
５とから構成されている。また、可変利得増幅器
４は、例えばオペアンプ６と、入力抵抗７と、負
帰還抵抗８と、この負荷還抵抗８に並列接続され
た可変抵抗素子９とから成る。この可変抵抗素子
９は、制御回路５からの制御信号に応じて抵抗値
が変化し、負帰還量が変化して増幅器４の利得が
変化する。

このエンコーダ回路１０において、オーデイオ
信号等の入力信号は、ハイパスフイルタ３におい
て高域が強調されて、可変利得増幅器４に送られ
る。可変利得増幅器４は、制御回路５からの制御
信号に応じて可変抵抗素子９の抵抗値が制御され
ることにより、利得が制御されるものであり、入
力レベルが大きいときほど負帰還回路中の可変抵
抗素子９の抵抗値が小さくなつて、利得が低下す
る。したがつて、入力に対して出力はレベル圧縮
される。この可変利得増幅器４の負帰還抵抗８
は、入力レベルが極めて小さくなつて可変抵抗素
子９の抵抗値が極めて大きくなつた場合に、負帰
還回路の抵抗値の上限を抑える作用をなし、可変
利得増幅器４の最大利得を制御する。

ところが、このエンコーダ回路１０において
は、可変利得増幅器４の入力はプリエンフアシス
用のハイパスフイルタ３の出力であるため、可変
利得増幅器４の入力レベルは周波数特性を有し、
低域ほどレベルが低下することにより、エンコー
ダ回路１０の入出力特性は、第２図に示すよう
に、小レベル入力時の特性曲線が周波数によつて
異なつてくる。すなわち、可変利得増幅器４自体
は、いかなる周波数においても一定の入力レベ以
下で利得が制限されて不変となり、周波数特性を
もたないわけであるが、プリエンフアシス用のハ
イパスフイルタ３は周波数により利得（あるいは
減衰率、伝達率）が異なるため、可変利得増幅器
４の利得が不変となるときの入力端子１の入力レ
ベルが周波数により異なるからである。これは、
プリエンフアシス用のハイパスフイルタ３を出力
端子２側に接続した場合も、ほぼ同様な周波数特
性をもつた入出力となる。また、デコーダ側でレ
ベル伸張およびデイエンフアシスを行う場合に
は、第２図の入力と出力とが逆となるような特性
となる。

この第２図のような周波数特性をもつた入出力
特性のノイズリダクシヨン回路を用いるときに、
エンコーダ回路出力レベルとデコーダ回路入力レ
ベルとわずかにずれた場合、たとえばテープレコ
ーダにおいて、テープ感度のばらつきに等より録
音入力レベルと再生出力レベル間でずれが生じた
場合には、デコーダ出力に周波数によるレベル変
動が生じる。たとえば、第２図の点ａの入力レベ
ルをエンコードするとき、10KHzの信号はたと
えばコンプレツシヨンレシオが２の入出力特性に
対応して点ｂの出力レベルとなるのに対し、
100Hzの信号は可変利得増幅器４の利得が不変と
なつているコンプレツシヨンレシオが１の入出力
特性に対応して点ｃの出力レベルとなる。このと
き、エンコーダ回路１０の出力端子２に接続され
たテープレコーダ等の信号伝送系内において、た
とえばΔlのレベルダウンが生じた場合に、点ｂ，
ｃは、それぞれ点b′，c′のレベルとなつてデコー
ダ回路（図示せず）に送られる。このデコーダ回
路は、上記エンコーダ回路１０と逆の入出力特性
を有しており、第２図の入力レベルと出力レベル
とを互いに入れ換えた特性となるから、第２図の
点b′のレベルはデコードされることにより点ｄの
レベルに、また点c′は点ｅのレベルによつてそれ
ぞれ出力される。ここで、たとえばコンプレツシ
ヨンレシオが２のとき、点ad間のレベル差は点
ae間のレベル差の２倍（ただしdB単位で）とな
る。また、エンコード入力信号のレベルが点ａ近
傍で変化したとき、デコードされた出力信号のレ
ベル変化が10KHzと100Hzとで倍異なることに
より、良好な再生が行えなくなる。このため、現
実に使用可能なエンコード入力レベルの範囲とし
ては、第２図の低域周波数（たとえば100Hz）の
信号の利得が不変となるレベルｌ以上となり、ダ
イナミツクレンジが狭くなつてしまう。

本発明は、このような従来の欠点を除去すべく
なされたものであり、小レベル入力時でも全周波
数領域にわたつて良好なエンコードが行え、エン
コーダ回路を高利得増幅器の帰還回路中に挿入接
続することで良好なデコードをも可能にし、ダイ
ナミツクレンジを広くし得ると共に、比較的大入
力時に大きなエンフアシスがかけられ、他の状態
ではエンフアシス量がやや抑えられるような可変
エンフアシス特性を得て、ノイズモジユレーシヨ
ンの低減を図ることを可能とするノイズリダクシ
ヨン回路の提供を目的とする。

すなわち、本発明に係るノイズリダクシヨン回
路の特徴は、エンフアシス用の第１のフイルタ
と、制御信号に応じて利得が変化し入力信号レベ
ルが小さいとき利得が増大する可変利得回路と、
この可変利得回路の入力または出力を検出して制
御信号とする制御回路と、上記可変利得回路に直
列接続されたエンフアシス用の第２のフイルタ
と、これらの可変利得回路４と第２のフイルタと
の直列接続回路の出力端子からの信号を入力端子
に送つて入力信号から減算し、この直列接続回路
への入力信号が小レベルのときの利得を不変とす
るための利得変化がなく周波数特性が略々平坦な
特性を有するフラツトパス回路とを備え、入力信
号が小レベルのときには上記第１のフイルタによ
り全体の周波数特性を支配し、入力信号にレベル
増加に伴い上記第１のフイルタの特性に上記第２
のフイルタの特性を付加した周波数特性を得るよ
うに構成したことである。

以下、本発明に係る好ましい実施例について、
図面を参照しながら説明する。

第３図は本発明の第１の実施例となるノイズリ
ダクシヨン回路を示すブロツク回路図であり、た
とえばオーデイオテープレコーダのノイズリダク
シヨンシステムのうち録音入力側に設けられるエ
ンコーダ回路に本発明を適用した一例である。こ
の第３図のエンコーダ回路２０は、入力端子１１
に供給されたオーデイオ信号について、高域増強
（プリエンフアシス）やレベル圧縮等の信号処理
を行い、出力端子１２を介してオーデイオテープ
レコーダ（図示せず）の録音入力端子に送る。上
記プリエンフアシス用としては、第１のハイパス
フイルタ１３と第２のハイパスフイルタ１４を、
また、上記レベル圧縮用としては、可変利得回
路、たとえばVCA（電圧制御形増幅器）１５をそ
れぞれ用いている。VCA１５と第２のハイパス
フイルタ１４とは直列接続され、この直列接続回
路に対して並列に、利得変化が無く（ゲインコン
トロールを受けず）周波数特性が平坦なたとえば
抵抗のみから成るフラツトパス回路１６が接続さ
れている。このフラツトパス回路１６は、VCA
１５と第２のハイパスフイルタ１４の直列接続回
路の出力を入力側の加算器１７に減算信号として
送る負帰還路を形成するものであり、VCA１５
の利得（ゲイン）が大きくなつたときに負帰還量
を多くして、これらVCA１５、第２のハイパス
フイルタ１４、およびフラツトパス回路１６から
成る負帰還増幅回路のゲインの増大を制限する。
すなわち、VCA１５のゲインが大きくなるとき
に、上記負帰還増幅回路全体のゲインを上限値近
傍で不変とする。次に、可変利得回路である
VCA１５の利得制御信号は、検波器や平滑回路
等を有する制御回路１８から得られる。この制御
回路１８は、VCA１５の入力あるいは出力を検
出して制御信号とするものであり、たとえば
VCA１５の出力側の第２のハイパスフイルタ１
４からの出力を取り出し、ウエイテイング用のハ
イパスフイルタ１９を介して制御回路１８への入
力としている。

この第１の実施例においては、入力端子１１と
出力端子１２との間に、第１のハイパスフイルタ
１３、加算器１７、可変利得回路であるVCA１
５、および第２のハイパスフイルタ１４の順に直
列接続してメインパスを構成しているが、この接
続順序は不動ではない。すなわち、VCA１５と
第２のハイパスフイルタ１４とは互いに入れ換え
ることができ、出力端子１２の直前にVCA１５
を配置してもよい。また、VCA１５、第２のハ
イパスフイルタ１４、およびフラツトパス回路１
６より成る負帰還増幅回路と、第１のハイパスフ
イルタ１３とを互いに入れ換えてもよく、第１の
ハイパスフイルタ１３を出力端子１２の直前に配
置することができる。

さらに、制御回路１８に供給する信号として
は、VCA１５の出力側のメインパスの任意の点
の信号を取り出して用いたり、VCA１５の入力
側のメインパスの任意の点の信号を取り出して用
いたり、あるいはこれらの出力側と入力側からの
信号の和、差信号を用いることができる。ただ
し、この第１の実施例はエンコーダ回路として用
いられるものであり、VCA１５はレベル圧縮動
作を行うものであるから、入力信号のレベルが低
下するほどVCA１５のゲインを大きくし、ある
いは入力信号のレベルが上昇するほどVCA１５
のゲインを小さくするような制御回路１８と
VCA１５との関係を満足させる構成とすること
が必要である。なお、VCA１５の他にも種々の
可変利得回路を使用できることは勿論である。

次に、第１のハイパスフイルタ１３は、たとえ
ば第４図Ａに示すような周波数特性を有してい
る。すなわち、低域側のレスポンス（またはゲイ
ン）が高域側よりもほぼ10dB低下しており、
1KHzからほぼ6dB／oct.のカーブで3.18KHzま
で上昇している。また、第２のハイパスフイルタ
１４は、たとえば第４図Ｂに示すような周波数特
性を有し、1.58KHzから5KHz間でほぼ6dB／
oct.のカーブのレスポンス変化があり、レスポン
ス変化の最大幅はほぼ10dBとなつている。

以上のような構成を有するノイズリダクシヨン
用のエンコーダ回路２０において、入力信号のレ
ベルが小さいときにはVCA１５のゲインが大き
くなつている。このVCA１５は、フラツトパス
回路１６を負帰還路とする負帰還増幅回路を構成
しているから、VCA１５のゲインが大きいとき
には、この負帰還増幅回路全体のゲインはフラツ
トパス回路１６の逆特性にほぼ等しい値の近傍で
不変となる。ここで、フラツトパス回路１６は単
なる抵抗であるから、抵抗値Ｒの逆特性は１／Ｒ
で、フラツトな周波数特性となる。したがつて、
第２のハイパスフイルタ１４の周波数特性が上記
負帰還増幅回路の外部に表れなくなり、エンコー
ダ回路２０の全体の周波数特性は、第１のハイパ
スフイルタ１３によりほぼ支配され、たとえば第
４図Ａのような周波数特性が得られる。この第１
のハイパスフイルタ１３の周波数特性は、レスポ
ンスの傾斜が6dB／oct.程度のいわゆる１次のフ
イルタ特性であり、また高域周波数と低域周波数
のレスポンスの差は10dB程度であるから、プリ
エンフアシス効果は小さくなつている。したがつ
て、入力信号の小レベル領域において、各周波
数、たとえば10KHz、1KHz、100Hz毎の入出力
特性曲線は、たとえば第５図に示すようにそれぞ
れ接近して表され、上記負帰還増幅回路の利得が
不変となるレベルＬまでの入力レベルの範囲を従
来の第２図のレベルｌよりも広くとることができ
る。

次に、入力信号のレベルが大きくなると、
VCA１５のゲインが低下するから、このVCA１
５を含む上記負帰還増幅回路に第２のハイパスフ
イルタ１４の周波数特性が表れてくる。したがつ
て、エンコーダ回路２０の全体の特性は、第１の
ハイパスフイルタ１３に第２のハイパスフイルタ
１４を付加した、たとえば第４図Ｃに示すような
周波数特性に近づいてくる。この第４図Ｃの特性
は、第４図Ａ，Ｂの特性を合成したものであり、
レスポンスの最大傾斜は、約12dB／oct.のいわ
ゆる２次のフイルタ特性を示し、低中域周波数と
高域周波数とのレスポンスの差は最大20dB程度
まで大きくできる。したがつて、大きなプリエン
フアシスがかけられ、低中域と高域の分離に優れ
ているため、中低域信号によりノイズモジユレー
シヨン現象を更に減少させることができる。

次に、第６図は上記第１の実施例としてのノイ
ズリダクシヨン回路（エンコーダ回路）に対して
対称的な構成を有し、オーデイオテープレコーダ
の再生出力側に設けられるデコーダ回路の一例を
示している。

この第６図のデコーダ回路３０は、オーデイオ
テープレコーダ（図示せず）の再生出力端子から
入力端子２１に供給された再生オーデイオ信号に
ついて、高域増強（デイエンフアシス）やレベル
伸張等の信号処理を行つて、出力端子２２に送
る。上記デイエンフアシス用としては、第１、第
２のローパスフイルタ２３，２４を用い、上記レ
ベル伸張用としては、可変利得回路、たとえば
VCA（電圧制御形増幅器）２５を用いている。ま
た、第２のローパスフイルタ２４とVCA２５と
を直列接続した回路に対して並列に、フラツトパ
ス回路２６を接続している。このフラツトパス回
路２６は、利得変化が無く周波数特性が平坦であ
り、たとえば抵抗のみを用いて成り、VCA２５
に対してフイードフオワードを行つている。
VCA２５からの出力と、フラツトパス回路２６
からの出力とは、加算器２７で加算され、第１の
ローパスフイルタ２３に送られている。さらに、
VCA２５への制御信号としては、たとえば入力
端子２１からの信号をウエイテイング用のハイパ
スフイルタ２９を介して制御回路２８に送り検
波、平滑等を行つた信号を用いている。

このデコーダ回路においても、上記第１の実施
例のエンコーダ回路の場合と同様に、第２のロー
パスフイルタ２４とVCA２５とを交換可能であ
り、これらの直列接続回路と第１のローパスフイ
ルタ２３とも交換可能である。またVCA２５へ
の制御信号は、VCA２５の入力側のみならず、
出力側、あるいは入力側からの信号と出力側から
の信号との和や差等を用いて得ることもできる。
ただし、VCA２５はレベル伸張動作を行うもの
であるから、入力信号のレベルが小さいときには
ゲインを小さく、あるいは入力信号のレベルが大
きいときにはゲインを大きくするような条件を満
足することが必要である。また第１、第２のロー
パスフイルタ２４，２５は、たとえば第１の実施
例の第１、第２のハイパスフイルタ１４，１５の
周波数特性（第４図Ａ，Ｂ参照。）に対してそれ
ぞれ逆特性となるような周波数特性とすればよ
く、低域側レスポンスが高域側よりも約10dB上
昇しており、いずれもがそれぞれ２つのターンオ
ーバ周波数を有するような１次のローパスフイル
タ特性とすればよい。

このように構成されたノイズリダクシヨン用の
デコーダ回路３０において、入力信号のレベルが
小さいときには、VCA２５のゲインが小さく、
フラツトパス回路２６の特性が有力に表れる。し
たがつて、デコーダ回路３０の全体の周波数特性
は、第１のローパスフイルタ２３によりほぼ決定
され、レスポンスの傾斜が最大6dB／oct.程度の
１次のローパスフイルタ特性であり、低域側と高
域側のレスポンスの差も10dB程度である。この
ため、小信号入力時の高域周波数と低域周波数の
入出力特性の差が少なくなり、従来においてテー
プ感度誤差により発生する周波数特性上のエラー
を低減できる。

これに対して、入力信号のレベルが増大してく
ると、VCA２５のゲインが大きくなつて、第２
のローパスフイルタ２４の周波数特性が表れてく
るため、デコーダ回路３０の周波数特性は、第１
のローパスフイルタ２３に第２のローパスフイル
タ２４を付加した特性に近づいてくる。したがつ
て、レスポンスの最大傾斜が約12dB／oct.とな
り、低域と高域とのレスポンスの差が最大20dB
程度となつて、大きなデイエンフアシスがかけら
れ、中低域と高域の分離度が高くなつてノイズモ
ジユレーシヨンが減少する。

次に、第７図は本発明の第２実施例としてのノ
イズリダクシヨン回路を示し、上記第１の実施例
において入力信号レベルが更に大きくなつたとき
に、高域信号による中低域のノイズモジユレーシ
ヨンを減少させるために、利得変化の無い（ゲイ
ンコントロールを受けない）伝送路３３を追加し
たエンコーダ回路４０を示している。この伝送路
３３は、上記第１の実施例のエンコーダ回路２０
に対して並列に設けられており、周波数特性とし
てローパス特性あるいはフラツトパス特性を有す
るものが好ましい。そして、入力端子３１からの
オーデイオ信号を、伝送路３３を介して加算器３
４に送り、この加算器３４において前述したエン
コーダ回路２０からの出力と加算して出力端子３
２に送つている。他の構成は第３図と同様である
ため、同じ部分に同一の参照番号を付して説明を
省略する。

このような第２の実施例の場合には、上記第１
の実施例の動作を行うのみならず、入力信号のレ
ベルがさらに大きくなつたときには、伝送路３３
が有力となり、プリエンフアシス量が減少し、あ
るいはやや高域が低下気味となる。このような大
入力時のプリエンフアシス量の減少により、高域
信号による中低域のノイズモジユレーシヨンを軽
減することができる。また、VCA１５を含むメ
インパス中のたとえばVCA１５の出力側にリミ
ツタ回路を挿入接続することにより、入力信号レ
ベルが急激に増大した場合のオーバーシユート等
を防止することができる。このときの大入力信号
は、伝送路３３を介して出力端子３２に送られる
から、信号の歪は生じない。

次に、第８図は、上記第２の実施例と対称的な
回路構成のデコーダ回路５０を示すものである。
この第８図のデコーダ回路５０は、前述した第６
図に示すデコーダ回路３０に対して並列に、ゲイ
ンコントロールを受けない伝送路４３を接続して
成り、入力信号レベルが更に大きくなつたときの
デイエンフアシス量を減少させている。すなわ
ち、デコーダ回路５０の入力端子４１からの入力
信号を、加算器４４を介して前述のデコーダ回路
３０に送り、このデコーダ回路３０からの入力信
号を、出力端子４２に送るとともに、上記伝送路
４３を介して減算信号として加算器４４に送つて
いる。ここで、伝送路４３は、ローパス形の周波
数特性あるいは抵抗のようなフラツトパス特性を
有するものが好ましい。この第８図中の一部とな
るデコーダ回路３０の構成は、前述した第６図と
同様であるため、同じ部分に同一の参照番号を付
けて説明を省略する。

この第８図のデコーダ回路５０の場合には、前
述した第６図のデコーダ回路３０と同様な動作を
行うのみならず、入力信号のレベルが更に増大し
たときには、伝送路４３の影響が表れてくる。こ
の伝送路４３は負帰還路であるから、デコーダ回
路５０には、伝送路４３の逆の特性であるハイパ
ス形あるいはフラツトパス形の周波数特性による
影響が表れ、デイエンフアシス量が減少する。し
たがつて、大入力時の高域信号による中低域のノ
イズモジユレーシヨンを軽減することができる。
また、VCA２５を含むメインパス中に、アンチ
リミツタ回路を挿入接続することができる。

次に、上記第８図のデコーダ回路を用いて構成
した実用的なコンパンダタイプのノイズリダクシ
ヨン回路の具体例を第９図に示す。

この第９図のノイズリダクシヨン回路１００
は、スイツチの切換操作によりエンコード動作と
デコード動作とが任意に選択でき、たとえば一般
のオーデイオカセツトデツキ内蔵形の、あるいは
独立のノイズリダクシヨン装置として好適なもの
である。ここで現実のノイズリダクシヨンを行う
回路部としては、上記第８図に示すデコーダ回路
５０とほぼ等しいデコーダ回路１５０を用いてお
り、エンコード動作時には、オペアンプ等の高利
得増幅器１０３の負帰還回路中に上記デコーダ回
路１５０を挿入接続することにより、デコード特
性の逆特性としてのエンコード特性を得ている。

すなわち、ノイズリダクシヨン回路１００の入
力端子１０１には、エンコード動作時はマイクロ
ホンやチユーナ等の音源（ソース）からのオーデ
イオ信号が供給され、デコード動作時は伝送媒体
を介して得られたオーデイオ信号、特にオーデイ
オテープレコーダからの再生出力信号が供給され
る。この入力端子１０１は、オペアンプ等の高利
得増幅器１０３の非反転入力端子に接続され、こ
の高利得増幅器１０３の出力端子は、エンコード
出力端子１０２およびデコーダ回路１５０の入力
端子１４１に接続される。このデコーダ回路１５
０の出力端子は、デコード出力端子１４２および
切換スイツチ１０４のエンコード切換端子ｅに接
続される。また、高利得増幅器１０３の出力端子
は、負帰還抵抗１０５を介して切換スイツチ１０
４のデコード切換端子ｄに接続され、この切換ス
イツチ１０４の固定端子（共通端子）は高利得増
幅器１０３の反転入力端子に接続される。

この第９図中のデコーダ回路１５０は、第８図
のデコーダ回路５０とほぼ同様に構成されてお
り、対応する部分は同一の参照番号に100を付加
した番号で指示している。ただし、フラツトパス
回路２６には、抵抗１２６を用い、また伝送路４
３としても抵抗１４３を用いている。また、第８
図のウエイテイング用のハイパスフイルタ２９
は、２個のハイパスフイルタ１３０，１２９を直
列接続して構成しており、これらのハイパスフイ
ルタ１３０，１２９の接続点からの出力の一部を
アンチリミツタ回路１３１を介して加算器１２７
に送つている。

このような回路構成を有するデコーダ回路１５
０において、第１のローパスフイルタ１２３の伝
達関数をF₁、第２のローパスフイルタ１２４の
伝達関数をF₂とし、これらのF₁，F₂を、 F₁＝g₁・１＋sT₂／１＋sT₁ ……… F₂＝g₂・１＋sT₄／１＋sT₃ ……… ただし、ｓ＝jω とおくとき、たとえばg₁＝g₂＝10dB、T₁＝
159μs、T₂＝50μs、T₃＝100μs、T₄＝31.8μsとす
れば、各ローパスフイルタ１２３，１２４の特性
は、前述した第４図Ａ，Ｂのそれぞれ逆特性とな
る。さらに、VCA１２５のゲインをＧ、上記フ
ラツトパス回路である抵抗１２６の伝達関数を
H₁、上記伝送路である抵抗１４３の伝達関数を
H₂とするとき、デコーダ回路１５０の伝達関数
Ｈは、Ｈ＝F₂G＋H₁／１＋H₂F₁（F₂G＋H₁）……… と表せる。そして、デコード動作時には、切換ス
イツチ１０４がデコード切換端子ｄに切換接続さ
れて高利得増幅器１０３の負帰還路に抵抗１０５
が接続されるから、入力端子１０１からのオーデ
イオ信号は、高利得増幅器１０３で単に増幅さ
れ、デコーダ回路１５０によりデイエンフアシス
やレベル伸張などデコード動作が行われて、デコ
ード出力端子１４２に送られる。

次に、エンコード動作時には、切換スイツチ１
０４がエンコード切換端子ｅに切換接続されるか
ら、高利得増幅器１０３の負帰還回路中に上記伝
達関数Ｈのデコーダ回路１５０が挿入接続される
ことになる。ここで、高利得増幅器１０３の裸の
ゲインをＡとするとき、入出力端子１０１，１０
２間の伝達関数Ｕは、Ｕ＝Ａ／１＋AH ……… と表せる。この式のＡが非常に大きい（高利得
の）場合には、Ｕ≒１／Ｈ ……… となつて、デコーダ回路１５０の伝達関数Ｈの逆
特性、すなわちエンコード特性を有する伝達関数
が得られることになる。

すなわち、第１０図および第１１図は、ノイズ
リダクシヨン回路１００の切換スイツチ１０４を
エンコード切換端子ｅに切換接続したエンコード
動作時において、入力端子１０１の入力信号に対
するエンコード出力端子１０２からの入力信号を
測定したグラフである。ここで、第１０図は２信
号入力についての周波数特性グラフを示し、曲線
Ａが入力無しの状態を、曲線Ｂが400Hz、0dB入
力時の状態を、また曲線Ｃが1KHz、−10dB入力
時の状態をそれぞれ示す。次に第１１図は、各周
波数、たとえば100Hz、1KHz、10KHzの入力信
号についての入出力レベルを表すグラフである。

以上の説明からも明らかなように、本発明によ
れば、可変利得幅を大きくとれるVCAを用いて、
高域で約30dBもの大きなノイズリダクシヨン効
果が得られ、オーデイオ用のコンパクトカセツト
テープレコーダを用いて90dB以上のダイナミツ
クレンジを得ることができる。また、音質劣化や
聴感上の違和感が生じにくいように種々の対策を
施しており、特に、ノイズモジユレーシヨンとテ
ープ感度誤差に対する対策として、第１０図およ
び第１１図に示すように、低中域で比較的大レベ
ル入力時のエンフアシス特性を12dB／oct.程度
の２次のフイルタ特性とし、大きなエンフアシス
量を得るようにするとともに、小レベル入力時や
高域大レベル入力時にはほぼ上記第１のフイルタ
のみによる１次のフイルタ特性としてエンフアシ
スを抑えて、いわゆる可変プリエンフアシス特性
を得ている。また、広い入力レベル範囲（＋
15dB〜−50dB）において、周波数にあまり依存
しない一定の（２程度の）コンプレツシヨンレシ
オを与え、また、上記可変プリエンフアシスの入
力レベル依存性をゆるやかなものにすることによ
り、テープ感度のばらつきによつて生じる振幅お
よびスペクトラムエラーを小さくしている。

さらに、入力信号の立上りが速い場合のテープ
飽和や波形歪等を防止するために、高域のみで動
作するリミツタ回路（第９図のアンチリミツタ回
路１３１）を用いることも容易に行える。また、
広い周波数帯域の成分を有するソースで誤動作を
起こさないように、上記第１、第２のフイルタ
（第９図のローパスフイルタ１２３，１２４）や
上記ウエイテイング回路の周波数帯域に制限を加
え、動作の感度が大きくならないようにしてい
る。

なお、本発明は上記実施例のみに限定されるも
のではなく、たとえば、第１および第２の実施例
についても、オペアンプ等の高利得増幅器の帰還
回路中に挿入接続することにより、それぞれ逆の
特性（デコード特性）を得ることができる。また
第８図の構成例と同様に、切換スイツチを用いて
エンコード、デコード動作を切り換えるようにし
てもよい。

【図面の簡単な説明】

第１図はノイズリダクシヨン回路の従来例を示
すブロツク回路図、第２図は第１図の回路の入出
力特性を示すブロツク回路図である。第３図ない
し第５図は本発明の第１の実施例としてのエンコ
ーダ回路を示し、第３図はブロツク回路図、第４
図Ａ，ＢおよびＣは第３図の第１、第２のハイパ
スフイルタの周波数特性、およびこれらを合成し
た周波数特性をそれぞれ示すグラフ、第５図は第
３図の回路の入出力特性を示すグラフ、第６図は
この第１の実施例と対称的な構成を有するデコー
ダ回路を示すブロツク回路図である。第７図は本
発明の第２の実施例としてのエンコーダ回路を示
すブロツク回路図、第８図はこの第２の実施例と
対称的な構成を有するデコーダ回路を示すブロツ
ク回路図、第９図ないし第１１図は該第８図の構
成のデコーダ回路を用いたエンコーダ、デコーダ
切換形の回路構成例を示し、第９図はブロツク回
路図、第１０図は周波数特性を示すグラフ、第１
１図は入出力特性を示すグラフである。１１，２１，３１，４１，１０１…入力端子、
１２，２２，３２，４２…出力端子、１３，２
３，１２３…第１のフイルタ、１４，２４，１２
４…第２のフイルタ、１５，２５，３５，４５，
１２５…VCA、１６，２６…フラツトパス回路、
１７，２７，３４，４４…加算器、１８，２８，
１２８…制御回路、２０，４０…エンコーダ回
路、３０，５０，１５０…デコーダ回路、３３，
４３…伝送路、１００…ノイズリダクシヨン回
路、１０３…高利得増幅器、１０２…エンコード
出力端子、１４２…デコード出力端子。

Claims

【特許請求の範囲】１エンフアシス用の第１のフイルタと、制御信号に応じて利得が変化し入力信号レベル
が小さいとき利得が増大する可変利得回路と、この可変利得回路の入力または出力を検出して
制御信号とする制御回路と、上記可変利得回路に直列接続されたエンフアシ
ス用の第２のフイルタと、これらの可変利得回路と第２のフイルタとの直
列接続回路の出力端子からの信号を入力端子に送
つて入力信号から減算し、この直列接続回路への
入力信号が小レベルのときの利得を不変とするた
めの利得変化がなく周波数特性が略々平坦な特性
を有するフラツトパス回路とを備え、入力信号が小レベルのときには上記第１のフイ
ルタにより全体の周波数特性を支配し、入力信号
にレベル増加に伴い上記第１のフイルタの特性に
上記第２のフイルタの特性を付加した周波数特性
を得るように構成したことを特徴とするノイズリ
ダクシヨン回路。