JPS6316052B2

JPS6316052B2 -

Info

Publication number: JPS6316052B2
Application number: JP55037111A
Authority: JP
Inventors: Kenzo Akagiri; Masayuki Katakura
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1980-03-24
Filing date: 1980-03-24
Publication date: 1988-04-07
Also published as: JPS56134848A

Description

【発明の詳細な説明】本発明は、たとえばテープレコーダによる記
録、再生時に発生するノイズを除去するノイズリ
ダクシヨン回路に関する。

一般に、ノイズリダクシヨン回路は、テープレ
コーダ等の信号伝送系において発生する雑音や歪
を軽減し、該信号伝送系のダイナミツクレンジを
見かけ上拡大するものである。これには、たとえ
ば上記信号伝送系の入力側でレベル圧縮および高
域増強等のエンコード処理を行ない、出力側でレ
ベル伸張および高域減衰等のデコード処理を行な
う。

特に、テープレコーダのノイズ低減用として、
ドルビー方式、dbx方式（いずれも登録商標）を
含め、種々の方式のノイズリダクシヨン回路が知
られている。

まず、ドルビー方式（登録商標）は、主として
低レベル領域において、増幅、減衰による圧縮、
伸張を行ない、たとえば第１図に示すような入出
力特性（曲線Ｒが録音時、曲線Ｐが再生時を示
す。）を得るとともに、エンフアシス回路を用い
て入力側で高域増強、出力側で高域減衰を行なわ
せている。このドルビー方式は、比較的簡単な回
路で構成することが可能であり、一般家庭用のテ
ープデツキ等に多く用いられている。しかしなが
ら、ダイナミツクレンジの改善度は約10dB程度
であり、主として1kHz以上の周波数領域が改善
されるのみであり、さらにレベルマツチングがと
りにくいという欠点がある。このレベルマツチン
グ上の問題点は、第１図の入出力特性曲線から明
らかなように、低レベル領域から高レベル領域に
移るレベル近傍において、対数直線関係（ログリ
ニア関係）が保たれていないことから生ずるもの
である。

次に、dbx方式（登録商標）は、たとえば第２
図の入出力特性グラフに示すように、録音時（曲
線Ｒ参照。）に一定の圧縮比ｋで信号レベルの圧
縮を行ない、再生時（曲線Ｐ参照。）に上記圧縮
比ｋの逆数１／ｋの比率で信号レベルの伸張を行
なつている。この第２図からも明らかなように、
入出力特性がログリニアな関係を満たしているた
め、レベルマツチングがとり易く、ダイナミツク
レンジも20dB程度の大巾な改善が図れる。また、
ノイズ低減効果も可聴周波数帯域である20Hz〜
20kHzのほぼ全域にわたつて得ることができる。
ところが、これらの特長は主として静的な特性上
得られるものであり、動的な過渡的な特性上では
種々の欠点が残存している。すなわち、レベルが
急激に上昇したときに、内部回路での応答の遅れ
から低レベル時の高利得状態のまま高レベル入力
が増幅され、出力にいわゆるオーバーシユートが
生じ、テープ飽和による信号歪の原因となる。ま
た、入力信号のレベル変動に応じてノイズ成分が
変化をうけるいわゆるノイズモジユレーシヨン現
象も生じ、聴感上好ましくない。このノイズモジ
ユレーシヨンは、ノイズの周波数成分と著るしく
異なる周波数成分の入力信号、たとえばピアノ音
信号において顕著となり、大音量時にもマスキン
グ効果が得られずノイズが分離されて聴きとられ
ることが原因とされている。

これらの従来より公知の方式を改善したノイズ
リダクシヨン回路もいくつか提案されている。

たとえば小、中レベル時のエンフアシス量（高
域の増強、減衰量）を大きくし、かつ大レベル時
にはエンフアシスをかけないような回路構成を用
いて、上記ノイズモジユレーシヨンの低減を図る
ノイズリダクシヨン回路が知られている。しかし
ながら、回路構成が複雑化して、各部の調整が必
要となり、また上記オーバーシユートによるテー
プ飽和は防止できない。

また、内部回路の応答速度を高めることにより
上記オーバーシユートの防止を図る構成も提案さ
れているが、上記ノイズモジユレーシヨンの低減
効果が得られない。

さらに、応答速度の比較的高速なノイズリダク
シヨン回路を２個以上用い、入力信号を２以上の
周波数帯域に分割して各ノイズリダクシヨン回路
を通した後、出力を加算するような回路も提案さ
れており、上記ノイズモジユレーシヨンおよびオ
ーバーシユートともに低減効果が得られている。
しかしながら、一般のノイズリダクシヨン回路と
同程度の回路が２個以上、分割される帯域数に応
じて必要となり、構成が複雑化して高格価とな
る。

本発明は、このような従来の実情を鑑みてなさ
れたものであり、簡単な回路構成で安価な供給が
可能であり、上記ノイズモジユレーシヨンやオー
バーシユートを効果的に防止でき、しかもダイナ
ミツクレンジを30dB程度拡大し得るようなノイ
ズリダクシヨン回路を提供することを目的として
いる。

本発明の他の目的は、入力されるオーデイオ信
号のうちの高域についてのみゲインコントロール
を大巾に行なつて、たとえば圧縮比（コンプレツ
シヨンレシオ）を大きくし、中・低域については
不必要な圧縮・伸張を行なわせないようにして、
ノイズモジユレーシヨンの低減効果を高めること
である。

以下、本発明に係る好ましい実施例について図
面を参照しながら説明する。

第３図に示すノイズリダクシヨン回路１０は、
切換スイツチ１３の切換操作に応じて、レベル圧
縮等のエンコード動作と、レベル伸張等のデコー
ド動作とが選択的に切換えられるものであり、切
換スイツチ１３を端子ｅに切換えたときには、入
力端子１１に供給されたオーデイオ信号がエンコ
ードされてエンコード出力端子１２ｅに送られ、
切換スイツチ１３を端子ｄに切換えたときには、
入力オーデイオ信号がデコードされてデコード出
力端子１２ｄに送られる。

このノイズリダクシヨン回路１０において、入
力端子１１、高利得の増幅器１４の正入力端子に
接続されている。この増幅器１４の出力端子は、
上記エンコード出力端子１２ｅ、およびゲインコ
ントロール回路２０の入力端子１６に接続されて
いる。増幅器１４の負入力端子には、上記切換ス
イツチ１３の固定端子（共通端子）が接続されて
おり、この切換スイツチ１３の切換端子ｄは、負
帰還抵抗１５を介し増幅器１４の出力端子に、ま
た切換スイツチ１３の切換端子ｅは、上記ゲイン
コントロール回路２０の出力端子１７に、それぞ
れ接続されている。

次に、このノイズリダクシヨン回路１０の要部
となるゲインコントロール回路２０は、入力端子
１６からのオーデイオ信号を主としてレベル伸張
するデコード動作を行なうものであり、切換スイ
ツチ１３を端子ｄに切換えたときには、増幅器１
４は入力端子１１からの入力信号を増幅してゲイ
ンコントロール回路２０の入力端子１６に送り、
出力端子１７を介し、デコード出力端子１２ｄか
らデコードされた信号が得られる。これに対し
て、切換スイツチ１３を端子ｅに切換えたときに
は、ゲインコントロール回路２０は増幅器１４
（利得をＡとする。）の負帰還回路中に挿入接続さ
れることになり、このゲインコントロール回路２
０の伝達関数をＢとすると、入力端子１１と出力
端子１２ｅとの間の伝達関数はＡ／１＋ABとなり、 AB≫１のときほぼ１／Ｂとなるから、デコーダであるゲインコントロール回路２０の逆の特性、す
なわちエンコード特性が得られる。

次に、ゲインコントロール回路２０において、
入力端子１に供給された入力信号は、加算器２を
介して第１の伝送路としての利得制御形増幅器３
に送られている。利得制御形増幅器３からの出力
は、高域減衰用のローパスフイルタ４を介して出
力端子１７に送られている。また、このローパス
フイルタ４からの出力の一部は、第２の伝送路と
なるローパスフイルタ６を介して上記加算器２に
減算信号として送られている。利得制御形増幅器
３の制御端子には、加算器７からの加算出力が制
御回路８で整流平滑されて供給されており、この
加算器７には、出力端子１７からハイパスフイル
タ９を介して得られた出力と、加算器２からの出
力とが供給されており、これらの出力の和がとら
れて制御回路８に送られる。

次に、このような構成を有するノイズリダクシ
ヨン回路１０の動作を説明する。

まず、切換スイツチ１３を切換端子ｅに切換接
続したとき、入力端子１１の入力をｘ、出力端子
１２ｅの出力をｙとすると、ゲインコントロール
回路２０の入力端子１６の入力がｙとなる。ま
た、高利得の差動増幅器１４が正常に動作してい
るとき、正負入力はほぼ等しくなつていることか
ら、ゲインコントロール回路２０の出力端子１７
の出力はほぼ上記ｘとなつている。次に、加算器
２からの出力をｚとすると、上記ローパスフイル
タ６の伝達関数をF_Hとおいて、ｚ＝ｙ−F_H・ｘ …… ∴ｙ＝ｚ＋F_H・ｘ ……′ となる。次に、利得制御形増幅器３の利得Ｇは、
制御回路８からの制御電圧をv_cとするとき、たと
えば、Ｇ＝ｋ・v_c …… のように制御される。ここで、制御電圧v_cは加算
器２からの出力ｚと、出力端子１７からの出力ｘ
をハイパスフイルタ９を介して得た出力との和で
あり、ほぼ上記出力ｙに等しい。以下、この制御
電圧v_cをｙとおいて、全体の概略的な動作や入出
力特性を説明し、次に、各フイルタ等を挿入接続
したことによる特性の変化について説明する。

利得制御形増幅器３は、入力がｚで、出力がほ
ぼｘであるから、ｘ＝Ｇ・ｚ …… となる。この式に、上記，式を代入し、さ
らにv_c＝ｙとおくと、ｘ＝ｋ・ｙ・（ｙ−F_H・ｘ） …… この式をｙについて整理し、 y²−F_H・ｘ・ｙ−ｘ／ｋ＝０ …… これをｙについて解くと、正、負の２根が得ら
れるが、ｙは信号の振幅値で正であるから、となる。また、ｚは上記式より、となり、第４図のような入出力特性が得られる。
ここで、第４図の横軸は入力ｘをdB単位で表わ
し、縦軸は出力ｙおよび出力ｚをそれぞれdB単
位で表わすとともに、ｘ−ｙ特性を実線で、ｘ−
ｚ特性を破線で示している。

この第４図から明らかなように、入力ｘが小レ
ベルのときには、出力ｙとしては一定の圧縮比
（たとえば２）で圧縮されたものが得られ、出力
ｚもほぼ出力ｙに等しくなつている。入力ｘが大
レベルのときには、出力ｚは大巾に圧縮されてほ
ぼ一定レベルとなり、出力ｙはグラフ上でほぼ
45゜となつて入出力間のレベル差（利得）がほぼ
一定となる。したがつて、全体としては、小レベ
ル時にのしみ圧縮が行なわれ、大レベル入力時に
は、出力ｚが大巾に圧縮されてオーバーシユート
の発生を防止するが、エンコード出力であるｙと
してはほとんど圧縮が行なわれない。

次に、ローパスフイルタ６は、第４図の大レベ
ル時のｙ出力の特性曲線（グラフ上の45゜の直線
部分）を、入力信号の周波数に応じて平行移動さ
せる作用を有し、ゲインコントロール回路２０が
増幅器１４の負帰還回路に挿入接続されているこ
とを考慮して、高周波数信号に対しては第４図の
矢印Ａ方向に、低周波数信号に対しては第４図の
矢印Ｂ方向に、それぞれ平行移動した入出力特性
となる。

次に、ハイパスフイルタ９は、制御電圧v_cのう
ちの上記ｘ成分について、高域成分のみを通過さ
せ、低域成分をしや断するためのものである。こ
れは、大入力レベル時に出力ｚの圧縮比が非常に
大きくなるのが上記ｘ成分によることから、中・
低域の周波数の入力に対しては不必要な圧縮を行
なわせず、ノイズモジユレーシヨンの発生を防止
している。ただし、高域周波数では出力ｚの圧縮
比を大きくし、磁気テープのMOL特性にみられ
る高域の低下に対処させている。

なお、デコード動作時には、上記ｘを出力と
し、ｙを入力とすることにより、第４図の一点鎖
線に対して線対称の特性曲線が得られる。

次に、第５図は、上記第３図に示すノイズリダ
クシヨン回路１０の基本的構成をさらに具体化し
たブロツク回路図である。第５図において、上記
利得制御形増幅器３としては、電圧制御形増幅器
（Voltage Controlled Amp.以下VCAという。）
３１を用い、このVCA３１の入力の一部を抵抗
３２を介して出力側の加算器３３に加算信号とし
て送るような構成としている。また、VCA３１
の入力端子と加算器２との間には、通常のリミツ
タに対して逆の入出力特性を有するアンチリミツ
タ回路３４を挿入接続している。なお、加算器７
への信号は、このアンチリミツタ回路３４の前段
からとつているが、後段から、すなわち増幅器３
の入力側からとつてもよい。また、上記利得制御
形増幅器３に制御信号を送るための制御回路８と
しては、ウエイテイング用のハイパスフイルタ８
１と整流平滑回路８２とを用いて構成している。
このウエイテイング用のハイパスフイルタ８１
は、上記ローパスフイルタ４の高域減衰特性に対
応して、低域と高域とが互いに逆となるような高
域増強の周波数特性を有している。他の構成は第
３図と同様であるため、同じ部分に同一の参照番
号を付して説明を省略する。

この第５図に示すノイズリダクシヨン回路１０
のゲインコントロール回路２０の利得制御形増幅
器３を含んだ第１の伝送路において、ローパスフ
イルタ４は上記入力信号の高域周波数成分を大巾
に減衰するものであり、たとえば低域より高域を
約20dB程度減衰させる。また、利得制御形増幅
器３は、制御信号の電圧v_cの増加に応じて利得Ｇ
が増大する特性（たとえばＧ＝Ｋ・v_c，Ｇ＝e^kvc
等。ｋは増幅器によつて決まる定数。）を有して
おり、入力をレベル伸張する働きがある。次に、
上記第２の伝送路のローパスフイルタ６は、上記
出力信号の高域成分を比較的少量減衰するもので
あり、たとえぱ低域に対して高域を約6dB程度減
衰させる。このローパスフイルタ６からの出力
は、入力側の加算器２に減算信号として供給され
ているから、この加算器２の入出力特性として
は、やや高域増強型の特性が得られることにな
る。また、このローパスフイルタ６は、周波数全
域にわたつて、一定の減衰を有している。したが
つて、これら第１、第２の伝送路のいずれが有力
となるかによつて、ゲインコントロール回路２０
の特性がほぼ決定され、ノイズリダクシヨン回路
１０の特性もほぼ決まる。

第６図および第７図は、エンコード動作時、す
なわち切換スイツチ１３を切換端子ｅに接続した
ときの、ノイズリダクシヨン回路１０の伝達関数
を示す２信号入力時の周波数特性図である。第６
図は、第１の信号として400Hzの信号を＋20dB〜
−80dBまで20dB毎に変化させ、第２の信号とし
て、上記第１の信号から60dB程度低いレベルの
信号を横軸に100Hz〜25kHz程度まで変化させた
ときの伝達関数をdB表示したものである。第７
図は、上記第１の信号として、10kHzを行い、他
は第６図と同じ条件で求めた伝達関数の周波数特
性である。

これら第６図、第７図から明らかなように、
中・低域周波数（たとえば400Hz）の第１の信号
が入力されたときには、この第１の信号のレベル
が変化してもほぼ同様な高域増強形の周波数特性
曲線が得られるのに対し、高域周波数の第１の信
号が入力されたときには、この第１の信号のレベ
ル変化に応じて、大レベル時にはやや高域減衰形
で、レベルが小さくなるほど高域増強量が増大す
る可変プリエンフアシス特性となつている。この
可変プリエンフアシスにより、小レベル入力時は
大巾な高域増強が行なわれてノイズモジユレーシ
ヨンの低減を行ない、その必要のない大入力時に
は、ほぼフラツトな特性で、信号がテープ上に記
録される。

次に、第３図や第５図に示したブロツク回路を
具体的に構成する場合の一例を第８図に示す。こ
の第８図は、第３図や第５図のゲインコントロー
ル回路２０のみを取り出して示しており、第３図
や第５図の各ブロツクと対応する部分には、同一
の参照番号を付している。

まず、上記加算器２としては、２個の加算抵抗
２１，２２の出力端を共通接続して構成してお
り、この出力端はオペアンプ２３の負入力端子に
接続されている。一方の加算抵抗２１の入力端は
上記入力端子１６に接続され、また他方の加算抵
抗２２の入力端は、上記第２の伝送路の出力を反
転して減算信号とするための反転用のオペアンプ
２４の出力端子に接続されている。次に、オペア
ンプ２３の出力側は、上記第１の伝送路に対応
し、オペアンプ３５、負帰還抵抗３６、入力抵抗
３７、およびこの入力抵抗３７に並列接続された
可変抵抗素子３８により、上記利得制御形増幅器
３を構成している。ここで、可変抵抗素子３８
は、上記制御回路８からの制御信号に応じて抵抗
値が変化するものである。たとえば制御信号によ
り発光ダイオード等の発光素子を点灯駆動し、こ
の発光素子からの光を受光型の可変抵抗素子であ
るCdS光導電セル等で受けるような構成を用いる
ことができる。上記アンチリミツタ回路３４とし
ては、ダイオードを２個順方向に直列接続したも
のと、２個逆方向に直列接続したものとを並列接
続して構成し、これを上記入力抵抗３７に並列に
接続している。上記ローパスフイルタ４として
は、抵抗４１とコンデンサ４２とから成るハイパ
スフイルタをオペアンプ３５の負帰還抵抗３６と
並列接続することにより得ている。オペアンプ３
５の出力は出力端子１７に送られている。また、
このオペアンプ３５の出力の一部は、上記第２の
伝送路となるローパスフイルタ６に送られてお
り、このローパスフイルタ６は、抵抗６１，６２
の接続点をコンデンサ６３を介して接地すること
により構成している。このローパスフイルタ６か
らの出力は、オペアンプ２４で反転されて加算抵
抗２２に送られることにより、上記入力信号に対
して減算される。次に、上記加算器７は、出力端
子１７に接続されたコンデンサ９１と抵抗７１の
直列回路から成るハイパスフイルタ９の抵抗７１
と、オペアンプ２３の出力側に接続された抵抗７
２と、オペアンプ７３とで構成されている。この
加算器７のオペアンプ７３からの出力を、制御回
路８のウエイテイング用のハイパスフイルタ８１
に送つている。このハイパスフイルタ８１として
は、コンデンサ８３と抵抗８４の直列回路と、コ
ンデンサ８５と抵抗８６との直列回路とを並列に
接続したものを用いており、上記ローパスフイル
タ４となるオペアンプ３５の負帰還回路中のハイ
パスフイルタの周波数特性にほぼ等しい特性とな
つている。このハイパスフイルタ８１の出力は、
オペアンプ８７で増幅されて整流平滑回路８２で
両波整流および平滑されて直流の制御電圧信号と
なる。この制御電圧信号により、たとえばフオト
ダイオード等を点灯駆動し、CdSフオトセル等の
受光型の可変抵抗素子３８の抵抗値を変化させ
て、利得制御形増幅器３の利得を制御する。

したがつて、本発明によれば、高域のみ圧縮比
を大きくすることによつて、中・低域の入力信号
に対しては不必要なゲイン変化をもたらさず、ノ
イズモジユレーシヨンを防ぐことができる。

【図面の簡単な説明】

第１図および第２図は、それぞれ異なる従来の
ノイズリダクシヨン回路の入出力特性を示すグラ
フである。第３図は本発明の実施例の基本的構成
を示すブロツク回路図、第４図は第３図の回路の
概略的な入出力特性を示すグラフ、第５図は本発
明のより具体的な実施例を示すブロツク回路図、
第６図および第７図は該実施例の周波数特性グラ
フ、第８図は第５図のゲインコントロール回路２
０の具体的な回路構成例を示す回路図である。２……加算器、３……利得制御形増幅器、４…
…ローパスフイルタ、５……出力端子、６……ロ
ーパスフイルタ、１０……ノイズリダクシヨン回
路、１１……入力端子、１２ｅ……エンコード出
力端子、１２ｄ……デコード出力端子、２０……
ゲインコントロール回路。

Claims

【特許請求の範囲】

１入力信号が送られる第１の加算器と、この第
１の加算器からの出力を制御信号に応じた利得で
増幅する利得制御形増幅器と、この利得制御形増
幅器からの出力の一部を通過させて上記第１の加
算器に減算信号として供給するローパスフイルタ
と、上記利得制御形増幅器からの出力の高域成分
を通過させるハイパスフイルタと、このハイパス
フイルタからの出力と上記第１の加算器からの出
力との和をとる第２の加算器とを有し、この第２
の加算器からの出力を上記制御信号として上記利
得制御形増幅器に送ることを特徴とするノイズリ
ダクシヨン回路。