JPS6216582B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、たとえばテープレコーダの雑音を低
減するノイズリダクシヨン回路に関し、特に圧縮
器や伸張器等として用いられるゲインコントロー
ル回路を改良したノイズリダクシヨン回路に関す
る。

一般に、ノイズリダクシヨンシステムは、信号
伝送系（信号記録媒体も含む。）において発生す
る雑音や歪を軽減し、該信号伝送系のダイナミツ
クレンジを見かけ上拡大するためのものであり、
通常の場合、上記信号伝送系の入力側でレベル圧
縮および高域増強等のエンコード処理を行ない、
出力側でレベル伸張および高域減衰等のデコード
処理を行なつている。

第１図は、このようなノイズリダクシヨンシス
テムの基本的回路を示しており、信号伝送系の一
例であるテープレコーダ１の入力側（記録側）に
はエンコーダ回路部２が、またテープレコーダ１
の出力側（再生側）にはデコーダ回路部３が、そ
れぞれ設置されている。まず、エンコーダ回路部
２は、信号入力端子４と信号出力端子（テープレ
コーダ１の録音入力端子でもある。）５との間
に、プリエンフアシス回路６と圧縮器７とが直列
に挿入接続されて成り、これらのプリエンフアシ
ス回路６と圧縮器７とは位置を互いに入れ換えて
もよい。プリエンフアシス回路６は、入力信号の
高域成分のレベルを高くするような周波数特性
（第２図PE参照）を有している。圧縮器７は、制
御電圧に応じて利得が変化する増幅器である
VCA（Voltage Controlled Amplifier、電圧制御
型増幅器）８と、このVCA８からの出力信号レ
ベルを検出し直流制御電圧に変換して上記VCA
８に送る制御回路部としてのレベル検出器９とか
ら成り、入出力特性は、たとえば第３図Ｒのよう
になる。次に、デコーダ回路部３は、上記エンコ
ーダ回路部２とまつたく正反対の動作を行なうも
のであり、入力端子１１（テープレコーダ１の再
生出力端子）と出力端子１２との間に、上記圧縮
器７とは逆の入出力特性（第３図Ｐ参照。）を有
する伸張器１３と、上記プリエンフアシス回路６
に対して逆極性の周波数特性（第２図DE参照。）
を有するデイエンフアシス回路１４とが直列接続
されて成る。これらの伸張器１３とデイエンフア
シス回路１４とは、上記テープレコーダ１を中心
として、圧縮器７とプリエンフアシス回路６に対
してそれぞれ対称となる位置に配置されている。
伸張器１３は、上記と同様なVCA１５と、この
VCA１５の入力信号レベルを検出して制御電圧
を該VCA１５に送る制御回路部としてのレベル
検出器１６とから成り、入出力特性は第３図Ｐの
ようになる。

ここで、上記圧縮器７および伸張器１３（これ
らをゲインコントロール回路ともいう。）の一例
として、レベル検出器９，１６に対数変換形式の
ものを用いたゲインコントロール回路の基本構成
を、第４図および第５図を参照しながら説明す
る。

第４図は、入力信号レベルを圧縮するゲインコ
ントロール回路である圧縮器７を示しており、入
力端子２１の入力をχ、出力端子２２の出力を
ｙ、制御電圧をｖ_Cとする。これらχ、ｙ、ｖ_C
は、一般に時間ｔの関数である。まず、VCA８
は、制御電圧ｖ_Cに応じて利得がｅ^-vC（ただしｅ
は自然対数の底）となる。したがつて、 ｙ＝χ・ｅ^-vC ………(1) このVCA８の出力ｙは、レベル検出器９の対
数変換回路２３で対数がとられ、整流平滑回路２
４を介し、利得Ａのアンプ２５で増幅されて直流
制御電圧ｖ_CとしてVCA８に送られる。したがつ
て、ｖ_Cは、 ｖ_C＝Ａ・lny＝lny^A ………(2) となる。これらの(1)、(2)式より、 ｙ＝χ・ｅ^-vC＝χ・ｅ^-lnyA＝χ・ｙ^-A ｙ^1+A＝χ ∴ｙ＝χ〓〓〓 ………(3) すなわち、 log ｙ＝１／１＋Ａlogχ ………(4) となつて、入力χと出力ｙとは対数直線的な（ロ
グリニアな）関係となる。また、アンプゲインＡ
を変化させることにより、圧縮比（コンプレツシ
ヨン・レシオ）を変えることができる。たとえ
ば、第３図ＲはＡ＝１でlog ｙ＝１／２logχのときの 入出力特性を示している。

次に第５図は、入力信号レベルを伸張するゲイ
ンコントロール回路である伸張器１３を示してい
る。この伸張器１３の入力端子２６の入力をｙ、
出力端子２７の出力をＺ、VCA１５の制御電圧
をｖ_C′とするとき、 Ｚ＝ｙ・ｅ^-vC′ ………(5) となる。入力ｙは、レベル検出器１６の対数変換
回路２３′で対数がとられ、電流平滑回路２４′を
介し、利得−Ａのアンプ２５′で増幅されて直流
制御電圧ｖ_C′となつて、上記VCA１５に送られ
る。したがつてｖ_C′は、 ｖ_C′＝−Ａ・lny ………(6) となる。これら(5)、(6)式より、 Ｚ＝ｙ・ｅ^Alny＝ｙ・ｅ^lnyA＝ｙ・ｙ^A ∴Ｚ＝ｙ^1+A ………(7) となり、この(7)式に上記(3)式を代入すれば、 Ｚ＝｛〓１／１＋Ａ｝^(1+A)＝χ ………(8) となる。すなわち、これら圧縮器７および伸張器
１３を通つた信号は、元の信号に復元される。

ここで、上記(7)式は、 logZ＝（１＋Ａ）log ｙ ………(9) となり、たとえばＡ＝１のとき、第３図Ｐの入出
力特性が得られる。したがつて第３図において、
たとえば圧縮器７の入力χが−20dBのとき、特
性Ｒより出力ｙは−10dBに圧縮され、これが伸
張器１３の入力ｙとなるから、特性Ｐより出力Ｚ
は−20dBと、元のレベルに伸張される。

ところで、現実のノイズリダクシヨンシステム
に使用されるゲインコントロール回路として、こ
のような基本構成をさらに改良した第６図に示す
ようなものが知られている。この第６図では、エ
ンコーダ側の圧縮器７′を示しており、上記と同
様なレベル検出器９の出力を、リミツタ回路２８
を介してVCA８に送つている。デコーダ側の伸
張器は、これと対称的な構成となる。リミツタ回
路２８は種々の構成が可能であるが、リミツタレ
ベルを調整し得ることが必要とされ、たとえばレ
ベル検出器出力側の制御電圧端子をダイオード２
８ａおよびトランジスタ２８ｂを介して接地し、
このトランジスタ２８ｂのベースを可変抵抗器２
８ｃに接続してベース電圧を調整することによ
り、リミツトレベルを調整している。このような
圧縮器７′の出力レベルが上昇して、検出電圧が
上記リミツトレベルに応じた所定レベルを越える
ときには、制御電圧は上記リミツトレベルでリミ
ツトされてVCA８の利得が変化しなくなるか
ら、圧縮器７′の入出力特性は、たとえば第７図
実線のようになる。この圧縮器７′のようなゲイ
ンコントロール回路を備えたノイズリダクシヨン
システムは、入力信号のレベルが高いときに、上
記圧縮、伸張動作を抑制するため、信号のレベル
変化に伴つて背景雑音が変化するいわゆるノイズ
ブリージング（Noise Breathing）を抑えること
ができる。

ところが、このような圧縮器７′等のゲインコ
ントロール回路においては、リミツトレベルおよ
びVCA８の出力レベルの２箇所の調整が必要と
されるため、調整作業が面倒であるという欠点が
ある。

また、これら第４図、第５図、あるいは第６図
に示すゲインコントロール回路は、レベル変動時
の過渡的な特性が悪く、特にレベルが急激に増大
したときのオーバーシユートによる悪影響が除去
できない。

すなわち、第８図は上記デコーダ側の入力レベ
ル（第８図Ａ）が変化したときの出力レベル（第
８図Ｂ）の応答を示すタイムチヤートであり、入
力レベルが増大したときには、上記VCAは一定
の遅延時間（これをアタツクタイムという。）ｔ_A
をもつて対応するゲインに制御されるため、出力
レベルには第８図Ｂに示すようなオーバーシユー
トが生ずる。また、入力レベルが減小したときに
は、一定の遅延時間（これをリカバリタイムとい
う。）ｔ_R後に対応するゲインに制御されることか
ら、出力レベルには第８図Ｂに示すようなアンダ
ーシユートが生ずる。ここで、アタツクタイムｔ
_Aは、長すぎると音の出足がひずむため、100μ
sec〜10ｍsecの比較的短かい時間にしている。た
だし、短かすぎるとクリツクノイズ等で動作して
しまう。またリカバリタイムｔ_Rは、比較的長
く、一般に100ｍsec以上としている。これらの応
答時間ｔ_A，ｔ_Rは、回路内部のコンデンサの充放
電のための時間であり、短時間のアタツクタイム
ｔ_Aにおいて生ずるオーバーシユートは最大レベ
ルがたとえば10dB以上も上昇するため、回路動
作上好ましくなく、またテープレコーダに記録す
る際のテープの磁気飽和現象等により音の波形歪
みが生ずる等の悪影響がある。このオーバーシユ
ートは、たとえば第７図の入出力特性グラフにお
いて、破線で示すような過渡的な動作が生じてい
るものと考えられる。

すなわち、第７図において、入力レベルが−
20dBから＋10dBまで変化したときには、特性曲
線上の点から点まで出力が変化するわけであ
るが、ゲインコントロール回路のVCAの利得は
瞬間的に追従して変化できないから、第７図波線
に示すように点から点まで出力レベルが上昇
し、上記応答時間（アタツクタイムｔ_A）の間に
徐々に上記点から点まで出力レベルが下降す
る。

本発明は、このような従来のノイズリダクシヨ
ンシステムのゲインコントロール回路である圧縮
器や伸張器の調整箇所が少なくてすみ、しかもオ
ーバーシユートを抑えるためのリミツタを挿入接
続して成るようなノイズリダクシヨン回路を提供
することを目的とするものである。

すなわち、本発明に係るノイズリダクシヨン回
路は、入力端子間に挿入接続され制御信号に応じ
て入力信号の全帯域に対して利得が変化する可変
利得型の増幅器と、この増幅器の出力信号または
入力信号のレベルを検出して該増幅器の利得を制
御する制御回路部と、この制御回路部内に設けら
れたレベル検出回路の出力端子に接続され入力に
対する出力が非線型特性を有し上記制御信号を発
生する非線型回路と、上記増幅器の出力側または
入力側に挿入接続されたリミツタ回路と、上記増
幅器の伝送系に対して並列接続された抵抗とを備
え、入力信号のレベルが小さいとき上記増幅器の
伝送系が主となり、入力信号のレベルが大きいと
き上記抵抗の伝送系が主となることを特徴として
いる。

なお、上記ゲインコントロール回路は、広義に
解するものとし、内部にリミツタ回路やエンフア
シス回路を有するものも含む。

以下、本発明に係るノイズリダクシヨン回路の
好ましい実施例について、図面を参照しながら説
明する。

第９図ないし第２０図は、本発明の基本構成を
説明するための第１の実施例を示し、第９図はノ
イズリダクシヨンシステムの入力側に設けられる
エンコーダ回路中のゲインコントロール回路、す
なわち圧縮器３０を示すブロツク回路図である。

この第９図に示す圧縮器３０の入力端子３１ａ
には、たとえば前述したような（第１図参照）プ
リエンフアシス回路６を介して高域増強された入
力信号が供給されている。この入力信号は、抵抗
３２を介し可変利得型の増強型であるVCA３３
に送られて増幅（あるいは減衰）される。この
VCA３３の利得制御電圧を得るための制御回路
部３４は、該VCA３３の出力レベルを検出する
レベル検出器３５と、このレベル検出器３５から
の出力を非線型変換する非線型回路３６とから成
つている。また、上記VCA３３からの出力は、
抵抗３７を介し、２個のダイオード３８，３９を
それぞれアノードとカソードとが逆向きになるよ
うに接続されて成るダイオードリミツタ４０に送
られ、このダイオードリミツタ４０からの出力は
抵抗４１を介し加算用の増幅器（アツダーアン
プ：adder amp）４２に送られている。このよう
なVCA３３を含む増幅系に並列に、すなわち入
力端子３１ａとアツダーアンプ４２との間に、フ
ラツトパスを形成するための抵抗４３が接続され
ている。このアツダーアンプ４２の出力は、圧縮
器３０の出力端子３１ｂに送られている。

なお、抵抗４４はアツダーアンプ４２の帰還抵
抗である。また、制御回路部３４のレベル検出器
３５は、第４図とともに説明したレベル検出器９
と同様の構成を有しているため、説明を省略す
る。

以上のような構成を有する圧縮器３０において
非線型回路３６は、たとえば第１０図に示すよう
な入出力特性を有しており、入力電圧（レベル検
出器３５からのレベル検出電圧）が所定値Ｖ_S以
下のときには緩やかな傾きをもつ直線状の特性、
所定値Ｖ_S以上のときには急な傾きをもつ直線状
の特性となつている。したがつて、VCA３３の
入出力特性は第１１図の破線に示すように、基準
となる入出力レベル（これを0dBとする。）で折
曲された折れ線状の特性曲線になる。ここで、上
記基準となる出力レベル（0dB）を検出したとき
のレベル検出電圧が上記所定値Ｖ_Sとなる。また
入力レベルに対する出力レベルの圧縮比は、入力
レベルが基準レベル（0dB）以下のときたとえば
２：１、基準レベル以上のときｎ：１（ｎ≫２）
となり、入力レベルが上記基準レベル以上の範囲
において、上記特性曲線に影響を与えることがな
いような出力レベルＬをリミツトレベルとして設
定することができる。これに対して、抵抗４３の
系は、利得変化のないフラツトパスであるから、
入出力特性は第１１図の一点鎖線で示すような傾
きが１の直線状の特性となる。したがつて、これ
らVCA３３の系を介した信号と、抵抗４３の系
を介した信号とはアツダーアンプ４２により加算
されるから、圧縮器３０の入出力端子３１ａ，３
１ｂ間の特性は、第１１図実線に示すように、前
述した第７図と同様なものとなる。すなわち、入
出力レベルがそれぞれ上記基準レベル以下のとき
には、VCA３３の系が主として動作し、入出力
レベルがそれぞれ上記基準レベル以上のときに
は、抵抗４３の系が主として動作する。しかも、
前述したアタツクタイム時のオーバーシユート
は、VCA３３の系についてのみ生ずるものであ
るから、このVCA３３の系に、上記出力レベル
Ｌをリミツトレベルとするリミツタ４０を挿入接
続することにより、信号に波形歪等の悪影響を与
えることなく、また圧縮特性に影響を与えること
なく、上記オーバーシユートを有効に抑えること
ができる。

上記非線型回路３６としては、たとえば第１２
図に示すような回路を用いればよい。すなわち、
この非線型回路３６の入力端子４５に供給された
上記レベル検出器３５からのレベル検出電圧は、
抵抗４６を介しアンプ４７を介し出力端子４８に
送られている。この入力側抵抗４６と並列に、抵
抗４９、電池等の電圧源５０、およびダイオード
５１の直列回路が接続され、アンプ４７の入力端
子は抵抗５２を介し接地されている。ここで、電
圧源５０は、入力端子４５側を正極とするほぼ上
記所定値Ｖ_Sの起電力を有しており、ダイオード
５１は入力端子４５側にアノードが接続されてい
る。したがつて、入力端子４５の印加電圧が上記
Ｖ_S以下のときには、ダイオード５１が非導通と
なつて、抵抗４６，５２による分電圧がアンプ４
７に入力されるのに対し、入力端子４５の電圧が
上記Ｖ_S以上となると、ダイオード５１が導通し
て抵抗４６，４９が並列接続されるから、アンプ
４７の入力側の分圧比が変化し、第１０図に示す
ような折れ線状の入出力特性が得られる。

また、リミツタ４０はダイオードリミツタであ
るが、これ以外にも種々のリミツタが使用でき、
たとえば第１３図に示すようなトランジスタリミ
ツタ４０′を用いてもよい。このトランジスタリ
ミツタ４０′は、入力端子と出力端子との間に接
続された３個の抵抗５３，５４，５５の、第１の
抵抗５３と第２の抵抗５４との接続点より分圧抵
抗５６，５７を介して接地し、この分圧抵抗５
６，５７の分圧出力をトランジスタ５８のベース
に供給するとともに、このトランジスタ５８のコ
レクタを上記第２の抵抗５４と第３の抵抗５５と
の接続点に接続し、エミツタを接地して構成され
ている。

ところで、上記ダイオードリミツタ４０やトラ
ンジスタリミツタ４０′のリミツタレベルは、ほ
とんど周波数特性がフラツトであるが、実際に、
たとえばテープレコーダのノイズリダクシヨンシ
ステムに用いる場合には、テープ飽和の周波数特
性等に対応した周波数特性を持つことが合理的で
ある。たとえば、一般に磁気テープのMOL（最
大出力レベル）は、テープ飽和特性のため高域ほ
ど低下しており、周波数依存性を持たない上記リ
ミツタ４０，４０′等では、中低級はリミツトし
すぎ、高域はリミツトし足りないことになる。し
たがつて、リミツトレベルが周波数依存性をもつ
ようなリミツタが望まれる。

すなわち、第１４図はテープの飽和特性等に対
応した周波数特性を有するリミツタ回路６０の一
例を示しており、前述したVCA３３とアツダー
アンプ４２との間に抵抗６１，６２を挿入接続
し、これらの抵抗６１，６２の接続点において
は、抵抗６３およびコンデンサ６４の直列回路を
介して接地するとともに、２個のダイオード６
５，６６を上記抵抗６３とそれぞれ並列に、かつ
アノード、カソードの向きが互いに逆となるよう
に接続している。これら各抵抗６１，６２，６３
の抵抗値をそれぞれR₁、R₂、R₃、コンデンサ６
４の容量値をＣとするとき、リミツタ作用を行な
う２個のダイオード６５，６６の両端に（すなわ
ち抵抗６３に）印加される電圧V₀′は、 となつて、第１５図に示すような周波数特性が得
られる。ここでVinはリミツタ回路６０への入力
電圧、すなわちVCA３３の出力電圧であり、ダ
イオード６５，６６は切り離されているものとす
る。

この第１５図において、カツトオフ周波数fc
は、(10)式より ｆ_c＝１／（２πＣ（R₁＋R₃）） ………(11) であり、このときの印加電圧V₀′はＲ_３／Ｒ_１＋Ｒ_２・
Vin となる。また、印加電圧V₀′は、カツトオフ周波
数fcより低域に向つて6dB／octで降下してゆくか
ら、リミツトレベルは低減に向つて6dB／octで
上昇してゆく。低域周波数でも所定のリミツトレ
ベルを持たせたい場合には、コンデンサ６４と並
列に抵抗を接続すればよい。

このように、伝送系の媒体（たとえばテープレ
コーダの磁気テープ等）の周波数特性に対応した
特性を有するリミツタ回路６０を用いることによ
り、合理的で伝送効率（たとえば記録再生効率）
の高いノイズリダクシヨンシステム等を得ること
ができる。

このような周波数依存在を有するリミツタとし
ては、たとえば第１６図に示すリミツタ７０のよ
うに、１対のトランジスタ７５，７６を用いても
構成できる。これらのトランジスタ７５，７６
は、PNP型トランジスタ７５とNPN型トランジ
スタ７６とを並列接続したコンプリメンタルな動
作を行なうものである。すなわち、VCA３３の
出力端子に抵抗７１，７２を接続し、これらの抵
抗７１，７２の接続点からコンデンサ７３と抵抗
７４の直列回路を介して接地している。これらの
コンデンサ７３と抵抗７４との接続点を、PNP型
トランジスタ７５のエミツタおよびNPN型トラ
ンジスタ７６のコレクタに接続するとともに、上
記接続点をアンプ７７を介し抵抗７８を介してこ
れらのトランジスタ７５，７６のベースに共通接
続している。PNP型トランジスタ７５のコレクタ
およびNPN型トランジスタ７６のエミツタは接
地されている。動作は前述の第１４図のリミツタ
回路と同様である。

また、第１７図に示すリミツタ８０のように、
所望の周波数特性ｆ（ω）を有するフイルタ８
１、およびこれと逆の周波数特性１／ｆ（ω）を
有するフイルタ８２とを、周波数に依存しないリ
ミツタ、たとえば前記第９図のダイオードリミツ
タ４０の前後に挿入接続することにより、任意の
周波数特性を持つたリミツタ回路８０が構成でき
る。

これら第１６図および第１７図のリミツタ回路
を用いることにより効果は、第１４図とともに説
明した効果と同様である。

次に、このようなゲインコントロール回路を、
ノイズリダクシヨンシステムのデコーダ側に適用
して得られる伸張器について第１８図を参照しな
がら説明する。

すなわち、この第１８図に示す伸張器９０は、
前述した第９図の圧縮器３０に対して対照的に構
成されて、ちようど逆の動作を行なう。この伸張
器９０の入力端子９１ａには、たとえばテープレ
コーダからの再生出力信号が供給されており、こ
の信号は抵抗９２を介し、アンチリミツタ回路１
００を介して利得制御型の増幅器であるVCA９
３に送られる。ここで、アンチリミツタ回路１０
０は、第９図のリミツタ回路４０に対して逆の特
性を有しており、たとえば抵抗９２とVCA９３
との間に、２個のダイオード１０１，１０２を互
いに逆向きに並列接続したものを挿入接続し、こ
れらのダイオードの出力側を抵抗１０３を介して
接地して構成すればよい。次にVCA９３に制御
電圧を供給する制御回路部９４は、入力端子９１
ａの入力信号レベルを検出するレベル検出器９５
と、非線型回路９６と、利得−１のアンプ（いわ
ゆるインバータ）９７とから成つている。VCA
９３からの出力は、抵抗９８を介し反転増幅器１
０４に送られている。また、VCA９３を含む増
幅系に対して並列に、すなわち、抵抗９２とアン
チリミツタ回路１００との接続点と、反転増幅器
１０４の出力端子との間に、フラツトパスとなる
抵抗１０５が接続されている。反転増幅器１０４
の入出力端子間には帰還抵抗１０６が接続されて
いる。したがつて、VCA９３を介して伸張され
た信号は反転増幅器１０４で反転され、抵抗１０
５のフラツトパスを介した信号と減算されて、出
力端子９１ｂに送られる。この出力端子９１ｂか
らの出力は、たとえば第１図とともに前述したよ
うなデイエンフアシス回路１４により高域減衰さ
れて、元の信号に復元される。

ここで、一般的なエンコーダ回路に対するデコ
ーダ回路のような逆特性を得る回路の構成原理に
ついて説明する。

まず、第１９図Ａのエンコーダ回路１１０にお
いては、入力端子１１１ａに供給される入力信号
χを、伝達関数がそれぞれα、βの２系統の伝送
系１１２，１１３を介した後、加算器１１４で加
算して出力信号ｙとし、これを出力端子１１１ｂ
に送つている。このようなエンコーダ回路１１０
に対し、ちようど逆の動作を行なわせるデコーダ
回路１１５は、第１９図Ｂのように構成すればよ
い。このデコーダ回路１１５は、入力端子１１６
ａからの入力信号ｙを加算器１１７に送り、この
加算器１１７からの出力信号Ｚを伝達関数が１／
βの伝送系１１８を介し出力端子１１６ｂに送る
とともに、この出力信号Ｚを伝達関数がαの伝送
系１１９を介し加算器１１７に減算入力として送
つている。したがつて、 ｙ＝（α＋β）χ ………(12) Ｚ＝１／β（ｙ−αＺ） ………（13） であるから、 Ｚ＝１／β｛（α＋β）χ−αＺ｝ βＺ＝（α＋β）χ−αＺ （α＋β）Ｚ＝（α＋β）χ ∴Ｚ＝χ ………（14） すなわち、エンコーダ１１０を介して圧縮等の
信号処理された信号は、デコーダ１１５を介する
ことにより伸張等の逆の信号処理が施され、元の
入力信号χに復元される。したがつて、たとえば
第１９図Ａの伝送系１１２が上記抵抗４３、伝送
系１１３が上記VCA３３を有する系であると
き、これの逆特性の回路を得たい場合には、第１
９図Ｂの伝送系１１９に上記抵抗４３と等しい抵
抗値の抵抗１０５を用い、伝送系１１８に上記
VCA３３の系の逆特性を有するような系（第１
８図のVCA９３および制御回路部９４の系）を
用いればよい。

次に、第２０図は比較的簡単に逆特性を得る構
成例を示しており、所定の伝達関数βの回路１２
０、たとえば第９図のエンコーダ回路３０を、オ
ペアンプ１２１の負帰還ループに挿入接続してデ
コーダ回路１２２を構成してものである。このと
き、オペアンプ１２１の利得をαとすると、デコ
ーダ回路１２２の伝達関数Ｇは、 Ｇ＝α／１＋αβ ………（15） ここでαβ≫１とすると Ｇ１／β ………（16） となつて、容易に逆特性を得ることができる。

以上のような構成を有するノイズリダクシヨン
システムによれば、ゲインコントロール回路であ
る圧縮器３０や伸張器９０等の調整箇所は、
VCA３３，９３等のみでなく、従来の第６図に
示す可変抵抗２８ｃの調整等を必要としないた
め、組立後の調整作業が簡略化され、作業能率が
向上する。また、リミツタ回路４０，４０′等を
用いて、可変利得型の増幅器であるVCA３３，
９３等で発生するオーバーシユートを抑えること
ができ、テープ飽和等の悪影響を防ぐのみなら
ず、圧縮、伸張特性には何らの影響を与えること
がない。したがつて、良好なレベル圧縮および伸
張を行なわせると同時に、テープ飽和を防いで信
号成分の再現性を向上させ、テープ飽和による低
域スペクトル成分の低減をも図ることが可能とな
る。さらに、可変利得型の増幅器であるVCA３
３等は、主として比較的低い信号レベル範囲にお
いて動作するため、増幅器の特性上も有利であ
り、使用し得る増幅器の種類が増大する。

次に、本発明に係る第２の実施例として、非線
型回路を有する制御回路部により利得制御される
増幅器の系に対して並列に、抵抗のみのフラツト
パスの系および高域成分を通過させるハイパスフ
イルタの系を接続するようなエンコーダ、および
デコーダより成るノイズリダクシヨンシステムに
ついて、第２１図ないし第３１図を参照しながら
説明する。

まず、第２１図はエンコーダ回路部の具体的な
回路構成例を示すブロツク回路図であり、ゲイン
コントロールにより信号圧縮を行なう圧縮器１３
０の入力と入力端子１３１ａとの間に、高域増強
のためのプリエンフアシス回路１３２を挿入接続
しているが、このプリエンフアシス回路１３２は
圧縮器１３０の後段、すなわち出力端子１３１ｂ
の後方に挿入接続してもよい。

この第２１図において、圧縮器１３０の第１の
伝送系は、ハイパスフイルタ１３３を有するハイ
パス系であり、第２の伝送系は抵抗１３４のみか
ら成るフラツトパス系である。これに対し、第３
の伝送系は利得制御される増幅器（たとえばオペ
アンプ）１３５および制御回路部１３６から成る
レベル圧縮部１３７により信号レベルを圧縮し、
リミツタ回路１３８により前述したオーバーシユ
ートを抑えている。これらの３つの伝送系の結合
関係を第２２図に示す。

第３の伝送系のレベル圧縮部１３７は、入力抵
抗１４１と負帰還抵抗１４２とを有するオペアン
プ１３５の負帰還抵抗１４２の抵抗値を、制御回
路部１３６からの制御信号に応じて変化させるこ
とにより、信号レベルの圧縮を行なつている。制
御回路部１３６は、オペアンプ１３５の出力に、
周波数に依存した重みづけを行なうハイパスフイ
ルタ等のウエイテイング回路１４３と、上記出力
レベルを検出し両波整流して平滑するレベル検出
器１４４と、このレベル検出出力を非線型変換す
る非線型回路１４５とから成つている。この非線
型回路１４５の出力に応じて上記オペアンプ１３
５の負帰還抵抗１４２の抵抗値を変化させるわけ
であるが、本実施例では該負帰還抵抗１４２に
CdS等の光導電素子を用いるとともに、非線型回
路１４５からの出力に応じて発光ダイオード等の
発光素子（図示せず）を発光させ、この光を上記
CdS等の負帰還抵抗１４２に照射するような構成
としている。次に、このオペアンプ１３５からの
出力レベルをリミツトするリミツタ回路１３８
は、オペアンプ１４７の入力抵抗１４８と並列
に、コンデンサ１４９と抵抗１５０との直列回路
を接続するとともに、該オペアンプ１４７の負帰
還抵抗１５１と並列に、それぞれアノードとカソ
ードとが逆向きに並列接続された２個のダイオー
ド１５２，１５３を接続している。このオペアン
プ１４７からの出力は、抵抗１５４を介しオペア
ンプ１５５により非反転増幅されて、抵抗１５６
を介しアツダーアンプとしてのオペアンプ１５７
に送られている。上記オペアンプ１５４の入力端
子は、コンデンサ１６１と抵抗１６２との直列接
続回路を介して接地されている。

次に、第２の伝送系としての抵抗１３４は、上
記第３の伝送系のレベル圧縮部１３７とリミツタ
回路１３８との直列回路に対して並列に接続され
ており、すなわち、抵抗１３４の一端はプリエン
フアシス回路１３２の出力端子に、他端はアツダ
ーアンプであるオペアンプ１５７の入力端子にそ
れぞれ接続されている。したがつて、これら第３
の伝送系と第２の伝送系とは、第２２図に示すよ
うにそれぞれの出力が加算器１３９で加算される
ように結合されている。このオペアンプ１５７は
上記加算入力を反転増幅し、抵抗１５８を介して
アツダーアンプとしてのオペアンプ１５９に送つ
ている。このオペアンプ１５９の入力端子には、
上記第１の伝送系のハイパスフイルタ１３３が接
続されるから、この第１の伝送系と上記第２、第
３の伝送系とは、加算器１４０により互いに減算
されるように結合されている。このオペアンプは
入力信号を反転増幅して出力端子１３１ｂに送つ
ており、最終的に、第２２図に示すように、上記
第１の伝送系の信号が負符号となつて加算される
ことになる。

以上のような構成を有するノイズリダクシヨン
システムのエンコーダ回路において、入力端子１
３１ａに供給された音声信号等は、まずプリエン
フアシス回路１３２により高域増強される。すな
わち、このプリエンフアシス回路１３２は、ハイ
パス特性を備えた増幅器（あるいは減衰器）であ
り、高域にウエイトをおいたノイズ除去効果を持
たせることにより、ノイズモジユレーシヨンが発
生するのを低減している。プリエンフアシス回路
１３２を通つた信号は、上記第１、第２、第３の
伝送系に導びかれる。第１の伝送系はハイパスフ
イルタ１３３の周波数特性および、固定されたゲ
イン（利得）を有し、可変プリエンフアシス特性
を作りだす作用を為す。すなわち、入力信号レベ
ルが大きいときには、後述するように上記第２、
第３の伝送系のゲインが小さくなり、上記第１の
伝送系のゲインよりやや大きい程度となるように
設計されているため、このエンコーダ回路の出力
はプリエンフアシスによる高域増強の効果が減殺
されたほぼフラツトな周波数特性となる。これに
対し、入力信号レベルが小さいときには、第２、
第３の伝送系のゲインが大きくなり、第１の伝送
系のゲインよりもほぼ30dB程度大きくなるの
で、この第１の伝送系は無視され、プリエンフア
シス（高域増強）効果が最大となる。この可変プ
リエンフアシス特性を、第２３図に示す。第２３
図では、周波数−出力レベル特性を、入力レベル
のパラメータとして表わしている。ここで、この
可変プリエンフアシス特性は、ノイズモジユレー
シヨンが最も少なくなるように、プリエンフアシ
ス回路１３２および上記第１の伝送系のハイパス
フイルタ１３３の特性によつて決定されている。

次に、第２および第３の伝送系は、上述した第
１の実施例のゲインコントロール回路とほぼ同様
の動作を行なうものである。まず、オペアンプ１
３５の入出力特性は、制御回路部１３６の特性、
およびプリエンフアシス特性も含めて、第２４図
のようになる。この第２４図の折れ線状の特性
は、前述したように、主として非線型回路１４５
の非線型特性によるものであり、この非線型回路
１４５の一具体例を第２５図に示す。

この第２５図に示す非線型回路１４５におい
て、入力端子１６５には上記レベル検出器１４４
からのレベル検出直流電圧が供給される。この入
力端子１６５は、オペアンプ１６６の正入力端子
に接続されており、このオペアンプ１６６の出力
端子は、２個のトランジスタ１６７，１６８のベ
ースに、および抵抗１６９を介しオペアンプ１７
０の負入力端子に、それぞれ接続されている。ト
ランジスタ１６７のコレクタはＶ_C電源に接続さ
れるとともに、エミツタは、上記オペアンプ１６
６の負入力端子に接続され、抵抗１７１を介して
接地されている。トランジスタ１６８のコレクタ
はそのベースに接続され、エミツタは抵抗１７２
を介し接地されている。また、このトランジスタ
１６８のエミツタは、抵抗１７３を介し、上記抵
抗１６９と共通接続されて、オペアンプの負入力
端子に接続されている。このオペアンプ１７０
は、負帰還抵抗１７４を有し、出力は出力端子１
７５に送られている。

このような非線型回路１４５においては、入力
信号が所定レベルよりも低いとき、トランジスタ
１６７，１６８がOFF状態にあるため、抵抗１
６９のみがオペアンプ１７０の入力抵抗として作
用するのに対し、入力信号が上記所定レベルを超
えれば、トランジスタ１６７，１６８がONし
て、抵抗１６９，１７３の並列回路がオペアンプ
１７０の入力抵抗となる。したがつて、オペアン
プ１７０のゲインが上記所定入力レベルを境とし
て切換わり、第２６図に示すような非線型の入出
力特性が得られる。ここで、第２５図の非線型回
路は、入力に対して出力を反転しているため、第
２６図のような特性となつているが、非反転の構
成をとれば、前述した第１０図と同様な非線型特
性が得られる。

このような非線型回路１４５を有するレベル圧
縮部１３７の入出力特性（第２４図参照。）に対
し、この入出力特性に影響を与えることなく、リ
ミツタ回路１３８のリミツトレベルを設定するこ
とができることは、前述したとおりである。ま
た、これらレベル圧縮部１３７とリミツタ回路１
３８とから成る第３の伝送系に、抵抗１３４のみ
からなる第２の伝送系を並列接続すれば、第２７
図実線に示すような入出力特性が得られる。さら
に、これら第２、第３の伝送系に、ハイパスフイ
ルタ１３３を有する第１の伝送系を並列接続して
成るエンコーダ回路の入出力特性は、第２７図破
線に示すようになる。すなわち、第２１図や第２
２図に示すエンコーダ回路の出力は、上記第２、
第３の伝送系の出力より、上記第１の伝送系の出
力を引いた（減算した）ものであるから、入力信
号が高域で大レベルであるほど、出力レベルが低
下する。

以上のようなエンコーダ回路に対し、ノイズリ
ダクシヨンシステムの出力側に設けられて、上記
エンコードされた信号を元の信号に復元し得るよ
うな、逆特性を有するデコーダ回路を第２８図お
よび第２９図を参照しながら説明する。

これら第２８図および第２９図において、ゲイ
ンコントロール回路である伸張器１８０は、上記
圧縮器１３０の逆特性を有し、デイエンフアシス
回路１８２は上記プリエンフアシス回路１３２の
逆特性を有するものである。これらの伸張器１８
０とデイエンフアシス回路１８２は、エンコーダ
側の圧縮器１３０とプリエンフアシス回路１３２
に対して対称に、すなわち、入力端子１８１ａか
ら、伸張器１８０デイエンフアシス回路１８２の
順に配置接続される。伸張器１８０は、第１、第
２、第３の伝送路が並列接続されて成り、第１の
伝送路は上記ハイパスフイルタ１３３に等しい周
波数特性を有するハイパスフイルタ１８３を有
し、第２の伝送路は抵抗１８４のみから成るフラ
ツトパスであり、第３の伝送路は上記エンコーダ
側の第３の伝送路に対して逆特性となるようにリ
ミツタ回路１８８とレベル伸張部１８７とを備え
ている。この第３の伝送路のリミツタ回路１８８
は、前述した第２０図の逆特性回路の構成法を適
用して、第２１図の上記エンコーダ側のリミツタ
回路１３８のオペアンプ１５５の負帰還ループ中
にリミツタ主要部を挿入接続することにより、こ
のリミツタ回路１３８の逆の特性を得ている。こ
こで、第２８図のリミツタ回路１８８において、
上記第２１図のリミツタ回路１３８と対応する部
分には同一の参照番号にダツシユを付して示し、
説明を省略する。レベル伸張部１８７は、オペア
ンプ１８５の入力レベルを検出する制御回路部１
８６により、該オペアンプ１８５の負帰還抵抗１
４２′の抵抗値を制御する構成としている。ここ
で、制御回路部１８６は、上記エンコーダ側のレ
ベル圧縮部１３７の制御回路部１３６と等しい構
成にウエイテイング回路１４３′、レベル検出器
１４４′、および非線型回路１４５′を用いるとと
もに、この非線型回路１４５′の出力をインバー
タ１８９で反転して、発光ダイオード等の発光素
子（図示せず）を点灯駆動するようにしている。
また、オペアンプ１８５の負帰還抵抗１４２′
は、たとえばCdS等の光導電素子を用いており、
上記制御回路部１８６のインバータ１８９からの
出力により点灯駆動された発光ダイオード等から
の光が照射されて、負帰還抵抗１４２′の抵抗値
が変化することにより利得が変化する。この第２
８図のレベル伸張部１８７の内部構成について、
第２１図のレベル圧縮部１３７の内部と対応する
部分には同一の参照番号にダツシユを付して示し
ている。

ここで、このデコーダ回路の第１、第２の伝送
系は第２９図に示すように、第３の伝送系に対す
る帰還路を形成するように接続されている。すな
わち、入力端子１８１ａからの入力信号は、加算
器１９０において、ハイパスフイルタ１８３を有
する第１の伝送路からの信号および抵抗１８４の
みから成るフラツトパスである第２の伝送路から
の信号と加算され、インバータ１９１で反転され
て、第３の伝送路であるリミツタ回路１８８およ
びレベル伸張部１８７に送られている。このレベ
ル伸張部１８７からの出力は、フラツトパスであ
る上記第２の伝送路に送られる。また、レベル伸
張部１８７からの出力は、インバータ１９２で反
転された後、上記第１の伝送路のハイパスフイル
タ１８３に送られる。このインバータ１９２から
の出力は、デイエンフアシス回路１８２を介し、
出力端子１８１ｂに送られる。

このように構成された第２８図や第２９図に示
すデコーダ回路が、上記第２１図、第２２図に示
すエンコーダ回路の逆特性となることについて、
第３０図および第３１図とともに説明する。

第３０図は上記第２１図の圧縮器１３０となる
ゲインコントロール回路２００を、上記第１、第
２、第３の伝送系を伝送回路２０１，２０２，２
０３として表わしたものである。これらの伝送回
路２０１，２０２，２０３の伝達関数をそれぞれ
α、β、γとする。加算器２０４においては、第
１の伝送回路２０１の出力のみが反転して入力さ
れる（減算される）から、入力端子２０５の入力
χに対する出力端子２０６の出力ｙは、 ｙ＝（−α＋β＋γ）χ ………（17） となる。次に、第３１図は、上記第２８図の伸張
器１８０となるゲインコントロール回路２１０を
示し、伸張器１８０の第１、第２、第３の伝送系
に対応する伝送回路２１１，２１２，２１２の伝
達関数は、それぞれα、β、１／γであることは
明らかである。入力端子２１５の入力ｙと第１の
伝送回路２１１からの出力は加算器２１４におい
て加算され、第２の伝送回路２１２からの出力が
減算されるから、出力端子２１６からの出力Ｚ
は、 Ｚ＝１／γ｛ｙ＋（α−β）Ｚ｝ ………（18） γＺ＝ｙ＋（α−β）Ｚ ∴（−α＋β＋γ）Ｚ＝ｙ ………（19） したがつて、これら（17）、（19）式より、 （−α＋β＋γ）χ＝（−α＋β＋γ）Ｚ
………（20） となるから、Ｚ＝χとなつて、元の入力信号χに
復元されることがわかる。

以上説明した本発明の第２の実施例によれば、
前述した第１の実施例と同様に、圧縮器１３０や
伸張器１８０の調整箇所が少なくなり、また、オ
ーバーシユートを抑えるためのリミツタ回路１３
８，１８８を入れることができるのは勿論のこ
と、さらに、可変利得型の増幅器を負帰還回路中
に挿入することなくデコーダ回路を構成できる。
したがつて、レベル伸張部１８７はフオワードア
ンプとして使用することができ、回路安定性が向
上するとともに、高域特性のあまり良くないログ
−アンチログの原理を用いたVCA等をも使用す
ることが可能となる。

【図面の簡単な説明】

第１図ないし第８図は従来例を示し、第１図は
ノイズリダクシヨンシステムの基本的な回路構成
を示すブロツク回路図、第２図は該ノイズリダク
シヨンシステムのプリエンフアシスおよびデイエ
ンフアシス特性を示すグラフ、第３図は同圧縮お
よび伸張特性を示すグラフ、第４図は圧縮器の動
作原理を説明するためのブロツク回路図、第５図
は伸張器の動作原理を説明するためのブロツク回
路図、第６図は圧縮器の他の構成例を示すブロツ
ク回路図、第７図は第６図の圧縮器の入出力特性
を示すグラフ、第８図Ａ，Ｂは入力レベルが変化
したときの過渡特性を示すタイムチヤートであ
る。第９図ないし第２０図は、本発明の第１の実
施例を示し、第９図はエンコーダ側のゲインコン
トロール回路である圧縮器を示すブロツク回路
図、第１０図は第９図の非線型回路３６の入出力
特性を示すグラフ、第１１図は第９図の圧縮器の
入出力特性を示すグラフ、第１２図は第９図の非
線型回路３６の具体的構成例を示す回路図、第１
３図は第９図の圧縮器に使用可能なリミツタ回路
の他の具体例を示す回路図、第１４図は周波数依
存性を有するリミツタ回路の一具体例を示す回路
図、第１５図は第１４図のリミツタ回路の動作を
説明するための周波数特性グラフ、第１６図、第
１７図は周波数依存性を有するリミツタ回路のそ
れぞれ異なる他の具体例を示す回路図、第１８図
は第９図の圧縮器の逆特性を有するゲインコント
ロール回路である伸張器を示すブロツク回路数、
第１９図Ａのエンコーダ回路と第１９図Ｂのデコ
ーダ回路とが互いに逆特性となることを説明する
ための原理的構成を示すブロツク図、第２０図は
逆特性を有する回路の他の構成法を説明するため
のブロツク図である。第２１図ないし第３１図は
本発明の第２の実施例を示し、第２１図はノイズ
リダクシヨンシステムのエンコーダ回路部を示す
ブロツク回路図、第２２図は第２１図の３伝送系
の結合関係を示すブロツク図、第２３図は第２１
図の可変プリエンフアシス特性を示すグラフ、第
２４図は第２１図のレベル圧縮部１３７の入出力
特性を示すグラフ、第２５図は第２１図の非線型
回路１４５の具体的回路例を示す回路図、第２６
図はこの第２５図の非線型回路１４５の入出力特
性を示すグラフ、第２７図は第２１図のエンコー
ダ回路部の入出力特性の一例を示すグラフ、第２
８図は第２１図の逆特性を有するデコーダ回路部
を示すブロツク回路図、第２９図は第２８図の３
伝送系の結合関係を示すブロツク図、第３０図お
よび第３１図は、第２１図のエンコーダ回路部と
第２８図のデコーダ回路部とが互いに逆特性とな
つていることを説明するための説明図であり、第
３０図はエンコーダ回路部、第３１図はデコーダ
回路部をそれぞれ示すブロツク図である。 ３０，１３０……圧縮器、３３，９３……
VCA、３４，９４，１３６，１８６……制御回
路部、３５，９５，１４４，１４４′……レベル
検出器、３６，９６，１４５，１４５′……非線
型回路、４０，４０′，６０，７０，８０，１３
８，１８８……リミツタ回路、４３，１０５，１
３４，１８４……抵抗、９０，１８０……伸張
器。

Claims (1)

1. 【特許請求の範囲】 １ 入力端子間に挿入接続され、制御信号に応じ
   て入力信号の全帯域に対して利得が変化する可変
   利得型の増幅器と、 この増幅器の出力信号または入力信号のレベル
   を検出して該増幅器の利得を制御する制御回路部
   と、 この制御回路部内に設けられたレベル検出回路
   の出力端子に接続され、入力に対する出力が非線
   型特性を有し、上記制御信号を発生する非線型回
   路と、 上記増幅器の出力側または入力側に挿入接続さ
   れたリミツタ回路と、 上記増幅器の伝送系に対して並列接続された抵
   抗とを備え、 入力信号のレベルが小さいとき上記増幅器の伝
   送系が主となり、入力信号のレベルが大きいとき
   上記抵抗の伝送系が主となることを特徴とするノ
   イズリダクシヨン回路。