JPS6340375B2 - - Google Patents
Info
- Publication number
- JPS6340375B2 JPS6340375B2 JP12770580A JP12770580A JPS6340375B2 JP S6340375 B2 JPS6340375 B2 JP S6340375B2 JP 12770580 A JP12770580 A JP 12770580A JP 12770580 A JP12770580 A JP 12770580A JP S6340375 B2 JPS6340375 B2 JP S6340375B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- gain
- frequency
- pass filter
- noise reduction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000009467 reduction Effects 0.000 claims description 35
- 230000007306 turnover Effects 0.000 claims description 10
- 230000008859 change Effects 0.000 claims description 9
- 230000005540 biological transmission Effects 0.000 claims description 8
- 230000004044 response Effects 0.000 description 14
- 230000000694 effects Effects 0.000 description 8
- 230000006835 compression Effects 0.000 description 6
- 238000007906 compression Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 4
- 230000005236 sound signal Effects 0.000 description 3
- 238000005452 bending Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G9/00—Combinations of two or more types of control, e.g. gain control and tone control
- H03G9/02—Combinations of two or more types of control, e.g. gain control and tone control in untuned amplifiers
- H03G9/025—Combinations of two or more types of control, e.g. gain control and tone control in untuned amplifiers frequency-dependent volume compression or expansion, e.g. multiple-band systems
Landscapes
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
- Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
Description
【発明の詳細な説明】
本発明は、たとえばオーデイオテープレコーダ
を用いてオーデイオ信号を録音、再生する際に発
生する雑音等を低減するノイズリダクシヨン回路
に関し、特に、オーデイオテープレコーダの録音
入力側ではレベル圧縮（コンプレス）し、再生出
力側ではレベル伸張（エクスパンド）するような
いわゆるコンパンダタイプのノイズリダクシヨン
回路に関する。
を用いてオーデイオ信号を録音、再生する際に発
生する雑音等を低減するノイズリダクシヨン回路
に関し、特に、オーデイオテープレコーダの録音
入力側ではレベル圧縮（コンプレス）し、再生出
力側ではレベル伸張（エクスパンド）するような
いわゆるコンパンダタイプのノイズリダクシヨン
回路に関する。
従来のコンパンダタイプのノイズリダクシヨン
回路には、種々の構成のものが知られているが、
たとえば圧縮、伸張動作のための可変抵抗手段と
して、FETやトランジスタ等を用いたものが多
く、回路設計上の自由度が制限され、機能の付加
が困難であり、また、高精度の特性を持つた可変
抵抗素子が得られないことから、回路の特性を向
上することが困難となつて、ダイナミツクレンジ
の改善も10dB〜20dB程度が可能であるにすぎな
い。
回路には、種々の構成のものが知られているが、
たとえば圧縮、伸張動作のための可変抵抗手段と
して、FETやトランジスタ等を用いたものが多
く、回路設計上の自由度が制限され、機能の付加
が困難であり、また、高精度の特性を持つた可変
抵抗素子が得られないことから、回路の特性を向
上することが困難となつて、ダイナミツクレンジ
の改善も10dB〜20dB程度が可能であるにすぎな
い。
また、従来のノイズリダクシヨン回路の入力信
号レベルの変化に伴なう周波数特性曲線の変化
は、周波数軸方向に平行移動するようないわゆる
スライデイングバンドイフエクトを有するもので
あり、低域側のノイズリダクシヨン動作を十分に
行なえないという欠点がある。
号レベルの変化に伴なう周波数特性曲線の変化
は、周波数軸方向に平行移動するようないわゆる
スライデイングバンドイフエクトを有するもので
あり、低域側のノイズリダクシヨン動作を十分に
行なえないという欠点がある。
本発明は、このような従来の実情に鑑みてなさ
れたものであり、回路設計の自由度が高く、種々
の機能を付加することが容易に行なえるようなノ
イズリダクシヨン回路の提供を目的としている。
れたものであり、回路設計の自由度が高く、種々
の機能を付加することが容易に行なえるようなノ
イズリダクシヨン回路の提供を目的としている。
本発明の他の目的は、可変利得回路として高精
度の特性が容易に得られるVCA（電圧制御形増幅
器）を導入することにより、従来の可変抵抗素子
を用いたノイズリダクシヨン回路に比べて、周波
数特性のばらつきが少なく、直流シフト分も少な
くでき、大巾なダイナミツクレンジの改善が図れ
るようなノイズリダクシヨン回路を提供すること
である。
度の特性が容易に得られるVCA（電圧制御形増幅
器）を導入することにより、従来の可変抵抗素子
を用いたノイズリダクシヨン回路に比べて、周波
数特性のばらつきが少なく、直流シフト分も少な
くでき、大巾なダイナミツクレンジの改善が図れ
るようなノイズリダクシヨン回路を提供すること
である。
本発明のさらに他の目的は、従来のいわゆるス
ライデイングバンドイフエクトを有するノイズリ
ダクシヨン回路では行なえない低域側におけるノ
イズリダクシヨンをも可能とし、全帯域にわたる
ノイズリダクシヨン効果が得られるようなノイズ
リダクシヨン回路を提供することである。
ライデイングバンドイフエクトを有するノイズリ
ダクシヨン回路では行なえない低域側におけるノ
イズリダクシヨンをも可能とし、全帯域にわたる
ノイズリダクシヨン効果が得られるようなノイズ
リダクシヨン回路を提供することである。
すなわち、本発明に係るノイズリダクシヨン回
路の特徴は、可変利得回路となるVCA（電圧制御
形増幅器）とオーデイオ帯域内の低域側で一定利
得を持つようなターンオーバ周波数（カツトオフ
周波数）を有するハイパスフイルタとの直列接続
回路と、この直列接続回路に並列な負帰還路中に
挿入接続された利得変化の無い第１のサブパス
と、ノイズリダクシヨン回路の入力から出力へ向
かつて並列接続された利得変化の無い第２のサブ
パスとを備えて構成されるコンプレツサ回路を有
していることである。
路の特徴は、可変利得回路となるVCA（電圧制御
形増幅器）とオーデイオ帯域内の低域側で一定利
得を持つようなターンオーバ周波数（カツトオフ
周波数）を有するハイパスフイルタとの直列接続
回路と、この直列接続回路に並列な負帰還路中に
挿入接続された利得変化の無い第１のサブパス
と、ノイズリダクシヨン回路の入力から出力へ向
かつて並列接続された利得変化の無い第２のサブ
パスとを備えて構成されるコンプレツサ回路を有
していることである。
以下、本発明に係る好ましい実施例について、
図面を参照しながら説明する。
図面を参照しながら説明する。
第１図は本発明の第１の実施例を示し、たとえ
ばオーデイオテープレコーダの録音入力側に設け
られて、入力オーデイオ信号を少なくともレベル
圧縮するエンコーダ（あるいは単なる圧縮器）と
してのノイズリダクシヨン回路１０を示してい
る。このノイズリダクシヨン回路１０において、
入力端子１１と出力端子１２との間には、可変利
得回路であるVCA１３とハイパスフイルタ１４
との直列接続回路が挿入接続されてメインパスを
構成している。このハイパスフイルタ１４の周波
数特性は、たとえば第３図の破線Ｈ（H1〜H4）
に示すように低域側に比べて高域側を増強するよ
うな特性となつている。すなわち、低域側で一定
利得を有し（フラツトであり、）低域側のターン
オーバ周波数（カツトオフ周波数）をオーデイオ
帯域内に有し、高域側のターンオーバ周波数はオ
ーデイオ帯域外に設定し、あるいは高域側ターン
オーバ周波数を持たないようにしている。これら
のVCA１３とハイパスフイルタ１４との直列接
続回路に対して並列に、利得変化が無く（ゲイン
コントロールを受けず）、さらにたとえば少なく
ともオーデイオ帯域内で周波数に依存しない特性
（フラツトな周波数特性）を有するたとえば抵抗
を用いた帰還路１５が第１のサブパスとして接続
されている。この帰還路１５からの出力は、入力
側の加算器１６に減算信号として送られており、
負帰還動作が行なわれている。次に、上記メイン
パスの入力端子１１から出力端子１２にわたつ
て、第２のサブパスである利得変化の無い伝送路
１７が並列接続されており、入力端子１１からの
入力オーデイオ信号を伝送路１７を介して出力端
子１２側の加算器１８に供給している。この伝送
路１７は、利得変化の無い、ゲインコントロール
を受けないパスであり、本実施例ではたとえば少
なくともオーデイオ帯域内でフラツトな周波数特
性を有するたとえば抵抗を用いている。
ばオーデイオテープレコーダの録音入力側に設け
られて、入力オーデイオ信号を少なくともレベル
圧縮するエンコーダ（あるいは単なる圧縮器）と
してのノイズリダクシヨン回路１０を示してい
る。このノイズリダクシヨン回路１０において、
入力端子１１と出力端子１２との間には、可変利
得回路であるVCA１３とハイパスフイルタ１４
との直列接続回路が挿入接続されてメインパスを
構成している。このハイパスフイルタ１４の周波
数特性は、たとえば第３図の破線Ｈ（H1〜H4）
に示すように低域側に比べて高域側を増強するよ
うな特性となつている。すなわち、低域側で一定
利得を有し（フラツトであり、）低域側のターン
オーバ周波数（カツトオフ周波数）をオーデイオ
帯域内に有し、高域側のターンオーバ周波数はオ
ーデイオ帯域外に設定し、あるいは高域側ターン
オーバ周波数を持たないようにしている。これら
のVCA１３とハイパスフイルタ１４との直列接
続回路に対して並列に、利得変化が無く（ゲイン
コントロールを受けず）、さらにたとえば少なく
ともオーデイオ帯域内で周波数に依存しない特性
（フラツトな周波数特性）を有するたとえば抵抗
を用いた帰還路１５が第１のサブパスとして接続
されている。この帰還路１５からの出力は、入力
側の加算器１６に減算信号として送られており、
負帰還動作が行なわれている。次に、上記メイン
パスの入力端子１１から出力端子１２にわたつ
て、第２のサブパスである利得変化の無い伝送路
１７が並列接続されており、入力端子１１からの
入力オーデイオ信号を伝送路１７を介して出力端
子１２側の加算器１８に供給している。この伝送
路１７は、利得変化の無い、ゲインコントロール
を受けないパスであり、本実施例ではたとえば少
なくともオーデイオ帯域内でフラツトな周波数特
性を有するたとえば抵抗を用いている。
ここで、上記メインパス中のVCA１３は、レ
ベル圧縮動作を行なわせるために、たとえば入力
信号レベルが小さいとき利得（ゲイン）を大きく
し、入力信号レベルが大きいとき利得を小さくす
るようなハードウエア上の構成がとられる。この
VCA１３の利得制御用の信号としては、上記メ
インパスにおいて、VCA１３の入力側や出力側
の任意の点からの信号、あるいは入力と出力との
和や差の信号を取り出して用いることができる。
すなわち、可変利得回路であるVCA１３の利得
は、VCA１３とハイパスフイルタ１４との直列
接続回路より成る上記メインパスを通過する信号
のレベルに応じて制御される。たとえば本実施例
では、ハイパスフイルタ１４からの出力の一部
を、ウエイテイング用のハイパスフイルタ１９ａ
を介して制御回路１９ｂに送り、この制御回路１
９ｂにより検波、平滑等を行なつて直流の制御電
圧に変換した後、VCA１３の制御端子に送る構
成としている。
ベル圧縮動作を行なわせるために、たとえば入力
信号レベルが小さいとき利得（ゲイン）を大きく
し、入力信号レベルが大きいとき利得を小さくす
るようなハードウエア上の構成がとられる。この
VCA１３の利得制御用の信号としては、上記メ
インパスにおいて、VCA１３の入力側や出力側
の任意の点からの信号、あるいは入力と出力との
和や差の信号を取り出して用いることができる。
すなわち、可変利得回路であるVCA１３の利得
は、VCA１３とハイパスフイルタ１４との直列
接続回路より成る上記メインパスを通過する信号
のレベルに応じて制御される。たとえば本実施例
では、ハイパスフイルタ１４からの出力の一部
を、ウエイテイング用のハイパスフイルタ１９ａ
を介して制御回路１９ｂに送り、この制御回路１
９ｂにより検波、平滑等を行なつて直流の制御電
圧に変換した後、VCA１３の制御端子に送る構
成としている。
なお、上記メインパス中のVCA１３とハイパ
スフイルタ１４とは、順序を逆にして接続しても
よく、すなわち、入力端子１１側にハイパスフイ
ルタ１４を配置してもよい。
スフイルタ１４とは、順序を逆にして接続しても
よく、すなわち、入力端子１１側にハイパスフイ
ルタ１４を配置してもよい。
以上のような構成を有するエンコード用のノイ
ズリダクシヨン回路１０において、入力端子１１
の入力信号の振幅をｘ、出力端子１２の出力信号
の振幅をｙ、ハイパスフイルタ１４からの出力信
号の振幅をｚとし、VCA１３の利得（ゲイン）
をＧ、ハイパスフイルタ１４の時定数をTA、低
域の利得をｇとし、さらに帰還路１５の伝達関数
をFL、伝送路１７の伝達関数をFHとするとき、
ハイパスフイルタ１４の伝達関数は、 ｇ・１＋sTA／１ … ただし、ｓ＝jω と表わせるから、 ｚ＝Ｇ・ｇ・（１＋sTA）・（ｘ−FL・ｚ） … ｙ＝FH・ｘ＋ｚ … となる。次にこれらの、式からｚを消去し
て、ｙについて解くと、 ｙ＝１＋FH｛（１／Gg）＋FL｝／（１／Gg）＋FL ×１＋sTA・１＋FHFL／１＋FH｛（１／Gg）＋FL／
１＋sTA・FL／（１／Gg）＋FL・ｘ
… が得られる。この式の周波数レスポンス特性を
第２図に示す。
ズリダクシヨン回路１０において、入力端子１１
の入力信号の振幅をｘ、出力端子１２の出力信号
の振幅をｙ、ハイパスフイルタ１４からの出力信
号の振幅をｚとし、VCA１３の利得（ゲイン）
をＧ、ハイパスフイルタ１４の時定数をTA、低
域の利得をｇとし、さらに帰還路１５の伝達関数
をFL、伝送路１７の伝達関数をFHとするとき、
ハイパスフイルタ１４の伝達関数は、 ｇ・１＋sTA／１ … ただし、ｓ＝jω と表わせるから、 ｚ＝Ｇ・ｇ・（１＋sTA）・（ｘ−FL・ｚ） … ｙ＝FH・ｘ＋ｚ … となる。次にこれらの、式からｚを消去し
て、ｙについて解くと、 ｙ＝１＋FH｛（１／Gg）＋FL｝／（１／Gg）＋FL ×１＋sTA・１＋FHFL／１＋FH｛（１／Gg）＋FL／
１＋sTA・FL／（１／Gg）＋FL・ｘ
… が得られる。この式の周波数レスポンス特性を
第２図に示す。
この第２図においては、入力信号レベルが極め
て小さいとき、すなわちVCA１３のゲインＧが
極めて大きいときの特性曲線を模式的に表わす折
線Ｍと、入力信号レベルが極めて大きいとき（Ｇ
が極めて小さいとき）の特性曲線を模式的に表わ
す折線ｍとが示されている。これらの折線Ｍ，ｍ
は、それぞれが２個の折曲点を有している。これ
らの折曲点における周波数（ターンオーバ周波
数）1，2は、対応する時定数T1、T2により、
1＝1/2πT1、2＝1/2πT2と表わされ、これらの
時定数T1、T2は、 T1＝TA・１＋FHFL／１＋FH｛（１／Gg）＋FL｝ … T2＝TA・FL／（１／Gg）＋FL … と表わされる。また、低域側でほぼフラツトとな
るときのレスポンスは、 １＋FH｛（１／Gg）＋FL｝／（１／Gg）＋FL… で表わせ、また高域側でほぼフラツトとなるとき
のレスポンスは、 １＋FHFL／FL … で表わせる。
て小さいとき、すなわちVCA１３のゲインＧが
極めて大きいときの特性曲線を模式的に表わす折
線Ｍと、入力信号レベルが極めて大きいとき（Ｇ
が極めて小さいとき）の特性曲線を模式的に表わ
す折線ｍとが示されている。これらの折線Ｍ，ｍ
は、それぞれが２個の折曲点を有している。これ
らの折曲点における周波数（ターンオーバ周波
数）1，2は、対応する時定数T1、T2により、
1＝1/2πT1、2＝1/2πT2と表わされ、これらの
時定数T1、T2は、 T1＝TA・１＋FHFL／１＋FH｛（１／Gg）＋FL｝ … T2＝TA・FL／（１／Gg）＋FL … と表わされる。また、低域側でほぼフラツトとな
るときのレスポンスは、 １＋FH｛（１／Gg）＋FL｝／（１／Gg）＋FL… で表わせ、また高域側でほぼフラツトとなるとき
のレスポンスは、 １＋FHFL／FL … で表わせる。
次に、VCA１３のゲインＧが変化するときの
周波数特性曲線の変化について、第３図を参照し
ながら説明する。まず、ハイパスフイルタ１４の
周波数レスポンス特性は、たとえば第３図の破線
Ｈに示すように、１個のカツトオフ周波数（ター
ンオーバ周波数）Aを有し、この周波数Aより低
域側ではほぼフラツトなレスポンスで、周波数A
から高域側に向かつてほぼ6dB／octで上昇する
ような折線により近似される。ここで、上記周波
数Aは、上記式のTAを用いて、A＝1/2πTAと
表わされる。このような近似的な特性曲線Ｈの特
性を持つハイパスフイルタ１４とVCA１３との
直列接続回路の周波数特性は、VCA１３のゲイ
ンＧの変化に応じて、たとえば第３図の各破線
H1，H2，H3，H4のように、レスポンス軸の方
向（矢印Ａ方向）に平行移動する。このようなハ
イパスフイルタ１４とVCA１３との直列接続回
路の周波数特性において、上記第１のサブパスで
ある帰還路１５によつてレスポンスの上限がたと
えばRmaxで制限され、上記第２のサブパスであ
る伝送路１７によつてレスポンスの下限がたとえ
ばRminで制限される。したがつて、ノイズリダ
クシヨン回路１０の全体の周波数特性は、VCA
１３のゲイン変化による上記ハイパスフイルタの
特性曲線H1，H2，H3，H4に対応して、たとえ
ば第３図の実線C1，C2，C3，C4のように表われ
る。
周波数特性曲線の変化について、第３図を参照し
ながら説明する。まず、ハイパスフイルタ１４の
周波数レスポンス特性は、たとえば第３図の破線
Ｈに示すように、１個のカツトオフ周波数（ター
ンオーバ周波数）Aを有し、この周波数Aより低
域側ではほぼフラツトなレスポンスで、周波数A
から高域側に向かつてほぼ6dB／octで上昇する
ような折線により近似される。ここで、上記周波
数Aは、上記式のTAを用いて、A＝1/2πTAと
表わされる。このような近似的な特性曲線Ｈの特
性を持つハイパスフイルタ１４とVCA１３との
直列接続回路の周波数特性は、VCA１３のゲイ
ンＧの変化に応じて、たとえば第３図の各破線
H1，H2，H3，H4のように、レスポンス軸の方
向（矢印Ａ方向）に平行移動する。このようなハ
イパスフイルタ１４とVCA１３との直列接続回
路の周波数特性において、上記第１のサブパスで
ある帰還路１５によつてレスポンスの上限がたと
えばRmaxで制限され、上記第２のサブパスであ
る伝送路１７によつてレスポンスの下限がたとえ
ばRminで制限される。したがつて、ノイズリダ
クシヨン回路１０の全体の周波数特性は、VCA
１３のゲイン変化による上記ハイパスフイルタの
特性曲線H1，H2，H3，H4に対応して、たとえ
ば第３図の実線C1，C2，C3，C4のように表われ
る。
すなわち、ノイズリダクシヨン回路１０の入力
信号レベルが小さいときには、VCA１３のゲイ
ンＧが大きく、周波数特性はたとえば第３図の曲
線C1のように、低域側のレスポンスが最低値
Rminよりも大きくなつており、低域側のターン
オーバ周波数1（第２図参照）は上記カツトオフ
周波数Aにほぼ等しい。次に、入力信号レベルが
やや大きくなつてくると、周波数特性曲線はたと
えば曲線C2に示すように、上記周波数A以下の低
域側ではレスポンス軸方向の図中下方（矢印Ba
方向）に移動し、周波数A以上の高域側では周波
数軸の高域に向かつて矢印Bb方向に移動し、ま
た第２図の高域側のターンオーバ周波数2はより
高域側にずれる。そして、入力信号レベルがさら
に大きくなつてVCA１３のゲインＧがさらに低
下すると、周波数特性曲線の上記矢印Ba方向の
移動は最低値Rminにより制限され、曲線C3やC4
に示すように矢印Bb方向にのみ移動する。この
ような曲線C3，C4の形態での移動においては、
上記ターンオーバ周波数1，2の比1／2がほぼ
一定に保たれる。
信号レベルが小さいときには、VCA１３のゲイ
ンＧが大きく、周波数特性はたとえば第３図の曲
線C1のように、低域側のレスポンスが最低値
Rminよりも大きくなつており、低域側のターン
オーバ周波数1（第２図参照）は上記カツトオフ
周波数Aにほぼ等しい。次に、入力信号レベルが
やや大きくなつてくると、周波数特性曲線はたと
えば曲線C2に示すように、上記周波数A以下の低
域側ではレスポンス軸方向の図中下方（矢印Ba
方向）に移動し、周波数A以上の高域側では周波
数軸の高域に向かつて矢印Bb方向に移動し、ま
た第２図の高域側のターンオーバ周波数2はより
高域側にずれる。そして、入力信号レベルがさら
に大きくなつてVCA１３のゲインＧがさらに低
下すると、周波数特性曲線の上記矢印Ba方向の
移動は最低値Rminにより制限され、曲線C3やC4
に示すように矢印Bb方向にのみ移動する。この
ような曲線C3，C4の形態での移動においては、
上記ターンオーバ周波数1，2の比1／2がほぼ
一定に保たれる。
これに対して、入力信号レベルが大きい状態か
ら低下する場合には、周波数特性が曲線C4から
順次C3，C2，C1のように移行することは勿論で
ある。
ら低下する場合には、周波数特性が曲線C4から
順次C3，C2，C1のように移行することは勿論で
ある。
したがつて、低域側の周波数レスポンスが矢印
Ba方向に変動する分だけ、低域側のノイズリダ
クシヨン効果が増大し、周波数の全帯域にわたつ
てノイズ低減が図れる。また、可変利得回路とし
て、高精度で可変利得幅が大きいVCAを用いる
ことにより、従来の可変抵抗素子を用いたノイズ
リダクシヨン回路に比べて、回路の周波数特性の
ばらつきを抑え、ダイナミツクレンジの改善量を
増大させる等の特性向上が図れる。
Ba方向に変動する分だけ、低域側のノイズリダ
クシヨン効果が増大し、周波数の全帯域にわたつ
てノイズ低減が図れる。また、可変利得回路とし
て、高精度で可変利得幅が大きいVCAを用いる
ことにより、従来の可変抵抗素子を用いたノイズ
リダクシヨン回路に比べて、回路の周波数特性の
ばらつきを抑え、ダイナミツクレンジの改善量を
増大させる等の特性向上が図れる。
なお、第１図の回路において、周波数を固定し
たときの入出力特性は、たとえば第４図の実線の
ように表わされる。すなわち、この第４図におい
て、VCA１３によるレベル圧縮（コンプレス）
動作特性は、たとえば破線CPのように表わされ
るが、入力レベルが減少したときには、VCA１
３のゲインが増大して帰還路１５による入出力特
性（破線FL）の影響が大きくなり、また入力レ
ベル増大時には伝送路１７による入出力特性（破
線FH）の影響が大きくなる。
たときの入出力特性は、たとえば第４図の実線の
ように表わされる。すなわち、この第４図におい
て、VCA１３によるレベル圧縮（コンプレス）
動作特性は、たとえば破線CPのように表わされ
るが、入力レベルが減少したときには、VCA１
３のゲインが増大して帰還路１５による入出力特
性（破線FL）の影響が大きくなり、また入力レ
ベル増大時には伝送路１７による入出力特性（破
線FH）の影響が大きくなる。
次に、上記第１の実施例のエンコーダ（あるい
は圧縮器）としてのノイズリダクシヨン回路１０
を、オペアンプ等の高利得増幅器の負帰還路に挿
入接続することにより、デコード特性を有するノ
イズリダクシヨン回路を得ることができる。これ
は、一般に伝達関数がＢの回路を、利得Ａの増幅
器の負帰還路に挿入接続して成る回路の伝達関数
Ｈが、 Ｈ＝Ａ／１＋AB … と表わされ、高利得、すなわちＡが極めて大きい
場合には、１≪ABとなつて、上記式は、 Ｈ≒１／Ｂ … となることを利用したものである。したがつて、
この変形例の場合には、式から明らかなよう
に、高利得増幅器の負帰還路中に挿入接続された
エンコード特性のノイズリダクシヨン回路１０の
伝達関数（たとえばこれをＢとする。）のほぼ逆
の特性、すなわちデコード特性が得られるわけで
ある。
は圧縮器）としてのノイズリダクシヨン回路１０
を、オペアンプ等の高利得増幅器の負帰還路に挿
入接続することにより、デコード特性を有するノ
イズリダクシヨン回路を得ることができる。これ
は、一般に伝達関数がＢの回路を、利得Ａの増幅
器の負帰還路に挿入接続して成る回路の伝達関数
Ｈが、 Ｈ＝Ａ／１＋AB … と表わされ、高利得、すなわちＡが極めて大きい
場合には、１≪ABとなつて、上記式は、 Ｈ≒１／Ｂ … となることを利用したものである。したがつて、
この変形例の場合には、式から明らかなよう
に、高利得増幅器の負帰還路中に挿入接続された
エンコード特性のノイズリダクシヨン回路１０の
伝達関数（たとえばこれをＢとする。）のほぼ逆
の特性、すなわちデコード特性が得られるわけで
ある。
次に、本発明に係る第２の実施例を第５図に示
す。この第５図に示すエンコード用のノイズリダ
クシヨン回路２０は、上記第１の実施例の構成に
ハイパスフイルタ２９を追加して成り、第１図中
の各回路部分１１〜１８と対応する部分には、そ
れぞれ20番台の参照番号２１〜２８を付して説明
を省略する。このハイパスフイルタ２９は、たと
えば入力端子２１と加算器２６との間に挿入接続
され、ハイパスフイルタ２４とともにプリエンフ
アシス特性を与えるものであり、２信号周波数特
性のレスポンスの傾きをより急峻（たとえば
12dB／oct程度）にして、中低域と高域との分離
を高め、ノイズモジユレーシヨンを少なくしてい
る。
す。この第５図に示すエンコード用のノイズリダ
クシヨン回路２０は、上記第１の実施例の構成に
ハイパスフイルタ２９を追加して成り、第１図中
の各回路部分１１〜１８と対応する部分には、そ
れぞれ20番台の参照番号２１〜２８を付して説明
を省略する。このハイパスフイルタ２９は、たと
えば入力端子２１と加算器２６との間に挿入接続
され、ハイパスフイルタ２４とともにプリエンフ
アシス特性を与えるものであり、２信号周波数特
性のレスポンスの傾きをより急峻（たとえば
12dB／oct程度）にして、中低域と高域との分離
を高め、ノイズモジユレーシヨンを少なくしてい
る。
この第２の実施例のエンコード用のノイズリダ
クシヨン回路２０を、オペアンプ等の高利得増幅
器の負帰還路に挿入接続することにより、逆特性
としてのデコード特性を持つたノイズリダクシヨ
ン回路を得ることができる。なお、ハイパスフイ
ルタ２９の挿入位置は、上記実施例に限定されな
い。
クシヨン回路２０を、オペアンプ等の高利得増幅
器の負帰還路に挿入接続することにより、逆特性
としてのデコード特性を持つたノイズリダクシヨ
ン回路を得ることができる。なお、ハイパスフイ
ルタ２９の挿入位置は、上記実施例に限定されな
い。
次に、第６図は本発明の第３の実施例を示して
いる。この第６図のエンコーダとなるノイズリダ
クシヨン回路３０は、第１図の基本構成（第１の
実施例）に対して、ハイパスフイルタ３９を追加
し、第２のサブパスとなる伝送路にローパスフイ
ルタ３７を用いて構成したものである。この第６
図の他の回路部３１〜３６，３８は、第１図の各
回路部１１〜１６，１８とそれぞれ対応し、同じ
作用を行なう。
いる。この第６図のエンコーダとなるノイズリダ
クシヨン回路３０は、第１図の基本構成（第１の
実施例）に対して、ハイパスフイルタ３９を追加
し、第２のサブパスとなる伝送路にローパスフイ
ルタ３７を用いて構成したものである。この第６
図の他の回路部３１〜３６，３８は、第１図の各
回路部１１〜１６，１８とそれぞれ対応し、同じ
作用を行なう。
この第３の実施例において、ハイパスフイルタ
３９を追加したことによる作用は、前述した第２
の実施例で説明したように、周波数特性のレスポ
ンス傾斜を急峻とし、中低域と高域の分離を高め
てノイズモジユレーシヨンを除去するものであ
る。
３９を追加したことによる作用は、前述した第２
の実施例で説明したように、周波数特性のレスポ
ンス傾斜を急峻とし、中低域と高域の分離を高め
てノイズモジユレーシヨンを除去するものであ
る。
次に、入力端子３１から出力端子３２に向かつ
てローパスフイルタ３７を並列接続することによ
り、上記第３図の説明中のレスポンス下限特性
Rminがローパスフイルタ特性を持つ。このた
め、ノイズリダクシヨン回路３０の周波数特性
は、たとえば第７図に示すようなものとなる。こ
の第７図は、前述した第２図と対応しており、入
力信号レベルが小さくVCA３３のゲインが大き
いときの模式的な特性曲線Ｍと、入力信号レベル
が大でゲイン小のときの模式的特性曲線ｍが示さ
れている。この第３の実施例によれば、上記ノイ
ズモジユレーシヨンの低減効果のみならず、大信
号入力時には、コンプレス特性に、さらに高域コ
ンプレス特性が付与され、テープのリニアリテイ
の拡大やMOL改善が図れる。
てローパスフイルタ３７を並列接続することによ
り、上記第３図の説明中のレスポンス下限特性
Rminがローパスフイルタ特性を持つ。このた
め、ノイズリダクシヨン回路３０の周波数特性
は、たとえば第７図に示すようなものとなる。こ
の第７図は、前述した第２図と対応しており、入
力信号レベルが小さくVCA３３のゲインが大き
いときの模式的な特性曲線Ｍと、入力信号レベル
が大でゲイン小のときの模式的特性曲線ｍが示さ
れている。この第３の実施例によれば、上記ノイ
ズモジユレーシヨンの低減効果のみならず、大信
号入力時には、コンプレス特性に、さらに高域コ
ンプレス特性が付与され、テープのリニアリテイ
の拡大やMOL改善が図れる。
次に、第８図は本発明の第４の実施例としての
エンコーダとなるノイズリダクシヨン回路４０を
示している。このノイズリダクシヨン回路４０
は、上記第２の実施例の構成において、第１のサ
ブパスである帰還路４５と並列に、ハイパスフイ
ルタ５１とアンチリミツタ回路５２との直列接続
回路を接続して構成したものである。他の回路部
分４１〜４９は、第５図の各回路部分２１〜２９
とそれぞれ対応し、同一の作用をなす。
エンコーダとなるノイズリダクシヨン回路４０を
示している。このノイズリダクシヨン回路４０
は、上記第２の実施例の構成において、第１のサ
ブパスである帰還路４５と並列に、ハイパスフイ
ルタ５１とアンチリミツタ回路５２との直列接続
回路を接続して構成したものである。他の回路部
分４１〜４９は、第５図の各回路部分２１〜２９
とそれぞれ対応し、同一の作用をなす。
このアンチリミツタ回路５２としては、たとえ
ば第９図に示すような具体的回路構成を用いれば
よい。この第９図において、入力端子５３に抵抗
５５を接続し、この抵抗５５の他端と出力端子５
４との間に、アノード、カソードの向きが互いに
逆となるように２個のダイオード５６，５７を並
列に挿入接続して、アンチリミツタ回路５２を構
成している。このアンチリミツタ回路５２の入力
端子５３が第８図のハイパスフイルタ５１に、出
力端子５５が加算器４６に、それぞれ接続され
る。
ば第９図に示すような具体的回路構成を用いれば
よい。この第９図において、入力端子５３に抵抗
５５を接続し、この抵抗５５の他端と出力端子５
４との間に、アノード、カソードの向きが互いに
逆となるように２個のダイオード５６，５７を並
列に挿入接続して、アンチリミツタ回路５２を構
成している。このアンチリミツタ回路５２の入力
端子５３が第８図のハイパスフイルタ５１に、出
力端子５５が加算器４６に、それぞれ接続され
る。
このような構成を有する第４の実施例のノイズ
リダクシヨン回路４０によれば、上記第３の実施
例の効果のみならず、入力信号レベルが急激に増
大した場合に生じ易いオーバーシユートを防止
し、テープ飽和による波形歪等を除去することが
できる。すなわち、入力信号が小レベルのときに
は、VCA４３のゲインが大きく、急激に入力レ
ベルが増大したときには、VCA４３のゲインが
大から小へ急激に変化できず、ゲイン大の状態で
大レベル信号が入力されることになつて、いわゆ
るアタツクタイム中にハイパスフイルタ４４の出
力レベルが急峻に増大するオーバーシユートが生
じる。アンチリミツタ回路５２は、ハイパスフイ
ルタ４４の出力レベルが一定レベル以上となつた
ときに動作し、加算器４６において入力信号から
アンチリミツタ回路５２からの出力が減算され、
上記オーバーシユートが防止される。この場合、
テープのMOL特性等を考慮して、ハイパスフイ
ルタ５１により、テープ飽和が問題となる高域に
のみアンチリミツタ回路５２を働かせればよい。
リダクシヨン回路４０によれば、上記第３の実施
例の効果のみならず、入力信号レベルが急激に増
大した場合に生じ易いオーバーシユートを防止
し、テープ飽和による波形歪等を除去することが
できる。すなわち、入力信号が小レベルのときに
は、VCA４３のゲインが大きく、急激に入力レ
ベルが増大したときには、VCA４３のゲインが
大から小へ急激に変化できず、ゲイン大の状態で
大レベル信号が入力されることになつて、いわゆ
るアタツクタイム中にハイパスフイルタ４４の出
力レベルが急峻に増大するオーバーシユートが生
じる。アンチリミツタ回路５２は、ハイパスフイ
ルタ４４の出力レベルが一定レベル以上となつた
ときに動作し、加算器４６において入力信号から
アンチリミツタ回路５２からの出力が減算され、
上記オーバーシユートが防止される。この場合、
テープのMOL特性等を考慮して、ハイパスフイ
ルタ５１により、テープ飽和が問題となる高域に
のみアンチリミツタ回路５２を働かせればよい。
ここで、このようなアンチリミツタ回路５２を
用いる代わりに、ハイパスフイルタ４４と加算器
４８との接続点Ｐに、たとえば第１０図に示すよ
うなリミツタ回路６０を挿入接続してもよい。こ
の第１４図に示すリミツタ回路６０は、入力側の
抵抗６５と、２個のダイオード６６，６７とによ
り主要部が構成され、さらに前述した高域のみに
リミツタ動作を行なわせるため、入力端子６１側
にハイパスフイルタ６３を、出力端子６２側にロ
ーパスフイルタ６４をそれぞれ挿入接続してい
る。これらのハイパスフイルタ６３とローパスフ
イルタ６４とは、互いに逆の特性とする。
用いる代わりに、ハイパスフイルタ４４と加算器
４８との接続点Ｐに、たとえば第１０図に示すよ
うなリミツタ回路６０を挿入接続してもよい。こ
の第１４図に示すリミツタ回路６０は、入力側の
抵抗６５と、２個のダイオード６６，６７とによ
り主要部が構成され、さらに前述した高域のみに
リミツタ動作を行なわせるため、入力端子６１側
にハイパスフイルタ６３を、出力端子６２側にロ
ーパスフイルタ６４をそれぞれ挿入接続してい
る。これらのハイパスフイルタ６３とローパスフ
イルタ６４とは、互いに逆の特性とする。
ところで上記第２〜第４実施例の各VCAの利
得制御用の信号については、前述した第１の実施
例と同様に、各VCAの出力側ハイパスフイルタ
の出力信号を、ウエイテング用ハイパスフイルタ
１９ａを介し制御回路１９ｂを介して取り出して
いるが、前述したように、メインパスを通過する
信号、例えばVCAの入力側や出力側の任意の点
からの信号、あるいは入力及び出力の和あるいは
差の信号等を取り出して用いることができること
は勿論である。
得制御用の信号については、前述した第１の実施
例と同様に、各VCAの出力側ハイパスフイルタ
の出力信号を、ウエイテング用ハイパスフイルタ
１９ａを介し制御回路１９ｂを介して取り出して
いるが、前述したように、メインパスを通過する
信号、例えばVCAの入力側や出力側の任意の点
からの信号、あるいは入力及び出力の和あるいは
差の信号等を取り出して用いることができること
は勿論である。
なお、本発明は上記実施例のみに限定されるも
のではなく、たとえば上記第３および第４の実施
例についても、オペアンプ等の高利得増幅器の負
帰還路中に挿入接続することにより、逆特性とし
てのデコード特性を得ることができ、さらに切換
スイツチ等を用いて、エンコード、デコード特性
を任意に切換選択する構成も容易に実現可能であ
る。
のではなく、たとえば上記第３および第４の実施
例についても、オペアンプ等の高利得増幅器の負
帰還路中に挿入接続することにより、逆特性とし
てのデコード特性を得ることができ、さらに切換
スイツチ等を用いて、エンコード、デコード特性
を任意に切換選択する構成も容易に実現可能であ
る。
第１図ないし第４図は本発明の第１の実施例を
示し、第１図はブロツク回路図、第２図および第
３図は動作原理を説明するための周波数特性を示
すグラフ、第４図は入出力特性を示すグラフであ
る。第５図は本発明の第２の実施例を示すブロツ
ク回路図である。第６図および第７図は本発明の
第３の実施例を示し、第６図はブロツク回路図、
第７図は周波数特性を示すグラフである。第８図
ないし第１０図は本発明の第４の実施例を示し、
第８図はブロツク回路図、第９図はアンチリミツ
タ回路の一例を示す回路図、第１０図はリミツタ
回路の一例を示す回路図である。 １１，２１，３１，４１……入力端子、１２，
２２，３２，４２……出力端子、１３，２３，３
３，４３……VCA、１４，２４，３４，４４…
…ハイパスフイルタ、１５，２５，３５，４５…
…帰還路、１７，２７，３７，４７……伝送路。
示し、第１図はブロツク回路図、第２図および第
３図は動作原理を説明するための周波数特性を示
すグラフ、第４図は入出力特性を示すグラフであ
る。第５図は本発明の第２の実施例を示すブロツ
ク回路図である。第６図および第７図は本発明の
第３の実施例を示し、第６図はブロツク回路図、
第７図は周波数特性を示すグラフである。第８図
ないし第１０図は本発明の第４の実施例を示し、
第８図はブロツク回路図、第９図はアンチリミツ
タ回路の一例を示す回路図、第１０図はリミツタ
回路の一例を示す回路図である。 １１，２１，３１，４１……入力端子、１２，
２２，３２，４２……出力端子、１３，２３，３
３，４３……VCA、１４，２４，３４，４４…
…ハイパスフイルタ、１５，２５，３５，４５…
…帰還路、１７，２７，３７，４７……伝送路。
Claims (1)
- 【特許請求の範囲】 １ 入力端子と出力端子との間に挿入接続され、
可変利得回路とオーデイオ帯域内の低域側で一定
利得を持つような少なくとも１個のターンオーバ
周波数を有するハイパスフイルタとの直列接続回
路と、 この直列接続回路を通過する信号のレベルに応
じて上記可変利得回路の利得を制御する制御回路
と、 上記直列接続回路の出力から入力に向かつて並
列接続された利得変化の無い帰還路と、 上記入力端子から出力端子に向かつて並列接続
された利得変化の無い伝送路とを備えて成ること
を特徴とするノイズリダクシヨン回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12770580A JPS5752241A (en) | 1980-09-13 | 1980-09-13 | Noise reducing circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12770580A JPS5752241A (en) | 1980-09-13 | 1980-09-13 | Noise reducing circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5752241A JPS5752241A (en) | 1982-03-27 |
| JPS6340375B2 true JPS6340375B2 (ja) | 1988-08-10 |
Family
ID=14966661
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12770580A Granted JPS5752241A (en) | 1980-09-13 | 1980-09-13 | Noise reducing circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5752241A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02134884U (ja) * | 1989-04-06 | 1990-11-08 | ||
| JPH0312792U (ja) * | 1989-06-21 | 1991-02-08 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8432468B2 (en) * | 2009-05-28 | 2013-04-30 | Panasonic Corporation | Composite low frequency cutoff filter and imaging apparatus using the same |
-
1980
- 1980-09-13 JP JP12770580A patent/JPS5752241A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02134884U (ja) * | 1989-04-06 | 1990-11-08 | ||
| JPH0312792U (ja) * | 1989-06-21 | 1991-02-08 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5752241A (en) | 1982-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4281295A (en) | Noise reducing apparatus | |
| US4701722A (en) | Circuit arrangements for modifying dynamic range using series and parallel circuit techniques | |
| US3815039A (en) | Automatic noise reduction system | |
| CA1147267A (en) | Gain control circuit for noise reduction system | |
| KR20000069723A (ko) | 개선된 오디오 재생 장치 및 전화기 단말 | |
| KR880000597B1 (ko) | 잡음 저감 회로 | |
| JPS6340375B2 (ja) | ||
| US4471318A (en) | Circuit for noise reduction particularly useful with signal recording/reproducing apparatus | |
| US4441084A (en) | Noise reduction circuit | |
| US4441083A (en) | Noise reduction circuit | |
| EP0466442B1 (en) | Non-linear preemphasis-deemphasis circuits | |
| KR950005176B1 (ko) | 가변 결합 기술을 사용하여 동적범위를 변경시키기 위한 회로장치 | |
| US4683449A (en) | Noise reduction compression system controlled by compressed output components which are in-band | |
| JPS6340376B2 (ja) | ||
| US4903020A (en) | Method and apparatus for digitally processing stored compressed analog signals | |
| JPS6316052B2 (ja) | ||
| JPH0522416B2 (ja) | ||
| JPS6232850B2 (ja) | ||
| KR840002901Y1 (ko) | 잡음 감쇄회로 | |
| JPS63181579A (ja) | エンフアシス回路 | |
| JP2844653B2 (ja) | 信号処理装置 | |
| JP2656816B2 (ja) | ノイズリダクション回路 | |
| JP3139050B2 (ja) | Ｆｍ等化回路及びこれを用いた記録再生装置 | |
| JPS6145902B2 (ja) | ||
| JPS5921124A (ja) | 信号変換回路 |