JPH01216620A - 半導体集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ＭＩＳ型電界効果トランジスタによって構成
された半導体集積回路に関するものである。

〔従来の技術〕

従来のＭＩＳ）ランジスタを用いた出力回路の例を第３
図に示す。本図の回路は、ＮチャネルＭＩＳ）ランジス
タＱＮＩ〜Ｑ０によって構成されている。次に、この従
来回路の動作を説明する。

第４図は、入力節点ＩＮＩ、ＩＮ２と出力節点ＯＵＴの
信号波形である。

入力節点Ｎ１が“旧ｇｈ″レベルから“Ｌｏｗ”レベル
に変化すると、トランジスタＱＮｌがＯＦＦするため出
力節点への電荷の供給は停止する。その後、入力節点Ｎ
２が“Ｌｏｗ”レベルから“旧ｇｈ”レベルに変化する
と、トランジスタ（ｈｔが０Ｎ−ｉるため出力節点の電
荷がグランド線に流れ出力節点は“Ｌｏｗ”レベルとな
る。この場合、グランド線や出力線の抵抗成分、イング
クタンス成分及び容量成分によって、出力信号のりンギ
ングとグランド電位の上昇が起こる。

〔発明が解決しようとする問題点〕

上述した従来の出力回路は、“Ｌｏｗ”出力時のりンギ
ングとグランド電位の上昇防止のためにトランジスタサ
イズを小さくしているのでアクセスが遅れるという欠点
がある。

〔問題点を解決するための手段〕

本発明は、ＮチャネルＭＩＳ）ランジスタのドレインを
出力端子に、ソースをグランドにそれぞれ接続したＬｏ
ｗレベル出力トランジスタにおいて、ソースとグランド
間に抵抗素子を挿入している。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は、本発明の一実施例の回路図である。

本実施例は、ＮチャネルＭＩＳ）ランジスタＱＮｌ〜Ｑ
Ｎ２及び抵抗素子Ｒから構成されている。第２図は、入
力節点ＩＮＩ、ＩＮ２と出力節点ＯＵＴの信号波形であ
る。従来例の第３図と違うところは、ＮチャネルＭＩＳ
）ランジスタＱＮｆｆｉのソースとグランド間の抵抗素
子Ｒを挿入させたことである。

〔発明の効果〕

以上説明したように本発明は、ＭＩＳ）ランジスタのド
レインを出力端子に、ソースをグランドにそれぞれ接続
したＬｏｗレベル出力トランジスタにおいて、ソースと
グランドの間に抵抗素子を挿入することにより、出力信
号のリンギングとグランド電位の上昇を防止するために
トランジスタサイズを小さくした回路よりもアクセスが
速いという効果がある。

上記効果の理由について以下に説明する。一般に“Ｌｏ
ｗ”出°力時のりンギングとグランド電位の上昇は電源
電圧が大きい場合に°問題となり、アクセスは電源電圧
が小さいほど遅くなる。出力時のリンギング対策等のた
めにトランジスタサイズを小さくした場合の高い電圧で
のトランジスタＯＮ抵抗と、同じくリンギング対策等の
ためにトランジスタとグランドの間に抵抗を挿入した場
合の高い電圧でのトランジスタＯＮ抵抗と挿入した抵抗
の和が等しい場合を考える。どちらの方法もトランジス
タサイズの出力節点からグランドまでの抵抗が等しいの
で、リンギング等に対してほぼ同時の効果があると考え
られる。しかし、低い電圧では、トランジスタサイズを
小さくした場合のトランジスタＯＮ抵抗がトランジスタ
とグランドの間に抵抗を挿入した場合のトランジスタＯ
Ｎ抵抗と挿入した抵抗の和よりも大きくなる。したがっ
て、本発明は出力信号のリンギングとグランド電位の上
昇を防止するためにトランジスタサイズを小さくした回
路よりもアクセスが速いという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の回路図、第３図は従来の回
路図である。また、第２図及び第４図は回路動作を説明
するための入力節点と出力節点の信号波形である。 回路図中の記号の説明 ＱＮＩ〜ＱＮＩ・・・・・・ＮチャネルＭＩＳ）ランジ
スタ、Ｒ・・・・・・抵抗素子、ＩＮＩ〜ＩＮ２・・・
・・・入力節点、ＯＵＴ・・・・・・出力節点。 代理人　弁理士　　内　原　　　音 声　７Ｉ！ｒ 時ｌｄ 茅　２　■

Claims (1)

【特許請求の範囲】
1. 　ＮチャネルＭＩＳトンジスタのトレースを出力端子に
   、ソースをグランドにそれぞれ接続したＬｏｗレベルを
   出力トランジスタにおいて、ソースとグランドの間に抵
   抗素子を挿入したことを特徴とする半導体集積回路。