JPH0552912U - ボルテージレギュレータ - Google Patents
ボルテージレギュレータInfo
- Publication number
- JPH0552912U JPH0552912U JP10050391U JP10050391U JPH0552912U JP H0552912 U JPH0552912 U JP H0552912U JP 10050391 U JP10050391 U JP 10050391U JP 10050391 U JP10050391 U JP 10050391U JP H0552912 U JPH0552912 U JP H0552912U
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- input terminal
- voltage
- transistor
- voltage regulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】
【目的】 ボルテージレギュレータにおいて、抵抗とコ
ンデンサとトランジスタからなる突入電流防止回路を形
成し、ボルテージレギュレータの電源ＯＮ時の破壊を防
止する。 【構成】 入力端子５と接地間に抵抗７とコンデンサ８
を直列に接続し、該接続点と出力トランジスタ４のゲー
トとソース間に接続されたトランジスタのゲートとを接
続する。
ンデンサとトランジスタからなる突入電流防止回路を形
成し、ボルテージレギュレータの電源ＯＮ時の破壊を防
止する。 【構成】 入力端子５と接地間に抵抗７とコンデンサ８
を直列に接続し、該接続点と出力トランジスタ４のゲー
トとソース間に接続されたトランジスタのゲートとを接
続する。
Description
【０００１】
この考案は、ボルテージレギュレータの突入電流防止回路に関するものである 。
【０００２】
従来、図２に示すようなボルテージレギュレータが、モノリシックＩＣ化され ている。このボルテージレギュレータは、基準電圧１と誤差増幅器２と抵抗３と 出力トランジスタ４により構成されており、入力端子５に電圧を印加すると、出 力端子６に、一定の安定化された電圧を出力する。
【０００３】
このようなボルテージレギュレータにおいて、入力端子５に、階段状の入力電 圧を印加すると、内部素子の遅延があるため、誤差増幅器２の出力端子６の電圧 は、接地電位から次第に増加して、適当な電圧まで上昇する。しかし、この時、 出力トランジスタ４のゲートの電圧が一時的にせよ接地電位になると、出力トラ ンジスタ４のゲート、ソース間電圧が入力端子５の入力電圧と等しいことになり 出力トランジスタ４には大電流が流れることになる。これが突入電流と呼ばれる ものであり、この大電流による発熱によって、最悪の場合出力トランジスタ４が 破壊に到ってしまうという課題があった。そこで、この考案の目的は従来のこの ような課題を解決するため、突入電流を防止することである。
【０００４】
上記課題を解決するために、この考案はモノリシックＩＣ化されたボルテージ レギュレータにおいて、トランジスタと抵抗とコンデンサを該ボルテージレギュ レータに付加することによって、突入電流を防止するようにした。
【０００５】
【作用】 上記のように構成されたボルテージレギュレータにおいては、抵抗とコンデン サによる時定数回路が電源投入時にトランジスタをＯＮさせ、該トランジスタが 出力トランジスタ４のゲート、ソース間電圧をゼロにするように作動して、出力 トランジスタ４に電流を流さないようになる。
【０００６】
以下に、この考案の実施例を図に基づいて説明する。 図１は、本考案のボルテージレギュレータである。入力端子（正電源入力端子 ）５と接地間に抵抗７とコンデンサ８が直列に接続されており、該両者の接続点 は、トランジスタ９のゲートに入力されている。該トランジスタ９のソースは入 力端子５に、また該ドレインは出力トランジスタ４のゲートに接続されている。
【０００７】 入力端子５に、図３（ａ）のように階段状の電圧Ｖ1 が印加されると、抵抗７ とコンデンサ８の接続点の電圧は、図３（ｂ）のように上昇する。この時、トラ ンジスタ９は該トランジスタの閾値電圧になるＡ点までＯＮし続ける。したがっ て、出力トランジスタ４のゲート電圧は図３（ｃ）のように電圧Ｖ1 から降下し 、出力トランジスタ４をＯＦＦ状態から次第にＯＮ状態へと移行させる。この結 果、電源投入時のｔ1 時間において、出力トランジスタ４には電流が流れないこ とになる。これらトランジスタ９と抵抗７とコンデンサ８は、ボルテージレギュ レータと共にモノリシックＩＣ上に形成することは可能である。
【０００８】
この考案は、以上説明したようにトランジスタと抵抗とコンデンサをモノリシ ックＩＣ上に形成した構成としたので、電源ＯＮ時の突入電流による破壊を防止 したモノリシックＩＣ化されたボルテージレギュレータを得られるという効果が ある。
【図１】本考案の実施例を示したボルテージレギュレー
タ回路の説明図である。
タ回路の説明図である。
【図２】従来のボルテージレギュレータ回路の説明図で
ある。
ある。
【図３】（ａ）は入力端子の電圧波形図である。（ｂ）
は抵抗とコンデンサの接続点の電圧波形図である。
（ｃ）は出力トランジスタのゲート電圧の波形図であ
る。
は抵抗とコンデンサの接続点の電圧波形図である。
（ｃ）は出力トランジスタのゲート電圧の波形図であ
る。
４ 出力トランジスタ ７ 抵抗 ８ コンデンサ ９ トランジスタ
Claims (1)
- 【請求項１】 基準電圧を一方の入力端子の入力とする
誤差増幅器と、前記誤差増幅器からの出力をゲート入力
とし、ソースが正電源入力端子に接続される出力ＭＯＳ
トランジスタと、前記出力ＭＯＳトランジスタのドレイ
ンと前記誤差増幅器の他方の入力端子との間に接続され
る第１の抵抗と、前記他方の入力端子と接地間に接続さ
れる第２の抵抗とからなるモノリシックＩＣ化されたボ
ルテージレギュレータにおいて、前記正電源入力端子と
前記接地間に第３の抵抗とコンデンサとが直列に接続さ
れ、更に前記第３の抵抗と前記コンデンサとの接続点と
他のＭＯＳトランジスタのゲートとが接続されると共
に、前記出力ＭＯＳトランジスタのゲートとソースとが
前記他のＭＯＳトランジスタのドレインとソースとに接
続されることを特徴とするボルテージレギュレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10050391U JPH0552912U (ja) | 1991-12-05 | 1991-12-05 | ボルテージレギュレータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10050391U JPH0552912U (ja) | 1991-12-05 | 1991-12-05 | ボルテージレギュレータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0552912U true JPH0552912U (ja) | 1993-07-13 |
Family
ID=14275747
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10050391U Pending JPH0552912U (ja) | 1991-12-05 | 1991-12-05 | ボルテージレギュレータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0552912U (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990072377A (ko) * | 1998-02-04 | 1999-09-27 | 이토 기요시 | 전압레귤레이터 |
| KR20120112175A (ko) * | 2011-03-30 | 2012-10-11 | 세이코 인스트루 가부시키가이샤 | 볼티지 레귤레이터 |
-
1991
- 1991-12-05 JP JP10050391U patent/JPH0552912U/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990072377A (ko) * | 1998-02-04 | 1999-09-27 | 이토 기요시 | 전압레귤레이터 |
| KR20120112175A (ko) * | 2011-03-30 | 2012-10-11 | 세이코 인스트루 가부시키가이샤 | 볼티지 레귤레이터 |
| JP2012208867A (ja) * | 2011-03-30 | 2012-10-25 | Seiko Instruments Inc | ボルテージレギュレータ |
| KR101869565B1 (ko) * | 2011-03-30 | 2018-06-20 | 에이블릭 가부시키가이샤 | 볼티지 레귤레이터 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62227215A (ja) | パワ−ｍｏｓｆｅｔの制御回路 | |
| JPS63208324A (ja) | 半導体集積回路装置 | |
| JPH0552912U (ja) | ボルテージレギュレータ | |
| JPH04205115A (ja) | ボルテージ・レギュレーター | |
| JPS58141031A (ja) | パワ−電界効果トランジスタ回路 | |
| JPS6179321A (ja) | スイツチ装置 | |
| JPS63260220A (ja) | 突入電流防止回路 | |
| JP2904962B2 (ja) | 昇圧装置 | |
| JPH0369448B2 (ja) | ||
| JPH0241258B2 (ja) | ||
| JP2511537B2 (ja) | パワ−オンリセツト回路 | |
| JPS62109114A (ja) | ボルテ−ジ．レギユレ−タ | |
| JP2501789B2 (ja) | 電気機器の制御回路 | |
| JPS6176026A (ja) | 突入電流防止回路 | |
| JP3105650B2 (ja) | 半導体集積回路装置 | |
| JPH0127286Y2 (ja) | ||
| JPH0441632Y2 (ja) | ||
| JP2544157B2 (ja) | 半導体集積回路装置 | |
| JP3022690B2 (ja) | 入出力保護回路 | |
| JPS5855452Y2 (ja) | 負荷接地型定電流装置 | |
| JPH0234527B2 (ja) | ||
| JPS6176027A (ja) | 突入電流防止回路 | |
| JPH0347609B2 (ja) | ||
| JPH05503415A (ja) | 誘導型消費装置を刻時投入するための自動車用切換装置 | |
| KR0115031Y1 (ko) | 포지티브와 네거티브 정전압회로가 내장된 반도체소자 |