JPH01207945A - 半導体集積回路装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、半導体乗積回路装置、特に高密度及び高速
動作の性能を有するバイポーラ型半導体集積回路装置の
製造方法に係わり、特に素子分離技術に関するものであ
る。

［従来の技術］ 半導体集積回路装置の素子分離は、古くはＰＮ接合分離
法によっていたが、素子が微細化され、集積度か増大す
るにつれ、酸化膜分離法（いわゆるアイソプレーナ）に
移行していった。しかし、近年素子の微細化はさらに進
み、高集積化のためにはさらに分離領域の面積を縮小す
る必要か生じた。

最近になって、基板面に対して垂直に膜をエッチングす
る異方性エツチング技術である反応性イオンエッチ（以
下、Ｒ，１，Ｅ、とよぶ）が実用化され、酸化膜分離法
にかわる新たな素子分離法が開発されている。これまで
に提案された新分離技術のなかで、特に注目を集め実用
化が進められている技術として、例えば、ｒＡ　Ｔｒｅ
ｎｃｈ　ＩｓｏｌａｔｉｏｎＴｅｃｈｎｏｌｏｇｙ　ｆ
ｏｒ　Ｉｌｊｇｈ−！ｌ；ｐｅｅｄ　Ａｎｄ　Ｌｏｗ−
ＰｏｗｅｒＤｉｓｓｊｐａｔｊｏｎ　Ｂｉｐｏｌａｒ　
ＬＳＩ’ｓ　Ｊ　、ＶＬＳＩ、Ｓｙｍｐ、。

ＰＰ１７（１９８７）の文献に示されているようなトレ
ンチ分離法が挙げられる。

以下、従来の半導体集積回路装置の製造方法におけるト
レンチ分離の基本工程を第２図（Ａ）〜（Ｅ）の断面工
程説明図にしたがって説明する。

まず、第２図（＾）に示すようにシリコン基板２０１上
に熱酸化法あるいはＣＶＤ法により、シリコン酸化膜２
０２を形成し、公知のフォトリソグラフィ技術を用いて
フォトレジスト２０３をマスクとして素子分離領域とな
るべき領域に開口部２０４を設ける。次に第２図（Ｂ）
に示すようにフォトレジスト２０３をとり除いた後、シ
リコン酸化膜２０２をマスクとして、Ｒ，１，Ｅ、によ
りシリコン基板２０１をほぼ垂直にエツチングし、溝２
０５を形成する。続いて、第２図（Ｃ）に示すようにシ
リコン酸化膜２０２を除去した後、熱酸化法により全表
面にシリコン酸化膜２０Ｂを形成する。この時、必要が
あればシリコン酸化膜２０６上にさらに耐酸化性のシリ
コン窒化膜を重ねて形成してもよい。その後、第２図（
Ｄ）に示すように、全表面に多結晶シリコン層２０７を
厚く堆積し、溝２０５を完全に埋め戻す。

次に第２図（Ｅ）に示すように、公知のエツチング技術
により多結晶ンリコン層２０７をエッチバックし、表面
を平坦化した後、多結晶シリコン層２０７の表面をシリ
コン酸化膜２０８に変換し、素子形成領域２０９上のシ
リコン酸化膜２０Ｂを除去して素子分離工程を終了する
。

以上説明した様にトレンチ分離法はＲ，１，Ｅ、により
溝２０５をほぼ垂直に形成し、溝２０５内壁のシリコン
酸化膜２０６が比較的薄いため、分離領域の幅は、公知
のフォトリソグラフィ技術によって規定される幅にほぼ
等しくなる。従って酸化膜分離法に比較して、より微細
な分離領域の形成を可能にする。さらに溝２０５の深さ
は任意に決定できるため、素子分離以外にも容量を縦方
向に形成するトレンチキャパシタへの応用や、ＣＭＯ８
素子での寄生バイポーラトランジスタによるラッチアッ
プ防止対策への応用も考えられ、実用化が進められてい
る。

［発明が解決しようとする課題］ しかしながら上記のような従来の素子分離方法では、多
結晶シリコン層で溝を埋め戻す際、第３図（Ａ）に示す
ように多結晶シリコン３０７は、溝側壁から成長し、中
央部で接することにより埋め戻されることになるが、中
央の多結晶シリコン接触部の結合力は他の部分に比べて
弱く、エッチバックに′よる平坦化の際、この部分のエ
ツチングレートが高くなってしまい大きなくぼみが発生
する。

また、溝形状によっては、内部に壓（す）が発生し、後
のエッチバックによる平坦化の際、第３図（Ｂ）に示す
ように多結晶シリコンの表面上に壓３０８か開口する。

くぼみ及び縮が表面に出現した場合、平坦化が損なわれ
、金属配線の品質及び歩留りの低下を招くばかりでなく
、フォトレジスト等の残留物が溜まり、素子形成の際の
汚染源になり、素子特性を劣化させるという問題が発生
する。

また、特に髭が開口した場合、後に多結晶シリコンの表
面を酸化する際、溝内部も同時に酸化されるため、体積
膨張により内部応力が生じ近接する素子形成領域に結晶
欠陥を誘起するという問題がある。

また、多結晶シリコン層のエッチバックの際、完全な平
坦面を得るためには、フォトレジスト等を第３図（Ａ）
の状態のウェーハ上へ塗布し、フォトレジスト等と多結
晶シリコン層３０７との間のエツチング選択比を等しく
しなければならないが、その条件出しが困難であること
の他、素子形成領域表面と溝内部に埋め込まれた多結晶
シリコン層の表面がおおむね等しいレベルになるように
エツチングを停止することが必要であるが、その際の終
点検出は極めて困難であり、必ずしも平坦な表面が得ら
れなかった。

この発明は、以上述べた従来のトレンチ分離法にみられ
る溝内部に埋め込まれた多結晶シリコン層にくぼみ及び
壓が発生することを抑え、さらに制御性に劣る多結晶シ
リコン層のエッチバック工程を必要としない新規な素子
分離の製造方法を提供することを目的とするものである
。

［課題を解決するための手段］ この発明は半導体集積回路の製造方法における素子分離
領域の形成方法において、まず、半導体基体（例えばシ
リコンウェーハ）の−主面上におおむね垂直（この場合
垂直であればよいが、半導体プロセスにおいて厳密な意
味での垂直性をもたせることは必ずしも可能でないこと
からこの語を用いたものである）な溝を形成し、この溝
の内部に溝を含む表面から順に酸化膜、窒化膜を形成し
て絶縁物からなる第１の膜と、その上に多結晶シリコン
の第２の膜を形成したのち、この溝の内部に窒化膜であ
るＳ３の膜を形成し異方性エツチング技術により、前記
溝の側壁部を除いた第３の膜を除去し、溝側壁部に残存
する第３の膜をマスクとして、選択酸化法によって多結
晶シリコン層の選択された表面上に酸化膜である第４の
膜を形成する。次に第３の膜を除去した後、第４の膜を
マスクとして、溝側壁部の多結晶シリコン層を除去する
。この後、ポジ型レジストを溝内部に充てんし、露光し
て、溝底部以外のポジ型レジストを除去する。次に、こ
の溝底部のレジストをマスクとして海底部以外の第４の
膜と、多結晶シリコンの第２の層を除去した後、ポジ型
レジストを除去する。その後、溝底部の第４の膜を除去
し、溝底部の露出した多結晶シリコン層の上に選択ＣＶ
Ｄ技術により、多結晶シリコンを成長させ溝内部を充填
し、素子形成領域表面とおおむね等しいレベルになった
ところで成長を終了し、多結晶シリコン表面に酸化膜を
形成した後、表面に露出している第２の膜を除去するよ
うにしたものである。

［作用］ この発明においては、基板（半導体基板）上の主面に垂
直な溝を形成し、はじめに、この溝の内部に絶縁膜を介
して多結晶シリコン（多結晶半導体）の膜を形成したの
ち、上記のようなプロセスを経て、最終的にこの多結晶
シリコン膜を溝の底部にのみ残存させる。この状態にお
いて、この残存する多結晶シリコンをいわば種（たね）
としてその上に多結晶シリコンの選択成長を行うと、こ
の場合選択成長は底面の平坦な多結晶シリコン面から順
に、あたかもエピタキシャル成長のように、堆積される
こととなり、均一性がよく、かつ歪み（いわゆる髭やく
ぼみ）のない多結晶シリコンが溝の内部にすき間なく埋
め込まれる。そのため、埋め込みが終了した時点でも成
長多結晶シリコンの表面は満足される程度の平坦性が保
たれるとともに熱応力やエツチング作用に対してもそれ
による変形は最小化される。

［実施例コ 以下、この発明の一実施例を図面に基づき説明する。第
１図（Ａ）〜（１）は素子分離領域の形成方法の断面工
程説明図である。

（Ａ）　　まず、シリコン基板１０１の全面に熱酸化法
あるいはＣＶＤ法によって、１μｍ程度のシリコン酸化
膜１０２を形成し、公知のフォトリソグラフィ技術を用
いてフォトレジスト１０３をマスクとして、素子分離領
域となるべき領域のシリコン酸化膜１０２に開口部１０
４を設ける。このとき、シリコン酸化膜１０２は異方性
エツチングにより、側壁がおおむね垂直となるようにす
る。

（Ｂ）　　次にフォトレジスト１０３を取り除いた後シ
リコン酸化膜１０２をマスクとして、シリコン基板１０
１に対して、異方性エツチングを行ない、深さ２〜４　
ｇｍで側壁がおおむ□ね垂直な溝１０５を形成する。そ
の後シリコン酸化膜１０２を緩衝弗化水素酸水溶液等で
除去する。

（Ｃ）　　熱酸化法により、溝１０５の内壁を含めた全
表面に、０．１〜０．２ＩＩＩａ程度のシリコン酸化膜
（第１の膜の１層目）１０６を形成する。

（Ｄ）　　（Ｃ）の状態の溝１０５部を含む全表面に、
ＣＶＤ法により０．１〜０．２−程度のシリコン窒化膜
（第１の膜の２層目）　１０７．０．３〜０．５−程度
の多結晶シリコン層（第２の膜）　１０ｇ　、０．１〜
０．２１Ｊｍ程度のシリコン窒化膜（第３の膜）１０９
を順次形成したのち、公知の異方性エツチング技術によ
り、溝１０５側壁部以外のシリコン窒化膜１０９を除去
する。この結果、溝側壁にのみシリコン窒化膜（耐酸化
性の第３の膜）１０９が存在する。

（Ｅ）　　（Ｄ）に示したシリコン窒化膜１０９をマス
クとして、選択酸化法により溝１０５の側壁部以外の多
結晶シリコン層１０８の表面部分に０．２μｍ程度のシ
リコン酸化膜１１０を生成させる。

（Ｅ′）　　この拡大図に示すように、溝１０５底部の
シリコン酸化膜１１０のイで示す部分は、選択酸化のマ
スクとして用いたシリコン窒化膜１０９（鎖線で示す）
と多結晶シリコン層１０８の間に張り出すように生成さ
れる。この張り出し部イはマスクとなるシリコン窒化膜
１０９の下に酸化膜１１０が存在するとき、張り出しの
度合は顕著となる。これはＬＯＣＯ８法で知られるバー
ズビークの生成における現象と同一である。

したがって、このバーズビークによりシリコン酸化膜１
１０の形成は」１記（Ｄ）工程でＣＶＤ法による多結晶
シリコン層１０８の形成後に熱酸化あるいはＣＶＤ法に
よるシリコン酸化によって得られる。

（Ｆ）　　ついで、この拡大図に示すように、マスクと
なったシリコン窒化膜１０９を除去し、さらに溝１０５
の底部に残存したシリコン酸化膜１１０をマスクとして
溝１０５の側壁部１０５ａの部分の多結晶シリコン１０
８を除去する。この場合、（Ｅ’）の工程における溝１
０５の側壁部の多結晶シリコン層１０８はエツチング除
去されると、溝１０５の底部のシリコン酸化膜１１０の
直下及び張り出し部イの下端部には多結晶シリコン１０
８が兄事に残存している。

（Ｇ）　　ポジ型フォトレジスト１１１を塗布し、全面
露光した後、現像を行なう。ポジ型フォトレジスト１１
１はこの工程によって、露光量が不充分となる溝底部を
除いて、除去される。

（Ｉ（）　　表面部のシリコン酸化膜１１０及びそれに
引き続いて表面部の多結晶ンリコン層１０８をそれぞれ
公知のエツチング技術により除去し、その後ポジ型フォ
トレジスト１１１　も除去する。さらに溝底部のシリコ
ン酸化膜１１０を除去する。

（＋）　　おわりに、溝底部に露出した多結晶シリコン
層１０８の表面に対し、公知の技術である選択ＣＶＤを
行ない、溝１０５を多結晶シリコン層で埋め戻す。

尚、選択ＣＶＤによる多結晶シリコンは、成長温度１０
００℃以下、成長圧力１００Ｔｏｒｒ以下の条件下でソ
ースガスである５ｊＩＩ２Ｃβ２ガスを１％以下含んだ
ｌ］２ガス流中にＨｅΩガスを０．５〜２％添加するこ
とで容易に実現できる。この後、埋め戻した多結晶シリ
コンの表面を熱酸化してシリコン酸化膜１１２を生成し
、公知のエツチング技術によって表面のシリコン窒化膜
１０７を除去することにより表面の平坦なトレンチ分離
構造を得る。なお、１１３は素子形成領域である。

［発明の効果コ 以上詳細に説明したように、本発明の製造方法によれば
、シリコン基板に設けた溝にシリコン酸化膜及びシリコ
ン窒化膜を順次積層したのち、溝底部のみに多結晶シリ
コン層を残存させて、選択ＣＶＤ技術を用いて多結晶シ
リコンで溝を埋め戻すようにしたので、制御性に劣る埋
め戻し多結晶シリコンのエッチバック工程にかわり、制
御性に優れた選択ＣＶＤ技術を用いた溝の埋め戻し及び
平坦化か可能となりトレンチ分離構造の再現性の向上が
期待できる。

すなわち、溝の埋め戻し方法で採用した選択ＣＶＤ技術
では、多結晶シリコン層が溝の底部より上部方向へ向か
って一方向的に順次積層され、成長する為、埋め戻し多
結晶シリコン層にくぼみや楯が生じることがなくなる。

従って、本発明の製造方法の採用により、電気的特性、
平坦度共に優れたトレンチ分離構造を再現性良く得るこ
とができる。

【図面の簡単な説明】

第１図（Ａ）〜（１）はこの発明の一実施例を示す素子
分離領域の形成方法を示す断面工程説明図、第２図（Ａ
）〜（Ｅ）は従来のトレンチ分離の基本工程を示す断面
工程説明図、第３図（Ａ）は従来方法による溝において
多結晶シリコンが成長堆積する有様を示す説明図、第３
図（Ｂ）は第２図（Ａ）に示す多結晶シリコンのエツチ
ング時に穀の発生状態を示す説明図である。 図において、１旧はシリコン基板、１０２はシリコン酸
化膜、１０３はフォトレジスト、１０４はシリコン酸化
膜の開口部、１０５は溝、１０５ａは溝１０５の側壁部
、１０６はシリコン酸化膜（第１の膜の１）、１０７は
シリコン窒化膜（第１の膜の２）　、１０８は多結晶ン
リコン膜（第２の膜）、１０９は耐酸化膜としてのシリ
コン窒化膜（第３の膜）　、１１０はシリコン酸化膜（
第４の膜）　、１１１はポジ型フォトレジスト、１１２
はシリコン酸化膜、１１３は素子形成領域、２０１はシ
リコン基板、２０２はシリコン酸化膜、２０３はフォト
レジスト、２０４は開口部、２０５は溝、２Ｑ’６はシ
リコン酸化膜、２０７は多結晶シリコン層、２０８はシ
リコン酸化膜、２０９は素子形成領域、３０１はシリコ
ン基板、３０６はシリコン酸化膜、３０７は多結晶シリ
コン層、３０８は壓である。 ＋０８ 手続補正書（方式） １．事件の表示 特願昭６３−３１８７６号 ２、発明の名称 半導体集積回路装置の製造方法 ３、補正をする者 事件との関係　特許出願人 住　所　　　　東京都港区虎ノ門１丁目７番１２号名　
称　　　　（０２９）沖電気工業株式会社代表者　橋本
南海男 ４、代理人 住　所　　　　東京都港区芝浦４丁目１０番３号７、補
正の内容 （１）明細書の第１１頁、第５行のｒ　（Ｅ）　　　（
Ｄ）に示した」をｒ（Ｅ−１）　　　（Ｄ）に示した」
と補正する。 （２）明細書の第１１頁、第９行のｒ　（Ｅ”）ｊをｒ
　（Ｅ−２）Ｊと補正する。 （３）図面のうち、第１図（Ｅ）及び第１図（Ｅ′）の
図番を補正図面の通り「第１図（Ｅ−１）及び孕第１図
（Ｅ−２）ｊと補正する。 第１図 補正図面 ］、事件の表示 特願昭６３−３１８７６号 ２、発明の名称 半導体集積回路装置の製造方法 ３、補正をする者 事件との関係　特許出願人 住　所　　　　東京都港区虎ノ門１丁目７番１２号名　
称　　　　（０２９）沖電気工業株式会社代表者　小杉
信光 ４、代理人 住　所　　　　東京都港区芝浦４丁目１０番３号５、補
正の対象 明細書の「発明の詳細な説明」の欄 ６、補正の内容

Claims (1)

1. 【特許請求の範囲】 　半導体基体の一主面上にほぼ垂直な側壁をもつ溝を形
   成する工程と、 この溝の内部を含む全表面に絶縁物からなる第１の膜と
   多結晶半導体からなる第２の膜を順次形成する工程と、 前記溝内部の前記第２の膜の側壁に耐酸化性絶縁物から
   なる第３の膜を選択的に形成する工程と、前記第２の膜
   の前記第３の膜を有しない領域に絶縁物からなる第４の
   膜を形成する工程と、前記第３の膜及び前記溝内部の第
   ２の膜を除去する工程と、 写真感光剤を前記溝内部に充填し溝底部に残す工程と、 前記溝底部以外の領域の前記第４の膜及び第２の膜を除
   去する工程と、 前記溝底部に残存する前記写真感光剤を除去し前記溝底
   部の第４の膜を除去する工程と、 前記溝底部に露出している第２の膜の表面上に選択的に
   多結晶半導体を堆積させて前記溝を埋め戻す工程とを有
   することを特徴とする半導体集積回路装置の製造方法。