JP3265836B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3265836B2 JP3265836B2 JP16402494A JP16402494A JP3265836B2 JP 3265836 B2 JP3265836 B2 JP 3265836B2 JP 16402494 A JP16402494 A JP 16402494A JP 16402494 A JP16402494 A JP 16402494A JP 3265836 B2 JP3265836 B2 JP 3265836B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- etching
- deep groove
- polishing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、特に、相補型ＭＯＳ電界効果トランジスタのウ
ェル間分離やバイポ―ラ・トランジスタの素子間分離に
用いられる深溝の形成・埋め込み方法に関する。
に係り、特に、相補型ＭＯＳ電界効果トランジスタのウ
ェル間分離やバイポ―ラ・トランジスタの素子間分離に
用いられる深溝の形成・埋め込み方法に関する。
【０００２】
【従来の技術】近年、半導体装置の製造工程において
は、半導体集積回路の高性能化や高密度化を図る目的
で、相補型ＭＯＳ電界効果トランジスタのウェル間やバ
イポ―ラ・トランジスタの素子間を分離する深溝を半導
体基板中に形成するようになっている。
は、半導体集積回路の高性能化や高密度化を図る目的
で、相補型ＭＯＳ電界効果トランジスタのウェル間やバ
イポ―ラ・トランジスタの素子間を分離する深溝を半導
体基板中に形成するようになっている。
【０００３】特に、寄生容量を減らす必要のある場合
は、深溝を誘電率の低い絶縁物で埋め込むことが多くな
っている。
は、深溝を誘電率の低い絶縁物で埋め込むことが多くな
っている。
【０００４】以下、この種従来の絶縁物埋め込み深溝分
離を用いた半導体装置の製造方法について、図４，５の
工程順断面図に基づき説明する。
離を用いた半導体装置の製造方法について、図４，５の
工程順断面図に基づき説明する。
【０００５】まず、ｐ- シリコン基板１上にｎ+ 埋め込
み層２を形成し、その上にｎエピタキシャル成長層３を
形成する（図４（ａ））。
み層２を形成し、その上にｎエピタキシャル成長層３を
形成する（図４（ａ））。
【０００６】これらの層２、３は必須ではないが深溝を
用いる高性能なシリコン集積回路では使用されることが
多い。
用いる高性能なシリコン集積回路では使用されることが
多い。
【０００７】また、基板１と層２、３は全て単結晶シリ
コンである。
コンである。
【０００８】次に、ウェル内の分離や素子内の分離を行
うために、公知の選択酸化法（ＬＯＣＯＳ法）により分
離領域６にフィ―ルド絶縁膜４を選択的に形成し、ｎエ
ピタキシャル成長層３の露出した素子形成領域５を画定
する（図４（ｂ））。
うために、公知の選択酸化法（ＬＯＣＯＳ法）により分
離領域６にフィ―ルド絶縁膜４を選択的に形成し、ｎエ
ピタキシャル成長層３の露出した素子形成領域５を画定
する（図４（ｂ））。
【０００９】ここで、フィ―ルド絶縁膜４は、選択酸化
法ではなくエッチングで掘った浅溝に絶縁物を埋め込む
方法（浅溝分離法）によって形成することもある。
法ではなくエッチングで掘った浅溝に絶縁物を埋め込む
方法（浅溝分離法）によって形成することもある。
【００１０】次に、素子形成領域５上に熱酸化により酸
化膜７を形成し、化学的気相成長（ＣＶＤ）法により多
結晶シリコン膜９、酸化シリコン膜１０を順次堆積す
る。
化膜７を形成し、化学的気相成長（ＣＶＤ）法により多
結晶シリコン膜９、酸化シリコン膜１０を順次堆積す
る。
【００１１】引き続き、公知のリソグラフィ―技術を用
いて、フィ―ルド絶縁膜４上の深溝となるべき部分が抜
かれたレジストパタンを形成し、このレシストパタンを
マスクに酸化シリコン膜１０、多結晶シリコン膜９、フ
ィ―ルド絶縁膜４を順次エッチングする。
いて、フィ―ルド絶縁膜４上の深溝となるべき部分が抜
かれたレジストパタンを形成し、このレシストパタンを
マスクに酸化シリコン膜１０、多結晶シリコン膜９、フ
ィ―ルド絶縁膜４を順次エッチングする。
【００１２】その後、レジストパタンを除去し酸化シリ
コン膜１０をマスクとしてｎ+ 埋め込み層２を貫く深さ
で深溝１１をエッチングする。
コン膜１０をマスクとしてｎ+ 埋め込み層２を貫く深さ
で深溝１１をエッチングする。
【００１３】酸化シリコン膜１０、フィ―ルド絶縁膜４
のエッチングには、フロロカ―ボン系のガスを用いた反
応性イオンエッチング（ＲＩＥ）が、多結晶シリコン膜
９、単結晶シリコン１、２、３中の深溝１１のエッチン
グには塩素系のガスを用いたＲＩＥがそれぞれ用いられ
る。
のエッチングには、フロロカ―ボン系のガスを用いた反
応性イオンエッチング（ＲＩＥ）が、多結晶シリコン膜
９、単結晶シリコン１、２、３中の深溝１１のエッチン
グには塩素系のガスを用いたＲＩＥがそれぞれ用いられ
る。
【００１４】さらに、イオン注入と熱処理を行ってチャ
ネルトップｐ+ 領域１２を深溝の底部を形成する（図４
（ｃ））。
ネルトップｐ+ 領域１２を深溝の底部を形成する（図４
（ｃ））。
【００１５】次に深溝の内壁に熱酸化により酸化膜１３
を形成し、ＣＶＤ法により深溝を埋め込むための酸化シ
リコン膜１６を堆積する（図５（ａ））。
を形成し、ＣＶＤ法により深溝を埋め込むための酸化シ
リコン膜１６を堆積する（図５（ａ））。
【００１６】ＣＶＤ法では全ての表面に対してほぼ同じ
厚みで（コンフォ―マルに）膜が堆積される性質がある
ため、深溝上の酸化シリコン膜１６表面には窪み１７が
生じる。
厚みで（コンフォ―マルに）膜が堆積される性質がある
ため、深溝上の酸化シリコン膜１６表面には窪み１７が
生じる。
【００１７】また、深溝中で酸化シリコン膜１６が両側
面から成長し会合した部分１８は、膜の性質が脆弱であ
ったり空洞が生じたりする特異な部分となる。
面から成長し会合した部分１８は、膜の性質が脆弱であ
ったり空洞が生じたりする特異な部分となる。
【００１８】次に、フロロカ―ボン系のガスを用いたＲ
ＩＥにより酸化シリコン膜１０、１６をエッチバックす
る（図５（ｂ））。
ＩＥにより酸化シリコン膜１０、１６をエッチバックす
る（図５（ｂ））。
【００１９】この際、多結晶シリコン膜９はエッチング
停止膜として働く。
停止膜として働く。
【００２０】また、多結晶シリコン膜９が露出した後、
多結晶シリコン膜９の厚さに相当する量だけオ―バ―エ
ッチングするため、酸化シリコン膜１６の表面高さはフ
ィ―ルド絶縁膜４の表面高さとほぼ等しくなる。
多結晶シリコン膜９の厚さに相当する量だけオ―バ―エ
ッチングするため、酸化シリコン膜１６の表面高さはフ
ィ―ルド絶縁膜４の表面高さとほぼ等しくなる。
【００２１】また、このオ―バ―エッチングにより、素
子形成領域５表面とフィ―ルド絶縁膜４表面の高さの差
に起因する酸化シリコン膜１０等のエッチング残りは回
避される。
子形成領域５表面とフィ―ルド絶縁膜４表面の高さの差
に起因する酸化シリコン膜１０等のエッチング残りは回
避される。
【００２２】最後に、塩素系のガスを用いたＲＩＥによ
り多結晶シリコン膜９を除去し、酸化膜７をフッ酸系ウ
ェットエッチングにより除去して素子形成領域の単結晶
シリコンを露出させる（図５（ｃ））。
り多結晶シリコン膜９を除去し、酸化膜７をフッ酸系ウ
ェットエッチングにより除去して素子形成領域の単結晶
シリコンを露出させる（図５（ｃ））。
【００２３】
【発明が解決しようとする課題】ところで、上記従来の
半導体装置の製造方法では、次のような問題点が発生し
ていた。
半導体装置の製造方法では、次のような問題点が発生し
ていた。
【００２４】まず第１に、酸化シリコン膜１６の表面に
は窪み１７が生じ最後まで残存する。
は窪み１７が生じ最後まで残存する。
【００２５】更に酸化シリコン膜成長の会合部分１８で
は、膜の性質が脆弱であったり空洞が生じたりするた
め、上に説明した深溝形成・埋め込み工程等の洗浄工程
等に含まれるフッ酸系ウェットエッチング等で酸化シリ
コン膜１６がエッチングされると窪み１７の深さや幅が
一段と大きくなる。
は、膜の性質が脆弱であったり空洞が生じたりするた
め、上に説明した深溝形成・埋め込み工程等の洗浄工程
等に含まれるフッ酸系ウェットエッチング等で酸化シリ
コン膜１６がエッチングされると窪み１７の深さや幅が
一段と大きくなる。
【００２６】その他、図５（ａ）から（ｂ）に至る工程
では、ＲＩＥのエッチング速度の変動やウエハ面内分布
により、正確に酸化シリコン膜１６表面とフィ―ルド絶
縁膜４表面の高さを一致させることが困難なため、境界
部分で段差が生じてしまう。
では、ＲＩＥのエッチング速度の変動やウエハ面内分布
により、正確に酸化シリコン膜１６表面とフィ―ルド絶
縁膜４表面の高さを一致させることが困難なため、境界
部分で段差が生じてしまう。
【００２７】これらの窪みや段差の存在により、後の工
程でＭＯＳ電界効果トランジスタのゲ―ト多結晶シリコ
ンや、バイポ―ラトランジスタのベ―ス多結晶シリコン
等に加工残りが生じ、ゲ―ト間短絡やベ―ス間短絡の原
因となったり、あるいはゴミ発生、膜の異常成長の原因
となったりしていた。
程でＭＯＳ電界効果トランジスタのゲ―ト多結晶シリコ
ンや、バイポ―ラトランジスタのベ―ス多結晶シリコン
等に加工残りが生じ、ゲ―ト間短絡やベ―ス間短絡の原
因となったり、あるいはゴミ発生、膜の異常成長の原因
となったりしていた。
【００２８】また第２に、深溝１１中に埋め込まれる酸
化シリコン膜１６は、一般的には単結晶シリコンと熱膨
張係数が大きく異なるため、種々の熱処理工程により深
溝１１周辺に応力が発生し、転位等の結晶欠陥を生じて
トランジスタの特性を劣化させる原因となっていた。
化シリコン膜１６は、一般的には単結晶シリコンと熱膨
張係数が大きく異なるため、種々の熱処理工程により深
溝１１周辺に応力が発生し、転位等の結晶欠陥を生じて
トランジスタの特性を劣化させる原因となっていた。
【００２９】この応力の問題は、酸化シリコン膜１６の
代わりに流動性を有する高濃度不純物添加絶縁膜、例え
ばボロン・リン添加酸化シリコン（ＢＰＳＧ）膜を用い
ることで回避されるが、添加されたボロン・リン等の不
純物の外方向拡散を防ぐために深溝上部（開口部分）に
酸化シリコン膜１６様のものを封止用絶縁膜として形成
せねばならず、少なくとも第１の問題は解決できなかっ
た。
代わりに流動性を有する高濃度不純物添加絶縁膜、例え
ばボロン・リン添加酸化シリコン（ＢＰＳＧ）膜を用い
ることで回避されるが、添加されたボロン・リン等の不
純物の外方向拡散を防ぐために深溝上部（開口部分）に
酸化シリコン膜１６様のものを封止用絶縁膜として形成
せねばならず、少なくとも第１の問題は解決できなかっ
た。
【００３０】そこで本発明は、上記従来例における問題
点を解消する半導体装置の製造方法を提供することを目
的とし、より詳細には深溝形成・埋め込み後の表面が平
坦であり、応力による深溝周辺の結晶欠陥発生がない半
導体装置の製造方法を提供することを目的とする。
点を解消する半導体装置の製造方法を提供することを目
的とし、より詳細には深溝形成・埋め込み後の表面が平
坦であり、応力による深溝周辺の結晶欠陥発生がない半
導体装置の製造方法を提供することを目的とする。
【００３１】
【課題を解決するための手段】本発明によると、上記課
題を解決するために、半導体基板上の分離領域にフィ―
ルド絶縁膜を選択的に形成し、前記半導体基板の露出し
た素子形成領域を画定する工程と、前記素子形成領域と
前記分離領域を合わせた全面に、研磨停止膜、絶縁膜エ
ッチング停止膜を順次堆積する工程と、深溝となるべき
部分の、前記フィ―ルド絶縁膜、研磨停止膜、絶縁膜エ
ッチング停止膜に窓を形成する工程と、前記窓の下の前
記半導体基板中に深溝をエッチングする工程と、前記深
溝内に、埋め込み用絶縁膜を前記埋め込み用絶縁膜の表
面高さが前記フィ―ルド絶縁膜の表面より低くなる形状
で埋め込む工程と、全面に封止用絶縁膜を形成する工程
と、前記フィ―ルド絶縁膜上の研磨停止膜が露出するま
で前記封止用絶縁膜と絶縁膜エッチング停止膜を研磨除
去する工程と、前記絶縁膜エッチング停止膜、研磨停止
膜を全て除去して素子形成領域の半導体基板表面を露出
させる工程とを含むことを特徴とする半導体装置の製造
方法が提供される。
題を解決するために、半導体基板上の分離領域にフィ―
ルド絶縁膜を選択的に形成し、前記半導体基板の露出し
た素子形成領域を画定する工程と、前記素子形成領域と
前記分離領域を合わせた全面に、研磨停止膜、絶縁膜エ
ッチング停止膜を順次堆積する工程と、深溝となるべき
部分の、前記フィ―ルド絶縁膜、研磨停止膜、絶縁膜エ
ッチング停止膜に窓を形成する工程と、前記窓の下の前
記半導体基板中に深溝をエッチングする工程と、前記深
溝内に、埋め込み用絶縁膜を前記埋め込み用絶縁膜の表
面高さが前記フィ―ルド絶縁膜の表面より低くなる形状
で埋め込む工程と、全面に封止用絶縁膜を形成する工程
と、前記フィ―ルド絶縁膜上の研磨停止膜が露出するま
で前記封止用絶縁膜と絶縁膜エッチング停止膜を研磨除
去する工程と、前記絶縁膜エッチング停止膜、研磨停止
膜を全て除去して素子形成領域の半導体基板表面を露出
させる工程とを含むことを特徴とする半導体装置の製造
方法が提供される。
【００３２】また、本発明によると、前記深溝内に埋め
込み用絶縁膜を前記埋め込み用絶縁膜の表面高さが前記
フィ―ルド絶縁膜の表面より低くなる形状で埋め込む工
程において、埋め込まれた前記埋め込み用絶縁膜の表面
高さと前記フィ―ルド絶縁膜の表面高さの差が、前記窓
の幅の１／２より小さいことを特徴とする半導体装置の
製造方法が提供される。
込み用絶縁膜を前記埋め込み用絶縁膜の表面高さが前記
フィ―ルド絶縁膜の表面より低くなる形状で埋め込む工
程において、埋め込まれた前記埋め込み用絶縁膜の表面
高さと前記フィ―ルド絶縁膜の表面高さの差が、前記窓
の幅の１／２より小さいことを特徴とする半導体装置の
製造方法が提供される。
【００３３】さらに、本発明によると、半導体基板上の
分離領域にフィ―ルド絶縁膜を選択的に形成し、前記半
導体基板の露出した素子形成領域を画定する工程と、前
記素子形成領域の表面に第１の酸化膜を形成し、前記素
子形成領域と前記分離領域を合わせた全面に研磨停止
膜、絶縁膜エッチング停止膜、深溝エッチングに対する
マスク絶縁膜を順次堆積する工程と、リソグラフィ―と
エッチングにより、深溝となるべき部分の前記フィ―ル
ド絶縁膜、研磨停止膜、絶縁膜エッチング停止膜、マス
ク絶縁膜を選択的に除去する工程と、前記マスク絶縁膜
をマスクとして前記半導体基板中に深溝をエッチングす
る工程と、前記深溝の内壁に第２の酸化膜を形成し、不
純物拡散阻止用絶縁膜、高濃度不純物添加絶縁膜を順次
堆積し、熱処理により前記高濃度不純物添加絶縁膜を流
動化させる工程と、前記高濃度不純物添加絶縁膜、不純
物拡散阻止用絶縁膜、マスク絶縁膜をエッチバックし、
前記深溝中の前記高濃度不純物添加絶縁膜の表面高さを
前記フィ―ルド絶縁膜の表面より低くする工程と、全面
に封止用絶縁膜を形成する工程と、前記フィ―ルド絶縁
膜上の研磨停止膜が露出するまで前記封止用絶縁膜と絶
縁膜エッチング停止膜を研磨除去する工程と、前記絶縁
膜エッチング停止膜、研磨停止膜、第１の酸化膜を全て
除去して素子形成領域の半導体基板表面を露出させる工
程とを含むことを特徴とする半導体装置の製造方法が提
供される。
分離領域にフィ―ルド絶縁膜を選択的に形成し、前記半
導体基板の露出した素子形成領域を画定する工程と、前
記素子形成領域の表面に第１の酸化膜を形成し、前記素
子形成領域と前記分離領域を合わせた全面に研磨停止
膜、絶縁膜エッチング停止膜、深溝エッチングに対する
マスク絶縁膜を順次堆積する工程と、リソグラフィ―と
エッチングにより、深溝となるべき部分の前記フィ―ル
ド絶縁膜、研磨停止膜、絶縁膜エッチング停止膜、マス
ク絶縁膜を選択的に除去する工程と、前記マスク絶縁膜
をマスクとして前記半導体基板中に深溝をエッチングす
る工程と、前記深溝の内壁に第２の酸化膜を形成し、不
純物拡散阻止用絶縁膜、高濃度不純物添加絶縁膜を順次
堆積し、熱処理により前記高濃度不純物添加絶縁膜を流
動化させる工程と、前記高濃度不純物添加絶縁膜、不純
物拡散阻止用絶縁膜、マスク絶縁膜をエッチバックし、
前記深溝中の前記高濃度不純物添加絶縁膜の表面高さを
前記フィ―ルド絶縁膜の表面より低くする工程と、全面
に封止用絶縁膜を形成する工程と、前記フィ―ルド絶縁
膜上の研磨停止膜が露出するまで前記封止用絶縁膜と絶
縁膜エッチング停止膜を研磨除去する工程と、前記絶縁
膜エッチング停止膜、研磨停止膜、第１の酸化膜を全て
除去して素子形成領域の半導体基板表面を露出させる工
程とを含むことを特徴とする半導体装置の製造方法が提
供される。
【００３４】
【作用】本発明は、上記目的を達成するため、加熱時に
流動性を有する高濃度不純物添加絶縁膜で深溝の大部分
を埋め込み、添加された不純物の外方向拡散を防止する
封止用絶縁膜の平坦化のために研磨残りを生じない工程
順で研磨を実施することを特徴とする。
流動性を有する高濃度不純物添加絶縁膜で深溝の大部分
を埋め込み、添加された不純物の外方向拡散を防止する
封止用絶縁膜の平坦化のために研磨残りを生じない工程
順で研磨を実施することを特徴とする。
【００３５】即ち、本発明の一態様では、（１）フィ―
ルド絶縁膜を形成する工程、（２）第１の酸化膜を形成
し、研磨停止膜、絶縁膜エッチング停止膜、深溝エッチ
ングに対するマスク絶縁膜を順次堆積する工程、（３）
深溝となるべき部分の前記フィ―ルド絶縁膜、研磨停止
膜、絶縁膜エッチング停止膜、マスク絶縁膜を選択的に
除去する工程、（４）前記マスク絶縁膜をマスクとして
深溝をエッチングする工程、（５）前記深溝の内側に第
２の酸化膜を形成し、不純物拡散阻止用絶縁膜、高濃度
不純物添加絶縁膜を順次堆積し、熱処理により前記高濃
度不純物添加絶縁膜を流動化させる工程、（６）前記高
濃度不純物添加絶縁膜、不純物拡散阻止用絶縁膜、マス
ク絶縁膜をエッチバックし、前記深溝中の前記高濃度不
純物添加絶縁膜の表面高さを前記フィ―ルド絶縁膜の表
面より低くする工程、（７）全面に封止用絶縁膜を形成
する工程、（８）前記封止用絶縁膜とエッチング停止膜
とを研磨除去して、前記フィ―ルド絶縁膜上の研磨停止
膜を露出させる工程、（９）前記絶縁膜エッチング停止
膜、研磨停止膜、第１の酸化膜を除去して素子形成領域
の半導体基板表面を露出させる工程、の順に実施するこ
とを特徴とする。
ルド絶縁膜を形成する工程、（２）第１の酸化膜を形成
し、研磨停止膜、絶縁膜エッチング停止膜、深溝エッチ
ングに対するマスク絶縁膜を順次堆積する工程、（３）
深溝となるべき部分の前記フィ―ルド絶縁膜、研磨停止
膜、絶縁膜エッチング停止膜、マスク絶縁膜を選択的に
除去する工程、（４）前記マスク絶縁膜をマスクとして
深溝をエッチングする工程、（５）前記深溝の内側に第
２の酸化膜を形成し、不純物拡散阻止用絶縁膜、高濃度
不純物添加絶縁膜を順次堆積し、熱処理により前記高濃
度不純物添加絶縁膜を流動化させる工程、（６）前記高
濃度不純物添加絶縁膜、不純物拡散阻止用絶縁膜、マス
ク絶縁膜をエッチバックし、前記深溝中の前記高濃度不
純物添加絶縁膜の表面高さを前記フィ―ルド絶縁膜の表
面より低くする工程、（７）全面に封止用絶縁膜を形成
する工程、（８）前記封止用絶縁膜とエッチング停止膜
とを研磨除去して、前記フィ―ルド絶縁膜上の研磨停止
膜を露出させる工程、（９）前記絶縁膜エッチング停止
膜、研磨停止膜、第１の酸化膜を除去して素子形成領域
の半導体基板表面を露出させる工程、の順に実施するこ
とを特徴とする。
【００３６】
【実施例】以下、本発明の実施例を図１乃至図３の工程
順断面図に基づいて詳細に説明する。
順断面図に基づいて詳細に説明する。
【００３７】まず、ｐ- シリコン基板１上にｎ+ 埋め込
み層２を形成し、その上にｎエピタキシャル成長層３を
形成する（図１（ａ））。
み層２を形成し、その上にｎエピタキシャル成長層３を
形成する（図１（ａ））。
【００３８】これらの層２、３は必須ではないが深溝を
用いる高性能なシリコン集積回路では使用されることが
多い。また、基板１と層２、３は全て単結晶シリコンで
ある。
用いる高性能なシリコン集積回路では使用されることが
多い。また、基板１と層２、３は全て単結晶シリコンで
ある。
【００３９】次に、ウェル内の分離や素子内の分離を行
うために、公知の選択酸化法（ＬＯＣＯＳ法）により分
離領域６にフィ―ルド絶縁膜４を選択的に形成し、ｎエ
ピタキシャル成長層３の露出した素子形成領域５を画定
する（図１（ｂ））。
うために、公知の選択酸化法（ＬＯＣＯＳ法）により分
離領域６にフィ―ルド絶縁膜４を選択的に形成し、ｎエ
ピタキシャル成長層３の露出した素子形成領域５を画定
する（図１（ｂ））。
【００４０】ここで、フィ―ルド絶縁膜４は、選択酸化
法ではなくエッチングで掘った浅溝に絶縁物を埋め込む
方法（浅溝分離法）によって形成してもよい。
法ではなくエッチングで掘った浅溝に絶縁物を埋め込む
方法（浅溝分離法）によって形成してもよい。
【００４１】次に、素子形成領域５上に熱酸化により酸
化膜７を形成し、化学的気相成長（ＣＶＤ）法により窒
化シリコン膜８、多結晶シリコン膜９、酸化シリコン膜
１０を順次堆積する（図示せず）。
化膜７を形成し、化学的気相成長（ＣＶＤ）法により窒
化シリコン膜８、多結晶シリコン膜９、酸化シリコン膜
１０を順次堆積する（図示せず）。
【００４２】ここで、窒化シリコン膜８は研磨速度が多
結晶シリコン膜や酸化シリコン膜より遅いので、研磨停
止膜として機能する範囲内で薄くても良い。
結晶シリコン膜や酸化シリコン膜より遅いので、研磨停
止膜として機能する範囲内で薄くても良い。
【００４３】多結晶シリコン膜９は後の絶縁膜エッチン
グ（ＲＩＥ）においてエッチング停止膜として働くのみ
ならず、さらに後の工程において研磨がフィ―ルド絶縁
膜４上の窒化シリコン膜８に達した時点で素子形成領域
５の多結晶シリコン膜９上に他の膜が残らないようにす
る働きも兼ねるので、素子形成領域５表面とフィ―ルド
絶縁膜４表面の高さの差より厚い必要がある。
グ（ＲＩＥ）においてエッチング停止膜として働くのみ
ならず、さらに後の工程において研磨がフィ―ルド絶縁
膜４上の窒化シリコン膜８に達した時点で素子形成領域
５の多結晶シリコン膜９上に他の膜が残らないようにす
る働きも兼ねるので、素子形成領域５表面とフィ―ルド
絶縁膜４表面の高さの差より厚い必要がある。
【００４４】なお、酸化シリコン膜１０は後の深溝エッ
チングにおけるマスク膜なので、深溝エッチング時の目
減りに対して十分余裕のある厚さである必要がある。
チングにおけるマスク膜なので、深溝エッチング時の目
減りに対して十分余裕のある厚さである必要がある。
【００４５】引き続き、公知のリサグラフィ―技術を用
いて、フィ―ルド絶縁膜４上の深溝となるべき部分が抜
けたレジストパタンを形成し、レジストパタンをマスク
に酸化シリコン膜１０、多結晶シリコン膜９、窒化シリ
コン膜８、フィ―ルド絶縁膜４を順次エッチングする。
いて、フィ―ルド絶縁膜４上の深溝となるべき部分が抜
けたレジストパタンを形成し、レジストパタンをマスク
に酸化シリコン膜１０、多結晶シリコン膜９、窒化シリ
コン膜８、フィ―ルド絶縁膜４を順次エッチングする。
【００４６】その後、レジストパタンを除去し酸化シリ
コン膜１０をマスクとしてｎ+ 埋め込み層２を貫く深さ
で深溝１１をエッチングする。
コン膜１０をマスクとしてｎ+ 埋め込み層２を貫く深さ
で深溝１１をエッチングする。
【００４７】酸化シリコン膜１０、窒化シリコン膜８、
フィ―ルド絶縁膜４のエッチングには、フロロカ―ボン
系のガスを用いた反応性イオンエッチング（ＲＩＥ）
が、多結晶シリコン膜９、単結晶シリコン１、２、３中
の深溝１１のエッチングには塩素系のガスを用いたＲＩ
Ｅがそれぞれ用いられる。
フィ―ルド絶縁膜４のエッチングには、フロロカ―ボン
系のガスを用いた反応性イオンエッチング（ＲＩＥ）
が、多結晶シリコン膜９、単結晶シリコン１、２、３中
の深溝１１のエッチングには塩素系のガスを用いたＲＩ
Ｅがそれぞれ用いられる。
【００４８】さらに、イオン注入と熱処理を用いてチャ
ンネルストップｐ+ 領域１２を深溝の底部を形成する
（図１（ｃ））。
ンネルストップｐ+ 領域１２を深溝の底部を形成する
（図１（ｃ））。
【００４９】次に、深溝１１の側壁に熱酸化により酸化
膜１３を形成し、ＣＶＤ法により不純物拡散の阻止膜と
なる窒素添加酸化シリコン膜１４、深溝を埋め込むため
のボロン・リン添加酸化シリコン（ＢＰＳＧ）膜１５を
堆積する。
膜１３を形成し、ＣＶＤ法により不純物拡散の阻止膜と
なる窒素添加酸化シリコン膜１４、深溝を埋め込むため
のボロン・リン添加酸化シリコン（ＢＰＳＧ）膜１５を
堆積する。
【００５０】その後、熱処理を行ってＢＰＳＧ膜１５を
流動化し表面を平滑化すると同時に、深溝中の膜１５を
均質化する（図２（ａ））。
流動化し表面を平滑化すると同時に、深溝中の膜１５を
均質化する（図２（ａ））。
【００５１】この熱処理の結果、従来例で見られた窪み
１７や性質が特異な膜会合部分１８はほとんど消失す
る。
１７や性質が特異な膜会合部分１８はほとんど消失す
る。
【００５２】また、ＢＰＳＧ膜１５は軟化温度が低いた
め、シリコン基板との熱膨張係数差に基づく応力発生は
少なく、結晶欠陥も生じにくい。
め、シリコン基板との熱膨張係数差に基づく応力発生は
少なく、結晶欠陥も生じにくい。
【００５３】次に、フロロカ―ボン系のガスを用いたＲ
ＩＥによりＢＰＳＧ膜１５、窒素添加酸化シリコン膜１
４、酸化シリコン膜１０をエッチバックする（図２
（ｂ））。
ＩＥによりＢＰＳＧ膜１５、窒素添加酸化シリコン膜１
４、酸化シリコン膜１０をエッチバックする（図２
（ｂ））。
【００５４】この際、多結晶シリコン膜９はエッチング
停止膜として働く。
停止膜として働く。
【００５５】多結晶シリコン膜９が露出した後のオ―バ
―エッチング量は、ＢＰＳＧ膜からのボロン・リンの外
方向拡散を防ぐに十分な厚さの封止用絶縁膜が、窒化シ
リコン膜８表面とＢＰＳＧ膜１５表面の間にできる窪み
中に形成できる様に定める。
―エッチング量は、ＢＰＳＧ膜からのボロン・リンの外
方向拡散を防ぐに十分な厚さの封止用絶縁膜が、窒化シ
リコン膜８表面とＢＰＳＧ膜１５表面の間にできる窪み
中に形成できる様に定める。
【００５６】また、後に堆積する封止用絶縁膜の会合部
を窒化シリコン膜８表面より高く位置させるために、窒
化シリコン膜８表面とＢＰＳＧ膜１５表面の間にできる
窪みの深さは深溝の幅の半分以下とする。
を窒化シリコン膜８表面より高く位置させるために、窒
化シリコン膜８表面とＢＰＳＧ膜１５表面の間にできる
窪みの深さは深溝の幅の半分以下とする。
【００５７】いずれにせよ、オ―バ―エッチング量は多
結晶シリコン膜９の厚さ相当量より大きく、素子形成領
域５表面とフィ―ルド絶縁膜４表面の高さの差相当量よ
り大きいので、表面高さの差に起因する酸化シリコン膜
１０等のエッチング残りを回避することができる。
結晶シリコン膜９の厚さ相当量より大きく、素子形成領
域５表面とフィ―ルド絶縁膜４表面の高さの差相当量よ
り大きいので、表面高さの差に起因する酸化シリコン膜
１０等のエッチング残りを回避することができる。
【００５８】次に、ＢＰＳＧ膜１５からボロン・リンの
外方向拡散を防ぐ封止用絶縁膜として、酸化シリコン膜
１６を窒化シリコン膜８表面とＢＰＳＧ膜１５表面の間
にできる窪みの深さより厚く堆積する（図３（ａ））。
外方向拡散を防ぐ封止用絶縁膜として、酸化シリコン膜
１６を窒化シリコン膜８表面とＢＰＳＧ膜１５表面の間
にできる窪みの深さより厚く堆積する（図３（ａ））。
【００５９】この際、酸化シリコン膜１６における窪み
１７や会合部分１８は窒化シリコン膜８表面より高い位
置にくる。
１７や会合部分１８は窒化シリコン膜８表面より高い位
置にくる。
【００６０】なお、封止用絶縁膜１６としては、後で高
温の熱処理工程が入る場合、不純物拡散の阻止能力が高
い窒素添加酸化シリコン膜などを用いることが望まし
い。
温の熱処理工程が入る場合、不純物拡散の阻止能力が高
い窒素添加酸化シリコン膜などを用いることが望まし
い。
【００６１】次に、酸化シリコン膜１６、多結晶シリコ
ン膜９を研磨してフィ―ルド絶縁膜上の窒化シリコン膜
８を露出させる（図３（ｂ））。
ン膜９を研磨してフィ―ルド絶縁膜上の窒化シリコン膜
８を露出させる（図３（ｂ））。
【００６２】窒化シリコン膜８は酸化シリコン膜１６や
多結晶シリコン膜９と比較して研磨速度が遅いので、研
磨は図３（ｂ）の状態でほぼ停止する。
多結晶シリコン膜９と比較して研磨速度が遅いので、研
磨は図３（ｂ）の状態でほぼ停止する。
【００６３】また、多結晶シリコン膜９は、素子形成領
域５表面とフィ―ルド絶縁膜４表面の高さの差より厚く
堆積してあるので、図３（ｂ）の状態で素子形成領域５
の上方に酸化シリコン膜１６が残存することはない。
域５表面とフィ―ルド絶縁膜４表面の高さの差より厚く
堆積してあるので、図３（ｂ）の状態で素子形成領域５
の上方に酸化シリコン膜１６が残存することはない。
【００６４】さらに、酸化シリコン膜１６における窪み
１７や膜の会合部分１８は窒化シリコン膜８表面より高
い位置にあるため、研磨により除去されて後の工程で問
題を生じることはない。
１７や膜の会合部分１８は窒化シリコン膜８表面より高
い位置にあるため、研磨により除去されて後の工程で問
題を生じることはない。
【００６５】加えて、多結晶シリコン膜は研磨布との摩
擦係数が酸化シリコン膜や窒化シリコン膜に比較して大
きく異なるため、研磨時に被研磨ウエハや研磨定盤を駆
動するモ―タ―のトルク変化を観測したことにより窒化
シリコン膜８が露出したこと（図３（ｂ）の状態に達し
たことを）容易に検知することができる。
擦係数が酸化シリコン膜や窒化シリコン膜に比較して大
きく異なるため、研磨時に被研磨ウエハや研磨定盤を駆
動するモ―タ―のトルク変化を観測したことにより窒化
シリコン膜８が露出したこと（図３（ｂ）の状態に達し
たことを）容易に検知することができる。
【００６６】最後に、塩素系のガスを用いたＲＩＥによ
り多結晶シリコン膜９を、熱燐酸によるウェットエッチ
ングにより窒化シリコン膜８を、フッ酸系ウェットエッ
チングにより酸化膜７をそれぞれ除去して素子形成領域
５の単結晶シリコンを露出させる（図３（ｃ））。
り多結晶シリコン膜９を、熱燐酸によるウェットエッチ
ングにより窒化シリコン膜８を、フッ酸系ウェットエッ
チングにより酸化膜７をそれぞれ除去して素子形成領域
５の単結晶シリコンを露出させる（図３（ｃ））。
【００６７】以上説明したように、本発明では窒化シリ
コン膜を研磨停止膜とする研磨により深溝上部の封止用
絶縁膜を平坦化するため、封止用絶縁膜表面の窪みは除
去され、研磨速度の変動やウエハ面内分布があったとし
てもフィ―ルド絶縁膜と封止用絶縁膜の間に大きな段差
は生じない。
コン膜を研磨停止膜とする研磨により深溝上部の封止用
絶縁膜を平坦化するため、封止用絶縁膜表面の窪みは除
去され、研磨速度の変動やウエハ面内分布があったとし
てもフィ―ルド絶縁膜と封止用絶縁膜の間に大きな段差
は生じない。
【００６８】ＢＰＳＧ膜により深溝の大部分を埋め込む
ため、封止用絶縁膜の会合部分は高い位置にあり研磨に
より除去されてしまう。
ため、封止用絶縁膜の会合部分は高い位置にあり研磨に
より除去されてしまう。
【００６９】これらの結果、本発明による深溝形成・埋
め込み直後はもちろんのこと、引き続く洗浄工程でフッ
酸系エッチングが行われた後でも、深溝上には窪みや段
差が生じることはなく、ＭＯＳ電界効果トランジスタの
ゲ―ト多結晶シリコンやバイポ―ラトランジスタのベ―
ス多結晶シリコン等の加工残りが防止できる効果が生じ
る。
め込み直後はもちろんのこと、引き続く洗浄工程でフッ
酸系エッチングが行われた後でも、深溝上には窪みや段
差が生じることはなく、ＭＯＳ電界効果トランジスタの
ゲ―ト多結晶シリコンやバイポ―ラトランジスタのベ―
ス多結晶シリコン等の加工残りが防止できる効果が生じ
る。
【００７０】また、加熱時に流動性を有するＢＰＳＧ膜
で深溝の大部分を埋め込むため、熱膨張係数差による応
力の発生が少なく、単結晶シリコン中に結晶欠陥が生じ
るのを防ぐ効果も生じる。
で深溝の大部分を埋め込むため、熱膨張係数差による応
力の発生が少なく、単結晶シリコン中に結晶欠陥が生じ
るのを防ぐ効果も生じる。
【００７１】さらに、ＢＰＳＧ膜が流動性を有すること
により、深溝中に埋め込んだ絶縁膜中の脆弱部分や空胴
を無くすことが可能となる。
により、深溝中に埋め込んだ絶縁膜中の脆弱部分や空胴
を無くすことが可能となる。
【００７２】
【発明の効果】従って、以上詳述したように、本発明に
よれば、上記従来例における問題点を解消する半導体装
置の製造方法を提供することができると共に、より詳細
には深溝形成・埋め込み後の表面が平坦であり、応力に
よる深溝周辺の結晶欠陥発生がない半導体装置の製造方
法を提供することが可能となる。
よれば、上記従来例における問題点を解消する半導体装
置の製造方法を提供することができると共に、より詳細
には深溝形成・埋め込み後の表面が平坦であり、応力に
よる深溝周辺の結晶欠陥発生がない半導体装置の製造方
法を提供することが可能となる。
【図１】本発明の一実施例である半導体装置の製造方法
を、その工程順に示した断面図である。
を、その工程順に示した断面図である。
【図２】本発明の一実施例である半導体装置の製造方法
を、その工程順に示した断面図である。
を、その工程順に示した断面図である。
【図３】本発明の一実施例である半導体装置の製造方法
を、その工程順に示した断面図である。
を、その工程順に示した断面図である。
【図４】従来例を説明するための工程順断面図である。
【図５】従来例を説明するための工程順断面図である。
１…ｐ- シリコン基板（半導体基板）、 ２…ｎ+ 埋め込み層、 ３…ｎエピタキシャル成長層、 ４…ＬＯＣＯＳ酸化膜（フィ―ルド絶縁膜）、 ５…素子形成領域、 ６…分離領域、 ７…酸化シリコン膜（第１の酸化膜）、 ８…窒化シリコン膜（研磨停止膜）、 ９…多結晶シリコン膜（絶縁膜エッチング停止膜）、 １０…酸化シリコン膜（マスク絶縁膜）、 １１…深溝、 １２…チャネルストップｐ+ 領域、 １３…酸化シリコン膜（第２の酸化膜）、 １４…窒素添加酸化シリコン膜（不純物拡散阻止用絶縁
膜）、 １５…ボロン・リン添加酸化シリコン膜（高濃度不純物
添加絶縁膜）、 １６…酸化シリコン膜（封止用絶縁膜）、 １７…窪み、 １８…成長膜の会合部分。
膜）、 １５…ボロン・リン添加酸化シリコン膜（高濃度不純物
添加絶縁膜）、 １６…酸化シリコン膜（封止用絶縁膜）、 １７…窪み、 １８…成長膜の会合部分。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小林 敏夫 東京都千代田区内幸町一丁目１番６号 日本電信電話株式会社内 (56)参考文献 特開 平５−3246（ＪＰ，Ａ) 特開 平３−234041（ＪＰ，Ａ) 特開 平５−109880（ＪＰ，Ａ) 特開 昭61−220353（ＪＰ，Ａ) 特開 平２−159050（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/76 H01L 21/316 H01L 27/08 331 H01L 29/78
Claims (3)
- 【請求項１】 半導体基板上の分離領域にフィ―ルド絶
縁膜を選択的に形成し、前記半導体基板の露出した素子
形成領域を画定する工程と、 前記素子形成領域と前記分離領域を合わせた全面に、研
磨停止膜、絶縁膜エッチング停止膜を順次堆積する工程
と、 深溝となるべき部分の、前記フィ―ルド絶縁膜、研磨停
止膜、絶縁膜エッチング停止膜に窓を形成する工程と、 前記窓の下の前記半導体基板中に深溝をエッチングする
工程と、 前記深溝内に、埋め込み用絶縁膜を前記埋め込み用絶縁
膜の表面高さが前記フィ―ルド絶縁膜の表面より低くな
る形状で埋め込む工程と、 全面に封止用絶縁膜を形成する工程と、 前記フィ―ルド絶縁膜上の研磨停止膜が露出するまで前
記封止用絶縁膜と絶縁膜エッチング停止膜を研磨除去す
る工程と、 前記絶縁膜エッチング停止膜、研磨停止膜を全て除去し
て素子形成領域の半導体基板表面を露出させる工程とを
含むことを特徴とする半導体装置の製造方法。 - 【請求項２】 請求項１における、前記深溝内に埋め込
み用絶縁膜を前記埋め込み用絶縁膜の表面高さが前記フ
ィ―ルド絶縁膜の表面より低くなる形状で埋め込む工程
において、 埋め込まれた前記埋め込み用絶縁膜の表面高さと前記フ
ィ―ルド絶縁膜の表面高さの差が、前記窓の幅の１／２
より小さいことを特徴とする半導体装置の製造方法。 - 【請求項３】 半導体基板上の分離領域にフィ―ルド絶
縁膜を選択的に形成し、前記半導体基板の露出した素子
形成領域を画定する工程と、 前記素子形成領域の表面に第１の酸化膜を形成し、前記
素子形成領域と前記分離領域を合わせた全面に研磨停止
膜、絶縁膜エッチング停止膜、深溝エッチングに対する
マスク絶縁膜を順次堆積する工程と、 リソグラフィ―とエッチングにより、深溝となるべき部
分の前記フィ―ルド絶縁膜、研磨停止膜、絶縁膜エッチ
ング停止膜、マスク絶縁膜を選択的に除去する工程と、 前記マスク絶縁膜をマスクとして前記半導体基板中に深
溝をエッチングする工程と、 前記深溝の内壁に第２の酸化膜を形成し、不純物拡散阻
止用絶縁膜、高濃度不純物添加絶縁膜を順次堆積し、熱
処理により前記高濃度不純物添加絶縁膜を流動化させる
工程と、 前記高濃度不純物添加絶縁膜、不純物拡散阻止用絶縁
膜、マスク絶縁膜をエッチバックし、前記深溝中の前記
高濃度不純物添加絶縁膜の表面高さを前記フィ―ルド絶
縁膜の表面より低くする工程と、 全面に封止用絶縁膜を形成する工程と、 前記フィ―ルド絶縁膜上の研磨停止膜が露出するまで前
記封止用絶縁膜と絶縁膜エッチング停止膜を研磨除去す
る工程と、 前記絶縁膜エッチング停止膜、研磨停止膜、第１の酸化
膜を全て除去して素子形成領域の半導体基板表面を露出
させる工程とを含むことを特徴とする半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16402494A JP3265836B2 (ja) | 1994-07-15 | 1994-07-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16402494A JP3265836B2 (ja) | 1994-07-15 | 1994-07-15 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0831927A JPH0831927A (ja) | 1996-02-02 |
| JP3265836B2 true JP3265836B2 (ja) | 2002-03-18 |
Family
ID=15785350
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16402494A Expired - Fee Related JP3265836B2 (ja) | 1994-07-15 | 1994-07-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3265836B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6015757A (en) * | 1997-07-02 | 2000-01-18 | Taiwan Semiconductor Manufacturing Co. Ltd. | Method of oxide etching with high selectivity to silicon nitride by using polysilicon layer |
| JP4569105B2 (ja) * | 2003-12-25 | 2010-10-27 | 富士電機システムズ株式会社 | 半導体装置 |
| JP4947914B2 (ja) * | 2005-04-06 | 2012-06-06 | ラピスセミコンダクタ株式会社 | 半導体装置およびその製造方法 |
| JP5120418B2 (ja) * | 2010-06-07 | 2013-01-16 | 富士電機株式会社 | 半導体装置 |
-
1994
- 1994-07-15 JP JP16402494A patent/JP3265836B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0831927A (ja) | 1996-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6465866B2 (en) | Trench isolation regions having trench liners with recessed ends | |
| US6221735B1 (en) | Method for eliminating stress induced dislocations in CMOS devices | |
| US5688704A (en) | Integrated circuit fabrication | |
| JPH0513566A (ja) | 半導体装置の製造方法 | |
| JPH0774235A (ja) | 半導体装置及びその製造方法 | |
| JPH05102296A (ja) | 集積回路において平坦化した浅いトレンチ分離を製造する方法及びそれにより製造された構成体 | |
| JPH0279445A (ja) | 素子分離領域の形成方法 | |
| KR100273615B1 (ko) | 반도체장치및그제조방법 | |
| KR0157875B1 (ko) | 반도체 장치의 제조방법 | |
| US6420730B1 (en) | Elevated transistor fabrication technique | |
| KR100407567B1 (ko) | 덴트 없는 트렌치 격리 형성 방법 | |
| JPH02260660A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH11145273A (ja) | 半導体装置の製造方法 | |
| JP3265836B2 (ja) | 半導体装置の製造方法 | |
| JP3283047B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| KR20040069515A (ko) | 리세스 채널 ｍｏｓｆｅｔ 및 그 제조방법 | |
| US6444539B1 (en) | Method for producing a shallow trench isolation filled with thermal oxide | |
| KR940011096B1 (ko) | 반도체장치의 소자분리방법 | |
| KR100271802B1 (ko) | 반도체장치의소자격리방법 | |
| KR101026474B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100474588B1 (ko) | 반도체장치의소자격리방법 | |
| JPS6018930A (ja) | 半導体装置の製造法 | |
| KR100365408B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| KR940005720B1 (ko) | 반도체 장치의 소자분리 제조방법 | |
| JP2000200830A (ja) | トレンチ素子分離領域を有する半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090111 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |