JPH01204437A - 半導体装置の実装構造 - Google Patents

半導体装置の実装構造

Info

Publication number
JPH01204437A
JPH01204437A JP63027621A JP2762188A JPH01204437A JP H01204437 A JPH01204437 A JP H01204437A JP 63027621 A JP63027621 A JP 63027621A JP 2762188 A JP2762188 A JP 2762188A JP H01204437 A JPH01204437 A JP H01204437A
Authority
JP
Japan
Prior art keywords
finger
semiconductor device
width
fingers
tape carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63027621A
Other languages
English (en)
Inventor
Hideo Nakayoshi
中吉 英夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP63027621A priority Critical patent/JPH01204437A/ja
Publication of JPH01204437A publication Critical patent/JPH01204437A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は半導体装置の実装構造に係り、さらに詳しくは
、半導体装置を実装するテープキャリアのフィンガーの
改良に関するものである。
し従来の技術] 半導体装置をプリント基板等に高密度実装するための表
面実装方式においては、一般に、テープキャリアに設け
た切欠穴に半導体装置を配設し、半導体装置とテープキ
ャリアに設けた多数のフィンガーとを接続したのち所望
の大きさに切断し、これをプリント基部等に搭載してそ
の配線パターンと各フィンガーとをそれぞれ接続するよ
うにし5ている(例えば特公昭6l−5955G号参照
)。
第2図は従来のテープキャリアのフィンガーと半導体装
置との接続例を示す平面図である。図において、1は例
えばポリミイドフィルムからなるテープキャリアで、長
さ方向に適宜間隔で半導体装置を設置する切欠穴2が設
けられている。3は切欠穴2の四辺においてポリミイド
フィルム上に形成された多数のフィンガーで、このフィ
ンガー3は例えば銅箔のエツチング等により微小間隙を
隔て\形成されており、各フィンガー3の先端部はそれ
ぞれ切欠穴2内に突出している(以下この突出部をオー
バーハング部3aという)。4はテープキャリア1の両
縁部に設けられたスプロケットホール、5は切欠部2内
に配設された半導体装置であるO 上記のような実装構造においては、第3図及び第4図に
示すように1.テープキャリア1の切欠穴2内に半導体
装置5を配設して各フィンガー3のオーバーハング部3
aの先端部を半導体装置5に接続し、例えば−点鎖線6
の位置からプレス、カッタ等により切断する。そして多
数のフィンガー3が接続された半導体装置5をプリント
基板等に搭載し、各フィンガー3をプリント基板等の配
線パターンにそれぞれ接続する。
[発明が解決しようとする課題] 上記のような半導体装置の実装構造においては、テープ
キャリア1に形成された各フィンガー3のオーバーハン
グ部3aは、第4図に示すようにノ1−フエッチングに
より他の部分より薄く形成されており、またその幅はボ
リミイドフイルム上に形成された部分を含めて同じ幅(
通常70〜100μff1)であって、今後さらに細く
なる傾向にある。
このため、プリント基板等に実装する際に半導体装置5
とプリント基板等との熱膨張率の差により、フィンガー
3のオーバーハング部3aに歪が発生し、変形したりク
ラックを生じて切断されることがあった。またテープキ
ャリア1から切断する際もオーバーハング部3aが変形
したり、切断されることもある。
本発明は、上記のような問題点を解決すべくなされたも
ので、テープキャリアから切断する際、あるいはプリン
ト基板等へ接続する際に、変形や切断されるおそれのな
いフィンガーを備えたテープキャリアによる半導体装置
の実装構造を得ることを目的としたものである。
[課題を解決するための手段] 本発明は、上記の目的を達成すべくなされたもので、フ
ィンガーのオーバーハング部の基部の幅が、該フィンガ
ーの先端部の幅の2〜3倍になるように先端部から基部
に向って徐々に拡大したことを特徴とするものである。
[作 用コ フィンガーのオーバーハング部の幅を広くシたので強度
が増し、このためテープキャリアからの切断時あるいは
プリント基板等への実装時に、フィンガーが変形したり
切断したりすることがない。
[発明の実施例コ 第1図は本発明実施例の要部を示す平面図である。なお
、第2図〜第4図の従来例と同−又は相当部分には同じ
符号を付し、説明を省略する。
本発明においては、図に示すようにフィンガー3のオー
バーハング部3aの幅を、先端部から基部方向に向って
徐々に拡大するように形成したもので、実施例では、半
導体装置5の端面部に対向するフィンガー3の幅W1が
70μIの場合、切欠穴2の端部におけるフィンガー3
の基部の幅W2を100〜200μ11即ち、2〜3倍
とした。なお、ポリミイドフィルムに形成したフィンガ
ー3の幅も、オーバーハング部3aの基部の幅とはゾ等
しく形成しである。
次に、上記のように構成した本発明に係るフィンガー3
と、従来のフィンガーとの比較試験の結果を説明する。
(1)プルアップ試験機により強度試験を行なったとこ
ろ、従来のフィンガー(オーバーハング部3aの全長に
亘って幅70μmのもの)は20〜30gであったが、
本発明に係るフィンガーは30〜40gであり、大幅に
向上したことがわかった。
(2)フィンガーを接続した半導体装置各100個につ
いて、−20℃で30分、常温で10分、+85℃で3
0分間のサイクルで、それぞれ温度衝撃試験を行なった
結果を表1に示す。
表1 表1から明らかなように、従来のフィンガーは200サ
イクル付近から切断が始まり、1000すイクルでは6
8個(約70%)が切断して不良品になった。これに対
して本発明に係るフィンガーは、500サイクルで1個
(1%)の切断があり、1000サイクルまで上げても
切断して不良品になったのは僅かに4個(4%)であっ
た。
(3)従来は、プリント基板等へ実装する際にフィンガ
ー切断による不良品が3〜5%発生していたが、本発明
によりこのような不良品の発生は皆無になった。
[発明の効果] 以上の説明から明らかなように、本発明によれば、フィ
ンガーのオーバーハング部の基部の幅を、フィンガーの
先端部の幅の2〜3倍になるように先端部から基部に向
って徐々に拡大したので、オーバーハング部の強度が増
し、実装的等にフィンガーが変形したり切断したりする
ことがなくなった。このため不良率が大幅に減少し、製
品の生産性を向上させると共に、信頼性を高めることが
できた。
【図面の簡単な説明】
第1図は本発明実施例の要部を示す平面図、第2図は従
来のテープキャリアへ半導体装置を実装した状態を示す
平面図、第3図はその要部の拡大平面図、第4図は第3
図の縦断面図である。 1:テープキャリア、2:切欠穴、3:フィンガー、3
aニオ−バーハング部、5:半導体装置。

Claims (1)

  1. 【特許請求の範囲】  テープキャリアの切欠部に半導体装置を配設し、該半
    導体装置と前記テープキャリアの切欠部に突出して設け
    た多数のフィンガーとを接続したのちその外周を切断し
    てなる半導体装置の実装構造において、 前記各フィンガーを、前記切欠部に突出した部分の基部
    の幅が該フィンガーの先端部の幅の2〜3倍になるよう
    に先端部から基部に向って徐々に拡大して構成したこと
    を特徴とする半導体装置の実装構造。
JP63027621A 1988-02-10 1988-02-10 半導体装置の実装構造 Pending JPH01204437A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63027621A JPH01204437A (ja) 1988-02-10 1988-02-10 半導体装置の実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63027621A JPH01204437A (ja) 1988-02-10 1988-02-10 半導体装置の実装構造

Publications (1)

Publication Number Publication Date
JPH01204437A true JPH01204437A (ja) 1989-08-17

Family

ID=12226017

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63027621A Pending JPH01204437A (ja) 1988-02-10 1988-02-10 半導体装置の実装構造

Country Status (1)

Country Link
JP (1) JPH01204437A (ja)

Similar Documents

Publication Publication Date Title
US5386625A (en) Tab type IC assembling method and an IC assembled thereby
EP0493870B1 (en) A TAB package and a liquid-crystal panel unit using the same
JPH01204437A (ja) 半導体装置の実装構造
US5152054A (en) Method of making film carrier structure for integrated circuit tape automated bonding
JP2768111B2 (ja) Tab−集積回路の製造方法およびその製造方法のためのtabテープ
JPS5931091A (ja) 混成集積回路装置
JPH02271546A (ja) 半導体装置の実装構造
JP2923012B2 (ja) プリント配線板
JPH0750464A (ja) カットスルーホール基板及びその製造方法
JPS61189688A (ja) プリント回路基板
JPS63142694A (ja) プリント配線板
JP2637369B2 (ja) 電子部品のテーピング方法
JPH0497537A (ja) 半導体装置の実装方法
JPH01158793A (ja) チップ部品取付装置
JPH06342963A (ja) プリント配線板及びその分割方法
JPH07297507A (ja) プリント基板
JPH05160542A (ja) フレキシブルプリント基板の製造方法
JP2001121490A (ja) 表面実装部品用プリント配線板の製造方法
JPS63254756A (ja) リ−ドフレ−ムの製造方法
JPS6050932A (ja) 半導体チップの実装方法
JPH0317236B2 (ja)
JPH05218688A (ja) 半導体装置の実装基板への実装方法
JPH03283643A (ja) リードフレームの製造方法
JPH0558661B2 (ja)
JPH0498843A (ja) Lsiの実装方法