JPS63254756A - リ−ドフレ−ムの製造方法 - Google Patents

リ−ドフレ−ムの製造方法

Info

Publication number
JPS63254756A
JPS63254756A JP62088647A JP8864787A JPS63254756A JP S63254756 A JPS63254756 A JP S63254756A JP 62088647 A JP62088647 A JP 62088647A JP 8864787 A JP8864787 A JP 8864787A JP S63254756 A JPS63254756 A JP S63254756A
Authority
JP
Japan
Prior art keywords
pattern
frame
dam bar
pitch
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62088647A
Other languages
English (en)
Inventor
Takashi Nagate
隆 長手
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP62088647A priority Critical patent/JPS63254756A/ja
Publication of JPS63254756A publication Critical patent/JPS63254756A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、デュアルインラインパッケージ(以下DI
Pと表示する)の集積回路のリードフレームで、インタ
ーデシテート(interdigitate)構造のも
のの製造方法に関するものである。
〔従来の技術〕
DIPの集積回路のリードフレームは、基板材の有効利
用という観点から、インターデジディト構造と呼ばれる
。外部リードが隣りの部分の外部リードと互いに入シ込
んだ構造が採られることが多い。
しかし、従来のスタンピング加工あるいはエツチング加
工では、形成できるパターン間の最小間隔幅はリードフ
レーム材の板厚の8割程度が限度である。
例えば、板厚が0.25 wsの場合は、最小間隔幅は
約0.2m、板厚が0.15fiの場合は、最小間隔幅
は約0.12mが限度である。
2、54 ヒツチDIP 14ピンの集積回路のリード
フレームのようにリードピッチが比較的広いものは、従
来のスタンピング加工あるいはエツチング加工のみによ
る方法でも、上記制限の影響を受けることなく、インタ
ーデシテート構造を採ることができるが、1.778ピ
ツチ DIP 22ピンの集積回路のようにピッチの狭
いもののリードフレームは従来の方法では、インターデ
シテート構造ヲ採ることが難しく、22ピンでインター
デシテート構造を採る場合は、ピッチ寸法の共通性を保
つことができなくカリ、幅寸法の異なるものとなり、こ
の寸法に適合するモールド金型、トリム/フォーミング
装置々どが、新たに必要となシ、コストの増大を招く。
第2図に示す構造を採ると、ピッチ寸法の共通性を保つ
ことができるが、図に示すように、外部リードが短くカ
リ、基板への半田付は時に、当該半導体装置を外部リー
ドで固定するのが難しく、作業性が悪くなる。
図において、1はグイアイランド、2は内部リード、3
はダム/J−14は外部リード、5はガイド穴である。
〔発明が解決しようとする問題点〕
以上のように、DIP用のリードフレームは、ピッチが
狭くなると、従来の方法では、インターデジディト構造
を採ることができないという問題ががあった。
この発明は上記の問題を解消するためになされたもので
、インターデシテート構造でピッチの狭いものの製造方
法を提供すること全目的とする。
〔問題点を解決するmめの手段〕
この発明の製造方法は、スタンピング加工あるいはエツ
チング加工によって、外部リード部分金除く全ての部分
が最終形状のパターンからなり、外部リード部分が相対
するダムバーに跨がり中心線で切断するとそれぞれのダ
ムバーに連結する外部リードに分離できる中間形状のツ
ヤターンからなるフレームを形成し、上記外部リード部
分の中間形状のパターンの切断を切断幅を小さくできる
レーザビーム加工によって行なうこととし几ものである
〔発明の実施例〕
以下、第1図によってこの発明の方法について説明する
図において、1,2.3.5は第2図の同一符号が示す
部分と同一の部分を示し、4aは相対するダムバー3に
跨がシ破線で示す部分で切断するとそれぞれのダムバー
3に連結する外部リードに分離するパターンである。
スタンピング加工あるいはエツチング加工によって、図
に示すよう力、外部リード部分を除くグイアイランド1
、内部リード2、ダムバー3、ガイド穴5力とが最終形
状のパターンからなり、外部リード部分が相対するダイ
パー3に連結する2個の外部リードが一体と彦っ九パタ
ーン4aからなるフレームを形成し、ガイド穴5を位置
決めの基準とし、レーザビーム加工によって、ノぐター
ン4aの破線での切断を行ない、個々の外部リードに分
離する。
レーザビーム加工は、−板ずつ行々ってもよいし、重ね
合わせて複数板を同時に行なうこともできる。
レーザビーム加工は0.05〜0.1震幅の間隔で切断
できるために、上記方法によって、1.778ピツチD
IP 22ピンの集積回路のリードフレームにインター
デシテート構造を採ることができる。
上記方法は、レーザビーム加工する部分子、限定し九の
で、熱歪みなどによるフレームの変形が少々い。
また、ピッチ寸法の共通性を保つことができ、フレーム
幅が同じに力るために、従来のフレーム製作工程に組み
込むことができるとともに、?ンダー、モールド用の設
備を変更する必要がない。
〔発明の効果〕
上記説明のとおり、この発明によれば、DIP用のリー
ドフレームについて、ピッチの狭い場合もピッチ寸法の
共通性を保った状態で、インターデシテート構造を採る
ことが可能とカシ、従来、何らかの欠陥をもつ状態でし
か実現できなかったピッチの狭いものの基板材の有効利
用が可能とカシ、実用上の効果大である。
【図面の簡単な説明】
第1図はこの発明の方法を示すためのフレームの一例を
示す平面図、第2図は従来の一方法によるDIP用のピ
ッチの狭いリードフレームの一例を示す平面図である。 1・・・グイアイランド、2・・・内部リード、3・・
・ダムバー、4a・・・外部リード部分のパターン、5
・・・ガイ ド穴 々お図中同一符号は同一の部分を示す。

Claims (1)

    【特許請求の範囲】
  1. デュアルインラインパッケージ用でインターデシテート
    構造のリードフレームの製造方法で、スタンピング加工
    あるいはエッチング加工によって外部リード部分を除く
    全ての部分が最終形状のパターンからなり外部リード部
    分が相対するダムバーに跨がり中心線で切断するとそれ
    ぞれのダムバーに連結する外部リードに分離できる中間
    形状のパターンからなるフレームを形成し、上記外部リ
    ード部分の中間形状のパターンの切断をレーザビーム加
    工によって行なうリードフレームの製造方法。
JP62088647A 1987-04-13 1987-04-13 リ−ドフレ−ムの製造方法 Pending JPS63254756A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62088647A JPS63254756A (ja) 1987-04-13 1987-04-13 リ−ドフレ−ムの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62088647A JPS63254756A (ja) 1987-04-13 1987-04-13 リ−ドフレ−ムの製造方法

Publications (1)

Publication Number Publication Date
JPS63254756A true JPS63254756A (ja) 1988-10-21

Family

ID=13948611

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62088647A Pending JPS63254756A (ja) 1987-04-13 1987-04-13 リ−ドフレ−ムの製造方法

Country Status (1)

Country Link
JP (1) JPS63254756A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03123063A (ja) * 1989-10-05 1991-05-24 Seiko Epson Corp 半導体装置用リードフレーム及びその製造方法
US5721323A (en) * 1990-05-21 1998-02-24 The Dow Chemical Company Cure inhibited epoxy resin compositions and laminates prepared from the compositions

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03123063A (ja) * 1989-10-05 1991-05-24 Seiko Epson Corp 半導体装置用リードフレーム及びその製造方法
US5721323A (en) * 1990-05-21 1998-02-24 The Dow Chemical Company Cure inhibited epoxy resin compositions and laminates prepared from the compositions

Similar Documents

Publication Publication Date Title
JP4023971B2 (ja) チップ型半導体装置
JPS63254756A (ja) リ−ドフレ−ムの製造方法
JPH06179088A (ja) 金属板の加工方法およびリードフレームの製造方法
JPS61170053A (ja) 半導体装置用リ−ドフレ−ム
JPS6248053A (ja) 半導体装置用リ−ドフレ−ムの製造方法
JPS63283147A (ja) 半導体装置
JPH0770663B2 (ja) 多面付けエツチング製品
JP2911286B2 (ja) 回路基板の製造方法
JP2741787B2 (ja) リードフレーム切断方法
JP2923012B2 (ja) プリント配線板
JP2859768B2 (ja) 高集積リードフレームの製造方法
JPH02302068A (ja) トランスファーモールド型混成集積回路
KR100276275B1 (ko) 인쇄회로기판 가공방법
JPH03296253A (ja) リードフレーム
JPH04206675A (ja) ヒートシンク付きプリント配線板
JPH0435086A (ja) 端面スルーホール基板の切断方法
JPH0389587A (ja) 可撓性回路基板集合体及びその製造法
JP2784352B2 (ja) リードフレームの製造方法
JPS62115853A (ja) リ−ドフレ−ムの製造方法
JPS63115355A (ja) 樹脂封止製品用リ−ドフレ−ム
JPH05190719A (ja) 多ピンリードフレームの製造方法
JP2000068613A (ja) ハイブリット集積回路装置の製造方法
JPS5810889A (ja) 多数個取り基板の分割方法
JPH07211835A (ja) リードフレームの製造方法
JPH04333271A (ja) リードフレーム及びその製造方法と半導体装置