JPH04333271A - リードフレーム及びその製造方法と半導体装置 - Google Patents
リードフレーム及びその製造方法と半導体装置Info
- Publication number
- JPH04333271A JPH04333271A JP10294591A JP10294591A JPH04333271A JP H04333271 A JPH04333271 A JP H04333271A JP 10294591 A JP10294591 A JP 10294591A JP 10294591 A JP10294591 A JP 10294591A JP H04333271 A JPH04333271 A JP H04333271A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- plating layer
- semiconductor device
- solder
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 239000004065 semiconductor Substances 0.000 title claims description 23
- 238000007747 plating Methods 0.000 claims abstract description 70
- 229910000679 solder Inorganic materials 0.000 claims abstract description 27
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims abstract description 20
- 229910052709 silver Inorganic materials 0.000 claims abstract description 20
- 239000004332 silver Substances 0.000 claims abstract description 20
- 239000000463 material Substances 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims abstract description 11
- 229910052751 metal Inorganic materials 0.000 claims abstract description 6
- 239000002184 metal Substances 0.000 claims abstract description 6
- 239000010970 precious metal Substances 0.000 claims abstract 2
- 239000011347 resin Substances 0.000 claims description 9
- 229920005989 resin Polymers 0.000 claims description 9
- 238000007789 sealing Methods 0.000 claims description 9
- 238000005452 bending Methods 0.000 claims description 4
- 238000011109 contamination Methods 0.000 abstract description 2
- 238000005476 soldering Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000003754 machining Methods 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000010924 continuous production Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はリードフレーム及びその
製造方法と半導体装置に関するものである。
製造方法と半導体装置に関するものである。
【０００２】
【従来の技術】従来の半導体装置は図５に示すように銀
めっき層２が表面に形成されたアイランド１ａに半導体
チップ３がダイボンドされ、半導体チップ３は金属細線
４にて表面に銀めっき層２ｂ，２ｃが形成されたリード
１ｂ，１ｃに結線されている。さらに封止樹脂部５にて
封止され、樹脂封止部５の両側面中央から露出した外部
リード１ｂ，１ｃである表面全面に半田めっき層６が形
成されている。従来の半導体装置はこのような構造を得
るために、図６又は図７に示すリードフレーム１Ａ，１
Ｂを用いて製造されている。図６のリードフレーム１Ａ
は半導体チップをダイボンド，ワイヤボンドする部分の
みに部分銀めっき層を形成しているが、このリードフレ
ーム１Ａはリードフレーム幅と同等又は若干幅広の金属
条をプレス加工して形状し、ついでスポット銀めっき層
形成工程で銀めっき層２をリードフレーム上の所定の位
置に析出させて製作する。
めっき層２が表面に形成されたアイランド１ａに半導体
チップ３がダイボンドされ、半導体チップ３は金属細線
４にて表面に銀めっき層２ｂ，２ｃが形成されたリード
１ｂ，１ｃに結線されている。さらに封止樹脂部５にて
封止され、樹脂封止部５の両側面中央から露出した外部
リード１ｂ，１ｃである表面全面に半田めっき層６が形
成されている。従来の半導体装置はこのような構造を得
るために、図６又は図７に示すリードフレーム１Ａ，１
Ｂを用いて製造されている。図６のリードフレーム１Ａ
は半導体チップをダイボンド，ワイヤボンドする部分の
みに部分銀めっき層を形成しているが、このリードフレ
ーム１Ａはリードフレーム幅と同等又は若干幅広の金属
条をプレス加工して形状し、ついでスポット銀めっき層
形成工程で銀めっき層２をリードフレーム上の所定の位
置に析出させて製作する。
【０００３】図７は半導体チップをダイボンド，ワイヤ
ボンドする部分に銀めっき層２を形成し、樹脂封止肯定
後に外部リード１ｂ，１ｃの表面に半田めっき層６ａ〜
６ｃを形成している。これも、図６の場合と同様にプレ
ス加工した後にスポット銀めっき肯定を行なって、銀め
っき層２を析出させ、さらに外部リード１ｂ，１ｃの表
面にスポット半田めっき工程を行なって半田めっき層６
ａ〜６ｃを所定の位置に析出させて、製作する。このリ
ードフレーム１Ｂは既に半田めっき層６ａ〜６ｃが形成
されているので、図６のリードフレーム１Ａの場合のよ
うに樹脂封止後に改めて半田めっき層６ａ〜６ｃを形成
する必要がない。最近はこのようなリードフレームも使
用され始めている。
ボンドする部分に銀めっき層２を形成し、樹脂封止肯定
後に外部リード１ｂ，１ｃの表面に半田めっき層６ａ〜
６ｃを形成している。これも、図６の場合と同様にプレ
ス加工した後にスポット銀めっき肯定を行なって、銀め
っき層２を析出させ、さらに外部リード１ｂ，１ｃの表
面にスポット半田めっき工程を行なって半田めっき層６
ａ〜６ｃを所定の位置に析出させて、製作する。このリ
ードフレーム１Ｂは既に半田めっき層６ａ〜６ｃが形成
されているので、図６のリードフレーム１Ａの場合のよ
うに樹脂封止後に改めて半田めっき層６ａ〜６ｃを形成
する必要がない。最近はこのようなリードフレームも使
用され始めている。
【０００４】
【発明が解決しようとする課題】この従来のリードフレ
ームを用いた半導体装置では、めっき層処理をリードフ
レーム状態での銀めっき層形成工程と樹脂封止後の半田
めっき層形成工程との２回必要になり、コストアップを
招いている上に樹脂封止後のめっき処理による半導体装
置の信頼度低下をきたすこともある。
ームを用いた半導体装置では、めっき層処理をリードフ
レーム状態での銀めっき層形成工程と樹脂封止後の半田
めっき層形成工程との２回必要になり、コストアップを
招いている上に樹脂封止後のめっき処理による半導体装
置の信頼度低下をきたすこともある。
【０００５】一方、図７に示したリードフレームではリ
ードフレーム状態で銀めっき層と半田めっき層の付着領
域が近接している。これは特に最近のＳＭＴ対応の半導
体装置の場合に顕著である。そのため、両方のめっき層
がオーバーラップしたり、相互のめっき液によるそれぞ
れのめっき表面が汚染するため、用途が非常に制限され
ていた。さらに半田めっき層が外部リード全面に付着す
るため、その後の外部リード曲げ，切断加工の際に半田
めっき屑が発生してリード間ショートなどの不良発生の
原因になっていた。
ードフレーム状態で銀めっき層と半田めっき層の付着領
域が近接している。これは特に最近のＳＭＴ対応の半導
体装置の場合に顕著である。そのため、両方のめっき層
がオーバーラップしたり、相互のめっき液によるそれぞ
れのめっき表面が汚染するため、用途が非常に制限され
ていた。さらに半田めっき層が外部リード全面に付着す
るため、その後の外部リード曲げ，切断加工の際に半田
めっき屑が発生してリード間ショートなどの不良発生の
原因になっていた。
【０００６】
【課題を解決するための手段】本発明のリードフレーム
の製造方法は、プレス金型によるリードフレーム加工前
に銀めっき層と半田めっき層を形成されている。また本
発明のリードフレームは、銀めっき層，半田めっき層と
もリードフレーム加工前の素材条の長手方向に大して平
行な帯状のストライプめっき層を有している。また半田
めっき層は半導体装置の外部リードの先端部に相当する
部分のみに形成されている。
の製造方法は、プレス金型によるリードフレーム加工前
に銀めっき層と半田めっき層を形成されている。また本
発明のリードフレームは、銀めっき層，半田めっき層と
もリードフレーム加工前の素材条の長手方向に大して平
行な帯状のストライプめっき層を有している。また半田
めっき層は半導体装置の外部リードの先端部に相当する
部分のみに形成されている。
【０００７】
【実施例】次に本発明について図面を参照して説明する
。図１は本発明の半導体装置の第１の実施例の断面図、
図２（ａ），（ｂ）はそれぞれ本実施例に用いたリード
フレームの平面図およびＡ−Ａ線断面図である。図１に
示した半導体装置は、外部リード１ｂ，１ｃの先端部の
下面と端面だけが半田めっき層６ａによって部分的に被
覆されている。外部リード部１ｂ，１ｃの上面及び樹脂
封止部５の近傍はリードフレーム素材１が露出している
。
。図１は本発明の半導体装置の第１の実施例の断面図、
図２（ａ），（ｂ）はそれぞれ本実施例に用いたリード
フレームの平面図およびＡ−Ａ線断面図である。図１に
示した半導体装置は、外部リード１ｂ，１ｃの先端部の
下面と端面だけが半田めっき層６ａによって部分的に被
覆されている。外部リード部１ｂ，１ｃの上面及び樹脂
封止部５の近傍はリードフレーム素材１が露出している
。
【０００８】このような半導体装置は、図２に示したリ
ードフレーム１を用いて製造する。このリードフレーム
１は、アイランド１ａと外部リード１ｂ，１ｃのアイラ
ンド部に対向して配置されている端部近傍に銀めっき層
２が形成され、リード１ｂ，１ｃの外部先端裏面及び端
面に半田めっき層６ａが形成されている。図３（ａ）〜
（ｄ）は本発明のリードフレームの製造工程を説明する
ために工程順に示すリードフレームの平面図である。図
３（ａ）に示すように５００ｍから１０００ｍの長さで
コイル状に曲かれているリードフレーム素材状である４
２合金条をコイルから矢印方向に順次送り出して、次に
プレス加工を行なってパイロット穴７加工と外部リード
端面用スリット８の加工を行ないながら、リードフレー
ム素材条１１を形成しコイルにも巻き取る。
ードフレーム１を用いて製造する。このリードフレーム
１は、アイランド１ａと外部リード１ｂ，１ｃのアイラ
ンド部に対向して配置されている端部近傍に銀めっき層
２が形成され、リード１ｂ，１ｃの外部先端裏面及び端
面に半田めっき層６ａが形成されている。図３（ａ）〜
（ｄ）は本発明のリードフレームの製造工程を説明する
ために工程順に示すリードフレームの平面図である。図
３（ａ）に示すように５００ｍから１０００ｍの長さで
コイル状に曲かれているリードフレーム素材状である４
２合金条をコイルから矢印方向に順次送り出して、次に
プレス加工を行なってパイロット穴７加工と外部リード
端面用スリット８の加工を行ないながら、リードフレー
ム素材条１１を形成しコイルにも巻き取る。
【０００９】次にめっき工程に入る。図３（ｂ）に示す
ようにめっき層は連続的にコイルを矢印方向に巻き戻し
ながら、素材の一方の面は全面にマスクテープを貼り、
他方の面は非めっき面だけが開孔したマスクテープを貼
り付け、そのままめっき前処理層に送り出され、さらに
銀めっき層に送られてめっき金属を電着させた後洗浄し
、マスクテープを剥しながらコイル状に巻き取る。
ようにめっき層は連続的にコイルを矢印方向に巻き戻し
ながら、素材の一方の面は全面にマスクテープを貼り、
他方の面は非めっき面だけが開孔したマスクテープを貼
り付け、そのままめっき前処理層に送り出され、さらに
銀めっき層に送られてめっき金属を電着させた後洗浄し
、マスクテープを剥しながらコイル状に巻き取る。
【００１０】次にスリット８と隣接するスリット８の間
に帯状の銀めっき層２を形成する。また、同様に図３（
ｃ）に示すように、上・下列を除いてスリット８を囲む
ように半田めっき層６ａを電着する。次に図３（ｄ）に
示すように打ち抜きプレス加工を行なって、リードフレ
ーム１３を作成する。ここでアイランド１ａ，外部リー
ド１ｂ，１ｃ等が形成される。これを適宣なサイズに切
断してリードフレームとする。
に帯状の銀めっき層２を形成する。また、同様に図３（
ｃ）に示すように、上・下列を除いてスリット８を囲む
ように半田めっき層６ａを電着する。次に図３（ｄ）に
示すように打ち抜きプレス加工を行なって、リードフレ
ーム１３を作成する。ここでアイランド１ａ，外部リー
ド１ｂ，１ｃ等が形成される。これを適宣なサイズに切
断してリードフレームとする。
【００１１】図４は本発明の第２の実施例の半導体装置
の断面図である。外部リードの折り曲げ加工部より先端
部のリード上，下，側面，端部に半田めっき層６ａ，６
ｂが形成されている。これは外部リードの幅が狭くて長
さが短かいので、プリント基板に半田付けするための十
分な半田付面積が確保できない場合に、半田付け強度が
改善される。本実施例に用いるリードフレームを製造す
る上で前述の第１の実施例と異なる点はパイロット穴加
工の時にスリットではなく、外部リード先端部（非めっ
き領域）も同時に加工することと、半田めっき層を形成
する際に素材の両面ともに開孔したマスクテープを貼り
付けることがある。
の断面図である。外部リードの折り曲げ加工部より先端
部のリード上，下，側面，端部に半田めっき層６ａ，６
ｂが形成されている。これは外部リードの幅が狭くて長
さが短かいので、プリント基板に半田付けするための十
分な半田付面積が確保できない場合に、半田付け強度が
改善される。本実施例に用いるリードフレームを製造す
る上で前述の第１の実施例と異なる点はパイロット穴加
工の時にスリットではなく、外部リード先端部（非めっ
き領域）も同時に加工することと、半田めっき層を形成
する際に素材の両面ともに開孔したマスクテープを貼り
付けることがある。
【００１２】
【発明の効果】以上説明したように本発明のリードフレ
ーム及び半導体装置は、銀めっき層と半田めっき層がそ
れぞれの裏面に施工されているか又は十分な間隔をとっ
て施工されているので、表面の銀めっき層と半田めっき
層がオーバーラップしたり、それぞれのめっき液による
汚染がほとんど回避できる。一方、連続した帯状めっき
工程であるのでリードフレーム素材をめっき次に停止さ
せることなく連続生産を行え、従来の約１／５〜１／２
の作業時間を短縮することができる。
ーム及び半導体装置は、銀めっき層と半田めっき層がそ
れぞれの裏面に施工されているか又は十分な間隔をとっ
て施工されているので、表面の銀めっき層と半田めっき
層がオーバーラップしたり、それぞれのめっき液による
汚染がほとんど回避できる。一方、連続した帯状めっき
工程であるのでリードフレーム素材をめっき次に停止さ
せることなく連続生産を行え、従来の約１／５〜１／２
の作業時間を短縮することができる。
【００１３】このリードフレームを用いた半導体装置は
、外部リードの必要な部分だけに半田めっきが施工され
ており、外部リードを折り曲げ加工する個所には施工さ
れていないので、折り曲げ加工時他の取り扱いによって
半田屑が発生する可能性は非常に低くなり、品質向上に
顕著な効果を有している。
、外部リードの必要な部分だけに半田めっきが施工され
ており、外部リードを折り曲げ加工する個所には施工さ
れていないので、折り曲げ加工時他の取り扱いによって
半田屑が発生する可能性は非常に低くなり、品質向上に
顕著な効果を有している。
【図１】本発明の第１の実施例の断面図である。
【図２】（ａ），（ｂ）はそれぞれ図１の半導体装置に
使用されるリードフレームの部分平面部およびＡ−Ａ線
断面図である。
使用されるリードフレームの部分平面部およびＡ−Ａ線
断面図である。
【図３】図２のリードフレームの製造方法を説明するた
めの工程順のリードフレームの部分平面図である。
めの工程順のリードフレームの部分平面図である。
【図４】本発明の第２の実施例の断面図である。
【図５】従来の半導体装置の一例の断面図である。
【図６】図５の半導体装置に使用されるリードフレーム
の部分平面図である。
の部分平面図である。
【図７】図５の半導体装置に使用される他のリードフレ
ームの部分平面図である。
ームの部分平面図である。
１ リードフレーム
２ 銀めっき層
３ 半導体チップ
４ 金属細線
５ 封止樹脂部
６ 半田めっき層
７ パイロット穴
８ スリット
１１〜１４ リードフレーム
Claims (3)
- 【請求項１】 リードフレーム素材条の一方の表面に
帯状の貴金属めっき層が形成され、少なくともその反対
側の表面に帯状の異なる種類の金属めっき層が形成され
たリードフレーム素材を打ち抜きプレス加工したことを
特徴とするリードフレームの製造方法。 - 【請求項２】 リードフレームの長手方向に対し直交
する形状のめっき層を有し、該めっき金属層はアイラン
ド近傍部の銀めっき層と外部リードの先端部の半田めっ
き層を含むことを特徴とするリードフレーム。 - 【請求項３】 リードフレームの外部リードの折り曲
げ加工部から先端部の下面及び端部のみ又は先端部上・
下面及び側面のみに半田めっき層が形成されており、少
くとも前記折り曲げ加工部と樹脂封止部との間は前記リ
ードフレームの表面が露出することを特徴とする半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10294591A JPH04333271A (ja) | 1991-05-09 | 1991-05-09 | リードフレーム及びその製造方法と半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10294591A JPH04333271A (ja) | 1991-05-09 | 1991-05-09 | リードフレーム及びその製造方法と半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04333271A true JPH04333271A (ja) | 1992-11-20 |
Family
ID=14340964
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10294591A Pending JPH04333271A (ja) | 1991-05-09 | 1991-05-09 | リードフレーム及びその製造方法と半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04333271A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015141114A1 (ja) * | 2014-03-19 | 2015-09-24 | パナソニックＩｐマネジメント株式会社 | 電子部品 |
-
1991
- 1991-05-09 JP JP10294591A patent/JPH04333271A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015141114A1 (ja) * | 2014-03-19 | 2015-09-24 | パナソニックＩｐマネジメント株式会社 | 電子部品 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3559285A (en) | Method of forming leads for attachment to semi-conductor devices | |
| US4343083A (en) | Method of manufacturing flexible printed circuit sheets | |
| EP1406300B1 (en) | Method of manufacturing a lead frame | |
| JP6863846B2 (ja) | 半導体素子搭載用基板及びその製造方法 | |
| TWI787343B (zh) | 半導體元件搭載用基板及其製造方法 | |
| JPH04333271A (ja) | リードフレーム及びその製造方法と半導体装置 | |
| US5639014A (en) | Integral solder and plated sealing cover and method of making same | |
| JP2918073B2 (ja) | リードフレームの製造方法 | |
| JPS6248053A (ja) | 半導体装置用リ−ドフレ−ムの製造方法 | |
| JP2586352B2 (ja) | 半導体装置用リード切断装置 | |
| JP2524645B2 (ja) | リ―ドフレ―ムおよびその製造方法 | |
| JP3230318B2 (ja) | 半導体装置用リードフレーム | |
| JPH04103154A (ja) | 半導体装置及びその製造方法及びその実装方法 | |
| JPH02302068A (ja) | トランスファーモールド型混成集積回路 | |
| JP3294312B2 (ja) | ジャンパーチップの製造方法 | |
| JPH04171854A (ja) | 半導体装置用リードフレーム | |
| TW202145458A (zh) | 引線框架 | |
| JPH01147848A (ja) | Ｉｃ用リードフレームの製造方法 | |
| JPH0922824A (ja) | 高周波コイル及びその製造方法 | |
| JPH04162466A (ja) | 半導体装置用リードフレーム | |
| JP3632719B2 (ja) | リードフレーム及びリードフレームの製造方法 | |
| JPH07211835A (ja) | リードフレームの製造方法 | |
| JPH0141034B2 (ja) | ||
| JPS61168947A (ja) | 半導体装置の製造方法およびそれに用いるリ−ドフレ−ム | |
| JPH03296255A (ja) | スタンピング用材料 |