JPH05218688A - 半導体装置の実装基板への実装方法 - Google Patents
半導体装置の実装基板への実装方法Info
- Publication number
- JPH05218688A JPH05218688A JP4021265A JP2126592A JPH05218688A JP H05218688 A JPH05218688 A JP H05218688A JP 4021265 A JP4021265 A JP 4021265A JP 2126592 A JP2126592 A JP 2126592A JP H05218688 A JPH05218688 A JP H05218688A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- pad
- mounting
- circuit board
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
Abstract
(57)【要約】
【目的】 実装基板に形成されるパッドを、基板表面に
対して段差が生じるように構成し、確実、かつ容易な組
立を可能にする。 【構成】 外部リードを有する面実装型半導体装置の実
装基板への実装方法において、実装基板１１に凹部１２
を形成し、その凹部１２内にその実装基板面より低くな
るように導体パッド１２の面を形成し、その導体パッド
面にＱＦＰタイプＩＣ１４の外部リード１５を接続す
る。
対して段差が生じるように構成し、確実、かつ容易な組
立を可能にする。 【構成】 外部リードを有する面実装型半導体装置の実
装基板への実装方法において、実装基板１１に凹部１２
を形成し、その凹部１２内にその実装基板面より低くな
るように導体パッド１２の面を形成し、その導体パッド
面にＱＦＰタイプＩＣ１４の外部リード１５を接続す
る。
Description
【０００１】
【産業上の利用分野】本発明は、外部リードを有する面
実装型半導体装置の実装基板への実装方法、特に、ＱＦ
Ｐ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）タイプＩＣ
の実装用パッドの形成方法に関するものである。
実装型半導体装置の実装基板への実装方法、特に、ＱＦ
Ｐ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）タイプＩＣ
の実装用パッドの形成方法に関するものである。
【０００２】
【従来の技術】従来、このような分野の技術としては、
例えば、以下に示すようなものがあった。図４はかかる
従来の面実装型ＩＣ用パッド上にＱＦＰタイプＩＣを搭
載した図である。
例えば、以下に示すようなものがあった。図４はかかる
従来の面実装型ＩＣ用パッド上にＱＦＰタイプＩＣを搭
載した図である。
【０００３】この図に示すように、実装基板１上にはパ
ッド２が形成され、そのパッド２にＱＦＰタイプＩＣ３
のリード４が接続されるようになっていた。
ッド２が形成され、そのパッド２にＱＦＰタイプＩＣ３
のリード４が接続されるようになっていた。
【０００４】
【発明が解決しようとする課題】しかしながら、以上述
べた従来の方法では基板組立時において、ＱＦＰタイプ
ＩＣのピン数が多くなるにつれて、パッドとＩＣピンと
の間にずれが生じ易くなり、ＩＣのパッド上への搭載が
困難となるため、組立の作業工数が多くなるといった欠
点があった。
べた従来の方法では基板組立時において、ＱＦＰタイプ
ＩＣのピン数が多くなるにつれて、パッドとＩＣピンと
の間にずれが生じ易くなり、ＩＣのパッド上への搭載が
困難となるため、組立の作業工数が多くなるといった欠
点があった。
【０００５】本発明は、以上述べた面実装型半導体装置
をパッド上に容易に搭載することができないといった欠
点を除去するために、実装基板に形成されるパッドを基
板表面に対して段差が生じるように構成し、確実、かつ
容易な組立を行うことができる半導体装置の実装基板へ
の実装方法を提供することを目的とする。
をパッド上に容易に搭載することができないといった欠
点を除去するために、実装基板に形成されるパッドを基
板表面に対して段差が生じるように構成し、確実、かつ
容易な組立を行うことができる半導体装置の実装基板へ
の実装方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明は、上記目的を達
成するために、外部リードを有する面実装型半導体装置
の実装基板への実装方法において、前記実装基板に凹部
を形成し、該凹部内にその実装基板面より低くなるよう
に導体パッド面を形成し、該導体パッド面に前記半導体
装置の外部リードを接続するようにしたものである。
成するために、外部リードを有する面実装型半導体装置
の実装基板への実装方法において、前記実装基板に凹部
を形成し、該凹部内にその実装基板面より低くなるよう
に導体パッド面を形成し、該導体パッド面に前記半導体
装置の外部リードを接続するようにしたものである。
【０００７】
【作用】本発明によれば、上記のように、実装基板の表
面に段差が形成されたパッド上に半導体装置を搭載し、
その外部リードを前記パッドに接続する。したがって、
半導体装置の外部リードとパッドとの間にずれが生じる
ことを防ぐことができ、半導体装置をパッド上へ容易
に、しかも確実に搭載することができる。
面に段差が形成されたパッド上に半導体装置を搭載し、
その外部リードを前記パッドに接続する。したがって、
半導体装置の外部リードとパッドとの間にずれが生じる
ことを防ぐことができ、半導体装置をパッド上へ容易
に、しかも確実に搭載することができる。
【０００８】
【実施例】以下、本発明の実施例について図面を参照し
ながら詳細に説明する。図１は本発明の実施例を示す半
導体装置の実装基板への実装工程断面図、図２はその半
導体装置の実装基板への実装平面図、図３は図２のＡ部
拡大平面図である。
ながら詳細に説明する。図１は本発明の実施例を示す半
導体装置の実装基板への実装工程断面図、図２はその半
導体装置の実装基板への実装平面図、図３は図２のＡ部
拡大平面図である。
【０００９】まず、図１（ａ）に示すように、実装基板
１１の表面の所定の箇所に凹部１２を形成する。次い
で、図１（ｂ）に示すように、その実装基板１１の凹部
１２にその表面が実装基板１１の表面より低くなるよう
に、パッド１３を形成する。次いで、図１（ｃ）に示す
ように、ＱＦＰタイプＩＣ１４を実装基板１１上に位置
決めし、段部を有するパッド１３にＱＦＰタイプＩＣ１
４の外部リード１５を接続する。
１１の表面の所定の箇所に凹部１２を形成する。次い
で、図１（ｂ）に示すように、その実装基板１１の凹部
１２にその表面が実装基板１１の表面より低くなるよう
に、パッド１３を形成する。次いで、図１（ｃ）に示す
ように、ＱＦＰタイプＩＣ１４を実装基板１１上に位置
決めし、段部を有するパッド１３にＱＦＰタイプＩＣ１
４の外部リード１５を接続する。
【００１０】このように、パッド１３は実装基板１１の
表面より低くなり、段部を有するので、ＱＦＰタイプＩ
Ｃ１４の実装時に、各外部リード１５をその凹部１２に
落とし込み、確実にそのパッド１３に位置させることが
でき、ずれることなく、所定の位置に実装することがで
きる。このようにして、図２に示すような４辺に外部リ
ード１５を有するＱＦＰタイプＩＣ１４について説明し
たが、ＦＰＰ（ＦＬＡＴ ＰＡＣＫＡＧＥ ＰＬＡＳＴ
ＩＣ）などの半導体装置に適用できることは言うまでも
ない。
表面より低くなり、段部を有するので、ＱＦＰタイプＩ
Ｃ１４の実装時に、各外部リード１５をその凹部１２に
落とし込み、確実にそのパッド１３に位置させることが
でき、ずれることなく、所定の位置に実装することがで
きる。このようにして、図２に示すような４辺に外部リ
ード１５を有するＱＦＰタイプＩＣ１４について説明し
たが、ＦＰＰ（ＦＬＡＴ ＰＡＣＫＡＧＥ ＰＬＡＳＴ
ＩＣ）などの半導体装置に適用できることは言うまでも
ない。
【００１１】また、外部リードを、２辺に設けるように
してもよい。例えば、ＳＯＰ（ＳＭＡＬＬ ＯＵＴＬＩ
ＮＥ ＰＡＣＫＡＧＥ）に適用するようにしてもよい。
なお、本発明は上記実施例に限定されるものではなく、
本発明の趣旨に基づき種々の変形が可能であり、それら
を本発明の範囲から排除するものではない。
してもよい。例えば、ＳＯＰ（ＳＭＡＬＬ ＯＵＴＬＩ
ＮＥ ＰＡＣＫＡＧＥ）に適用するようにしてもよい。
なお、本発明は上記実施例に限定されるものではなく、
本発明の趣旨に基づき種々の変形が可能であり、それら
を本発明の範囲から排除するものではない。
【００１２】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、実装基板のパッドとその基板表面との間に段差
が生じる構成としたので、半導体装置の外部リードとパ
ッドとの間にずれが生じることを防ぐことができ、半導
体装置をパッド上へ容易に、しかも確実に搭載すること
ができる。
よれば、実装基板のパッドとその基板表面との間に段差
が生じる構成としたので、半導体装置の外部リードとパ
ッドとの間にずれが生じることを防ぐことができ、半導
体装置をパッド上へ容易に、しかも確実に搭載すること
ができる。
【図１】本発明の実施例を示す半導体装置の実装基板へ
の実装工程断面図である。
の実装工程断面図である。
【図２】本発明の実施例を示す半導体装置の実装基板へ
の実装平面図である。
の実装平面図である。
【図３】図２のＡ部拡大平面図である。
【図４】従来の半導体装置の実装基板への実装工程断面
図である。
図である。
１１ 実装基板 １２ 凹部 １３ パッド １４ ＱＦＰタイプＩＣ １５ 外部リード
───────────────────────────────────────────────────── フロントページの続き (72)発明者 北村 達彦 東京都港区虎ノ門１丁目７番12号 沖電気 工業株式会社内
Claims (1)
- 【請求項１】 外部リードを有する面実装型半導体装置
の実装基板への実装方法において、 （ａ）前記実装基板に凹部を形成し、 （ｂ）該凹部内に該実装基板面より低くなるように導体
パッド面を形成し、 （ｃ）該導体パッド面に前記半導体装置の外部リードを
接続することを特徴とする半導体装置の実装基板への実
装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4021265A JPH05218688A (ja) | 1992-02-06 | 1992-02-06 | 半導体装置の実装基板への実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4021265A JPH05218688A (ja) | 1992-02-06 | 1992-02-06 | 半導体装置の実装基板への実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05218688A true JPH05218688A (ja) | 1993-08-27 |
Family
ID=12050279
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4021265A Withdrawn JPH05218688A (ja) | 1992-02-06 | 1992-02-06 | 半導体装置の実装基板への実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05218688A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100763345B1 (ko) * | 2006-08-30 | 2007-10-04 | 삼성전기주식회사 | 전자소자 내장형 인쇄회로기판의 제조방법 |
-
1992
- 1992-02-06 JP JP4021265A patent/JPH05218688A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100763345B1 (ko) * | 2006-08-30 | 2007-10-04 | 삼성전기주식회사 | 전자소자 내장형 인쇄회로기판의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5600178A (en) | Semiconductor package having interdigitated leads | |
| KR900002908B1 (ko) | 수지 봉지형 반도체 장치 | |
| JP2716012B2 (ja) | 半導体パッケージ及びその実装方法 | |
| US5309020A (en) | Packaged semiconductor device assembly including two interconnected packaged semiconductor devices mounted on a common substrate | |
| JP2852178B2 (ja) | フィルムキャリアテープ | |
| KR950014677B1 (ko) | Ic 실장장치 | |
| US6417576B1 (en) | Method and apparatus for attaching multiple metal components to integrated circuit modules | |
| JPH05218688A (ja) | 半導体装置の実装基板への実装方法 | |
| JP2890621B2 (ja) | 混成集積回路装置 | |
| JPH10107091A (ja) | 電子部品の実装構造およびその製造方法 | |
| JP2812313B2 (ja) | 半導体装置 | |
| JP2947225B2 (ja) | 半導体装置の製造方法 | |
| KR940010548B1 (ko) | 반도체 리드 프레임 | |
| JP3157249B2 (ja) | 半導体装置実装体及び実装方法 | |
| JPH0537121A (ja) | 半導体装置実装用基板およびこれを用いた半導体装置の実装方法 | |
| JPS5931091A (ja) | 混成集積回路装置 | |
| KR100209592B1 (ko) | 반도체 패키지 | |
| JPH03255655A (ja) | 半導体装置 | |
| JPH04284662A (ja) | 半導体モジュールの実装構造 | |
| KR950005494B1 (ko) | 반도체장치 및 그 실장방법 | |
| KR940003588B1 (ko) | 반도체 장치용 리드프레임 | |
| KR950002745B1 (ko) | 탭 패키지 | |
| KR100373138B1 (ko) | 와이어본딩을 위한 리드프레임상의 도금부 제조 방법 | |
| JPH05152709A (ja) | 電子装置 | |
| JP2003197667A (ja) | 集積回路素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |