JPH01191456A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH01191456A
JPH01191456A JP63014735A JP1473588A JPH01191456A JP H01191456 A JPH01191456 A JP H01191456A JP 63014735 A JP63014735 A JP 63014735A JP 1473588 A JP1473588 A JP 1473588A JP H01191456 A JPH01191456 A JP H01191456A
Authority
JP
Japan
Prior art keywords
resin
metal cap
bonding
semiconductor device
sealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63014735A
Other languages
English (en)
Inventor
Kazufumi Terachi
寺地 和文
Chikayuki Kato
加藤 周幸
Seiichi Nishino
西野 誠一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63014735A priority Critical patent/JPH01191456A/ja
Publication of JPH01191456A publication Critical patent/JPH01191456A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特にパッケージに金属キャ
ップを有する半導体装置に関する。
〔従来の技術〕
従来、この種の半導体装置は、半導体素子搭載部及びワ
イヤーボンディング部を形成したパッケージ基板上に半
導体素子を搭載し、ワイヤボンディングを行った後、エ
ポキシ樹脂やシリコン樹脂等の樹脂で半導体素子やワイ
ヤ等を封止し、更にこの上から封止部を覆う様に、アル
ミニウム等で成形した金属キャップを被せて樹脂で接着
した構成となっている。
〔発明が解決しようとする課題〕
上述した従来の半導体装置は、アルミニウムを絞り加工
等により成形し、かつその表面をアルマイト加工して絶
縁皮膜を形成した金属キャップを用いているが、金属キ
ャップ表面と樹脂との間の接着強度が弱く、長期間試験
(PCT、HHT等)を行うとキャップが外れ、半導体
装置の信頼性を満足することができないという問題があ
る。
本発明は樹脂と金属キャップとの接着強度を向上させて
信頼性の向上を図った半導体装置を提供することを目的
としている。
〔課題を解決するための手段〕
本発明の半導体装置は、パッケージ基板に搭載された半
導体素子の封止樹脂上に被せられる金属キャップに、樹
脂との密接性を高めるための接着補強部を接着面に設け
た構成としている。
接着補強部は、金属キャップの裏面にコーティングした
樹脂或いは裏面に設けた突起で構成している。
〔作用〕
上述の構成の半導体装置では、金属キャップの接着面に
形成した接着補強部が樹脂との密着性を高め、金属キャ
ップと樹脂との接着強度を向上させる。
〔実施例〕
次に、本発明を図面を参照して説明する。
第1図及び第2図は本発明の第1実施例を示し、第1図
は金属キャップの断面図、第2図はこの金属キャップを
用いて構成した半導体装置の断面図である。
第1図に示すように、金属キャップ11は0.1〜0.
5an厚のアルミ板を絞り加工により浅皿状に成形し、
かつその表面をアルマイト処理している。
そして、この金属キャップ11の裏面部には、エポキシ
シラン、アミノシラン等の接着補強材12を10〜50
um厚に5−ティングしている。
そして、第2図に示すように、半導体素子搭載部及びワ
イヤーボンディング部を有するパッケージ基板21上に
半導体素子22を搭載し、ワイヤ23のボンディングを
行った後、これらをエポキシ樹脂やシリコン樹脂等の封
止樹脂24で封止する。更に、この封止樹脂24の上面
にエポキシ樹脂やシリコン樹脂等の接着樹脂25を塗布
し、この上に前記金属キャップ11を被せるとともに、
その裏面側を接着している。
したがってこの構成では、金属キャップ11はその裏面
にコーティングしたエポキシシラン、アミノシラン等の
接着補強材12を介して接着樹脂25により封止樹脂2
4上に接着されるので、両者間の密着性が向上し、接着
強度を2倍以上に向上できる。これにより、長期間にお
ける信頼性を向上できる。
第3図及び第4図は本発明の第2実施例を示し、第3図
は金属キャップの断面図、第4図は半導体装置の断面図
である。
この実施例では、0.1〜0.5μm厚のアルミ板を2
段絞り加工してパッケージ基板21の全体を囲む様に金
属キャップ11Aを成形しており、かつその表面をアル
マイト処理した上で、裏面にエポキシシランやアミノシ
ラン等の接着補強材12Aをコーティングしている。
この金属キャップIIAは、前記パッケージ基板21の
全体に被せられ、半導体装置の封止樹脂24上はもとよ
り、パッケージ基板21の上面。
側面にも接着樹脂25により接着されている。
この例では金属キャップIIAの接着面積が増大され、
接着強度を更に向上できる。
第5図及び第6図は本発明の第3実施例を示し、第5図
は金属キャップの断面図、第6図は半導体装置の断面図
である。
この実施例は、0.1〜0.5an厚のアルミ板を絞り
加工により成形し、かつ表面をアルマイト処理して金属
キャップIIBを形成した後、金属キャップIIBの裏
面複数箇所にφ1.0〜2.0髄のアルミニウムピンを
打ち込んで一体化する。そして、その頭部を潰して断面
逆T形状にすることにより接着補強部12Bを設けてい
る。
この金属キャップ11Bを半導体装置の封止樹脂24上
に被せ、かつその裏面を接着樹脂25を用いて接着する
ことにより、接着補強部12Bの突起により密着性を向
上し、接着強度を向上することができる。
〔発明の効果〕
以上説明したように本発明は、半導体素子を封止する樹
脂上に被せられる金属キャップに、樹脂との密接性を高
めるための接着補強部を接着面に設けることにより、金
属キャップと樹脂との接着強度が向上され、金属キャッ
プによる封止効果を高めて半導体装置の信頼性を向上で
きる。
実際には、金属キャップとパッケージの接着強度を50
〜90g /rm”から150〜270g / mm 
”に向上でき、長期試験及び市場に出てからのキャップ
脱落を確実に防止できる。
【図面の簡単な説明】
第1図及び第2図は本発明の第1実施例を示し、第1図
は金属キャップの断面図、第2図は構成された半導体装
置の断面図、第3図及び第4図は本発明の第2実施例を
示し、第3図は金属キャンプの断面図、第4図は構成さ
れた半導体装置の断面図、第5図及び第6図は本発明の
第3実施例を示し、第5図は金属キャップの断面図、第
6図は構成された半導体装置の断面図である。 11、IIA、IIB・・・金属キャップ、  12゜
12A、12B・・・接着補強部、21・・・パンケー
ジ基板、22・・・半導体素子、23・・・ワイヤ、2
4・・・封止樹脂、25・・・接着樹脂。 第1図 第2図 第3図 /11A 第4図 第5図 第6図

Claims (1)

    【特許請求の範囲】
  1. 1、パッケージ基板に搭載した半導体素子を樹脂封止し
    、かつこの上を覆うよう金属キャップを被せて樹脂で接
    着した半導体装置において、前記金属キャップは樹脂と
    の接着面に該樹脂との密接性を高めるための接着補強部
    を設けたことを特徴とする半導体装置。
JP63014735A 1988-01-27 1988-01-27 半導体装置 Pending JPH01191456A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63014735A JPH01191456A (ja) 1988-01-27 1988-01-27 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63014735A JPH01191456A (ja) 1988-01-27 1988-01-27 半導体装置

Publications (1)

Publication Number Publication Date
JPH01191456A true JPH01191456A (ja) 1989-08-01

Family

ID=11869382

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63014735A Pending JPH01191456A (ja) 1988-01-27 1988-01-27 半導体装置

Country Status (1)

Country Link
JP (1) JPH01191456A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5385869A (en) * 1993-07-22 1995-01-31 Motorola, Inc. Semiconductor chip bonded to a substrate and method of making
US6882041B1 (en) * 2002-02-05 2005-04-19 Altera Corporation Thermally enhanced metal capped BGA package
US7064013B2 (en) * 1999-07-27 2006-06-20 International Business Machines Corporation Cap attach surface modification for improved adhesion
CN102350840A (zh) * 2011-09-06 2012-02-15 溧阳市山湖实业有限公司汽车装饰材料分公司 一种聚氨酯复合板材

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5385869A (en) * 1993-07-22 1995-01-31 Motorola, Inc. Semiconductor chip bonded to a substrate and method of making
US7064013B2 (en) * 1999-07-27 2006-06-20 International Business Machines Corporation Cap attach surface modification for improved adhesion
US6882041B1 (en) * 2002-02-05 2005-04-19 Altera Corporation Thermally enhanced metal capped BGA package
CN102350840A (zh) * 2011-09-06 2012-02-15 溧阳市山湖实业有限公司汽车装饰材料分公司 一种聚氨酯复合板材

Similar Documents

Publication Publication Date Title
JP2001177155A (ja) ケース付チップ型発光装置
JPH01191456A (ja) 半導体装置
JPH11150440A (ja) フリップチップ実装型表面弾性波素子の樹脂封止構造
JPH0418468B2 (ja)
JPH10116954A (ja) 半導体装置
JPH04352131A (ja) 平板型表示装置
JPS63151053A (ja) 半導体装置
JPS6226847A (ja) 気密封止形半導体装置
JPH02105449A (ja) 半導体装置用リードフレーム
JPH0992757A (ja) 半導体装置
JPS61194750A (ja) 混成集積回路
JPH02181460A (ja) 半導体装置
JPS6223096Y2 (ja)
JPH02144946A (ja) 半導体装置
JPH0526760Y2 (ja)
JPH0442924Y2 (ja)
KR970013255A (ko) 요홈이 형성된 리드프레임 패드 및 그를 이용한 칩 패키지
JPS63288029A (ja) 樹脂封止型半導体装置
JPH0365898B2 (ja)
JP2604810Y2 (ja) 回路基板を有する半導体装置
JPS6236287Y2 (ja)
JPH0373444U (ja)
JPS61148849A (ja) 半導体装置
JP2532821B2 (ja) 半導体装置
JPS6218737A (ja) 半導体装置用セラミツクパツケ−ジ