JPH0118676B2 - - Google Patents
Info
- Publication number
- JPH0118676B2 JPH0118676B2 JP57224296A JP22429682A JPH0118676B2 JP H0118676 B2 JPH0118676 B2 JP H0118676B2 JP 57224296 A JP57224296 A JP 57224296A JP 22429682 A JP22429682 A JP 22429682A JP H0118676 B2 JPH0118676 B2 JP H0118676B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse generator
- counter
- output
- flop
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P23/00—Arrangements or methods for the control of AC motors characterised by a control method other than vector control
- H02P23/0077—Characterised by the use of a particular software algorithm
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Direct Current Motors (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、外部データをパルス巾変調する直流
モータのスイツチングパルス発生装置に関するも
のである。
モータのスイツチングパルス発生装置に関するも
のである。
従来例の構成とその問題点
従来の直流モータのスイツチングパルス発生装
置の具体構成を第１図に示す。第１図において、
１は直流モータを駆動する為のデータを作成する
デイジタル演算器、２はデイジタル演算器１のデ
イジタルデータをアナログデータに変換するＤ／
Ａ変換器、３は基準三角波発生器、４は２のＤ／
Ａ変換器で変換されたアナログ信号と３の基準三
角波発生器で作成された信号とる比較し、結果を
パルス信号で出力してパルス巾変調を行う比較器
で、その出力は直流モータを駆動するパワートラ
ンジスタの増巾装置に接続されている。
置の具体構成を第１図に示す。第１図において、
１は直流モータを駆動する為のデータを作成する
デイジタル演算器、２はデイジタル演算器１のデ
イジタルデータをアナログデータに変換するＤ／
Ａ変換器、３は基準三角波発生器、４は２のＤ／
Ａ変換器で変換されたアナログ信号と３の基準三
角波発生器で作成された信号とる比較し、結果を
パルス信号で出力してパルス巾変調を行う比較器
で、その出力は直流モータを駆動するパワートラ
ンジスタの増巾装置に接続されている。
上記のように構成された従来の直流モータのス
イツチングパルス発生装置の動作を以下具体的に
説明する。
イツチングパルス発生装置の動作を以下具体的に
説明する。
まず演算器１からモータを駆動するためのデイ
ジタルデータが発せられ、そのデイジタルデータ
をＤ／Ａコンバータ２によつてアナログ信号に変
換する。変換されたアナログ信号は、三角波発生
器３から発生された基準三角波と比較器４によつ
て比較され、Ｄ／Ａコンバータ２の電圧に比例し
てパルス巾変調が行なわれる。しかしながら上記
の如く構成された従来の直流モータのスイツチン
グパルス発生装置は、第１図に示す如く、Ｄ／Ａ
コンバータを始めとするアナログ回路が主体とな
つているため、回路構成が複雑になり、コスト面
が大きな問題となつていた。同時にアナログ回路
の調整にも大きな時間を費やさなければならなか
つた。
ジタルデータが発せられ、そのデイジタルデータ
をＤ／Ａコンバータ２によつてアナログ信号に変
換する。変換されたアナログ信号は、三角波発生
器３から発生された基準三角波と比較器４によつ
て比較され、Ｄ／Ａコンバータ２の電圧に比例し
てパルス巾変調が行なわれる。しかしながら上記
の如く構成された従来の直流モータのスイツチン
グパルス発生装置は、第１図に示す如く、Ｄ／Ａ
コンバータを始めとするアナログ回路が主体とな
つているため、回路構成が複雑になり、コスト面
が大きな問題となつていた。同時にアナログ回路
の調整にも大きな時間を費やさなければならなか
つた。
発明の目的
本発明は上記問題点を解決し、所望のスイツチ
ング周波数でパルス巾変調が可能であり、かつ安
価で調整が簡単なデイジタル方式による直流モー
タのスイツチングパルス発生装置である。
ング周波数でパルス巾変調が可能であり、かつ安
価で調整が簡単なデイジタル方式による直流モー
タのスイツチングパルス発生装置である。
発明の構成
本発明は、パルス巾変調を行うための外部から
の入力データを記憶するレジスタと、そのレジス
タの内容がプリセツトされるカウンター及びカウ
ンターの出力でリセツトされるフリツプ・フロツ
プを設け、別に設けたパルス発生器によつて発生
されたパルス信号で、レジスタに記憶されたデー
タをカウンタにプリセツトし、かつフリツプフロ
ツプをセツトする。一方、もう一つのパルス発生
器によつて発生されたパルス信号によつて、デー
タがプリセツトされたカウンタを減算してゆき、
カウンタの出力信号によつてフリツプ・フロツプ
をリセツトし、そのフリツプ・フロツプの出力か
ら外部入力データのパルス巾変調波形が得られる
という構成であるため、Ｄ／Ａコンバータ等のア
ナログ回路が皆無になり信頼性が向上し同時に価
格低減ができる。また、設定や調整時間が大巾に
短縮され、且つ所望のスイツチング周波数でパル
ス巾変調が行なえるという効果を有するものであ
る。
の入力データを記憶するレジスタと、そのレジス
タの内容がプリセツトされるカウンター及びカウ
ンターの出力でリセツトされるフリツプ・フロツ
プを設け、別に設けたパルス発生器によつて発生
されたパルス信号で、レジスタに記憶されたデー
タをカウンタにプリセツトし、かつフリツプフロ
ツプをセツトする。一方、もう一つのパルス発生
器によつて発生されたパルス信号によつて、デー
タがプリセツトされたカウンタを減算してゆき、
カウンタの出力信号によつてフリツプ・フロツプ
をリセツトし、そのフリツプ・フロツプの出力か
ら外部入力データのパルス巾変調波形が得られる
という構成であるため、Ｄ／Ａコンバータ等のア
ナログ回路が皆無になり信頼性が向上し同時に価
格低減ができる。また、設定や調整時間が大巾に
短縮され、且つ所望のスイツチング周波数でパル
ス巾変調が行なえるという効果を有するものであ
る。
実施例の説明
以下に本発明の一実施例について図面を参照し
ながら説明する。
ながら説明する。
第２図は、本発明による直流モータのスイツチ
ングパルス発生装置の一実施例である。同図中の
１は、マイクロコンピユータであり、その8bitの
データバスと出力ポート信号線が8bitレジスタ２
に接続されている。8bitレジスタ２の出力は8bit
ダウンカウンタ３に接続され、8bitダウンカウン
タ３のプリセツト端子には15kHzのパルス発生器
４が接続されており、またこのカウンタ３のプリ
セツト端子に接続された信号線は、フリツプ・フ
ロツプ６のセツト端子にも接続されている。カウ
ンタ３のボロー信号端子は、フリツプ・フロツプ
６のリセツト端子に接続され、またカウンタ３の
カウントダウンパルス入力には3.8MHzのパルス
発生器５が接続されている。
ングパルス発生装置の一実施例である。同図中の
１は、マイクロコンピユータであり、その8bitの
データバスと出力ポート信号線が8bitレジスタ２
に接続されている。8bitレジスタ２の出力は8bit
ダウンカウンタ３に接続され、8bitダウンカウン
タ３のプリセツト端子には15kHzのパルス発生器
４が接続されており、またこのカウンタ３のプリ
セツト端子に接続された信号線は、フリツプ・フ
ロツプ６のセツト端子にも接続されている。カウ
ンタ３のボロー信号端子は、フリツプ・フロツプ
６のリセツト端子に接続され、またカウンタ３の
カウントダウンパルス入力には3.8MHzのパルス
発生器５が接続されている。
以上のように構成された直流モータのスイツチ
ングパルス発生装置について、以下その動作例を
第３図を参照して説明する。
ングパルス発生装置について、以下その動作例を
第３図を参照して説明する。
8bitマイクロコンピユータ１によつて演算され
たパルス巾変調のデータを8bitレジスタ２に出力
する。この場合、8bitマイクロコンピユータ１か
らの出力のタイミングは、プログラムの実行処理
上約400μSに１回の出力とする。これによりレジ
スタ２は、約400μS毎にデータが更新されてゆく
ことになる。レジスタ２に入力されたデータは、
15kHzパルス発生器４によつて約66μS毎にカウン
ター３にプリセツトされる。同時にフリツプ・フ
ロツプ６も約66μS毎にリセツトされる。カウン
ター３がプリセツトされると、3.8MHzパルス発
生器５から発生された減算パルスによつてカウン
ター３が0.263μS毎に減算されてゆき、カウンタ
ー３にプリセツトされたデータ分だけ減算される
と、カウンター３のボロー信号が出力され、この
信号が先にリセツトされたフリツプ・フロツプ６
をセツトする。フリツプ・フロツプの出力は、
先にリセツトされた時点でハイ出力となり、ボロ
ー信号が発生した時点でロー出力となる。この
出力のハイレベルの時間が外部入力データに相当
するパルス巾になる。次に、再度15kHzパルス発
生器４の立ち上がり信号でフリツプ・フロツプ６
はリセツトされ出力はハイ出力となり同じこと
を繰り返す。同様にマイクロコンピユータ１のデ
ータが変化した場合も上記と同じ過程で、フリツ
プ・フロツプ６の出力にデータに相当するパル
ス巾出力が出力されることになる。
たパルス巾変調のデータを8bitレジスタ２に出力
する。この場合、8bitマイクロコンピユータ１か
らの出力のタイミングは、プログラムの実行処理
上約400μSに１回の出力とする。これによりレジ
スタ２は、約400μS毎にデータが更新されてゆく
ことになる。レジスタ２に入力されたデータは、
15kHzパルス発生器４によつて約66μS毎にカウン
ター３にプリセツトされる。同時にフリツプ・フ
ロツプ６も約66μS毎にリセツトされる。カウン
ター３がプリセツトされると、3.8MHzパルス発
生器５から発生された減算パルスによつてカウン
ター３が0.263μS毎に減算されてゆき、カウンタ
ー３にプリセツトされたデータ分だけ減算される
と、カウンター３のボロー信号が出力され、この
信号が先にリセツトされたフリツプ・フロツプ６
をセツトする。フリツプ・フロツプの出力は、
先にリセツトされた時点でハイ出力となり、ボロ
ー信号が発生した時点でロー出力となる。この
出力のハイレベルの時間が外部入力データに相当
するパルス巾になる。次に、再度15kHzパルス発
生器４の立ち上がり信号でフリツプ・フロツプ６
はリセツトされ出力はハイ出力となり同じこと
を繰り返す。同様にマイクロコンピユータ１のデ
ータが変化した場合も上記と同じ過程で、フリツ
プ・フロツプ６の出力にデータに相当するパル
ス巾出力が出力されることになる。
以上の一連の動作を繰り返す事により、400μS
毎に出力される8bitマイクロコンピユータのデー
タを、8bit（256）段階の分解能をもつた周波数
15kHzのパルス巾変調出力として取り出す事が可
能である。
毎に出力される8bitマイクロコンピユータのデー
タを、8bit（256）段階の分解能をもつた周波数
15kHzのパルス巾変調出力として取り出す事が可
能である。
第３図において１はマイコンの出力信号、２は
マイコンの出力データで約400μS毎に更新され
る。３は第２のパルス発生器の出力で周期は66μ
である。４は第１のパルス発生器の出力であり、
周期は0.263μ、５はカウンターのボロー信号、６
はフリツプ・フロツプの出力であり、PWM変
調出力となるものである。
マイコンの出力データで約400μS毎に更新され
る。３は第２のパルス発生器の出力で周期は66μ
である。４は第１のパルス発生器の出力であり、
周期は0.263μ、５はカウンターのボロー信号、６
はフリツプ・フロツプの出力であり、PWM変
調出力となるものである。
以上のように本実施例による直流モータのスイ
ツチングパルス発生装置は、その構成をすべてデ
イジタル回路に依つているため、極めて精度の良
いパルス巾変調が行なわれ、調整も皆無に等しく
なる。また、第１のパルス発生器のパルス発生周
波数を第２のパルス発生器のパルス発生周波数の
256倍になるように調整しておけば、第２のパル
ス発生器の周波数が所望のスイツチング周波数と
なるため第２のパルス発生器の周波数を変化させ
る事により、トランジスタのスイツチングの周波
数を替える事ができるというように、数々の効果
を有している。
ツチングパルス発生装置は、その構成をすべてデ
イジタル回路に依つているため、極めて精度の良
いパルス巾変調が行なわれ、調整も皆無に等しく
なる。また、第１のパルス発生器のパルス発生周
波数を第２のパルス発生器のパルス発生周波数の
256倍になるように調整しておけば、第２のパル
ス発生器の周波数が所望のスイツチング周波数と
なるため第２のパルス発生器の周波数を変化させ
る事により、トランジスタのスイツチングの周波
数を替える事ができるというように、数々の効果
を有している。
なお、第２図の実施例において外部データの発
生器である8bitマイクロコンピユータ１は、8bit
レジスタ２に出力できる形態のものであれば、ど
のようなものでもよい。このときレジスタ及びカ
ウンタの各ビツト数と第１のパルス発生器及び第
２のパルス発生器の各発生パルスの周波数との関
係は、次式のようになる。
生器である8bitマイクロコンピユータ１は、8bit
レジスタ２に出力できる形態のものであれば、ど
のようなものでもよい。このときレジスタ及びカ
ウンタの各ビツト数と第１のパルス発生器及び第
２のパルス発生器の各発生パルスの周波数との関
係は、次式のようになる。
1＝｛１＋b-1
〓n=0
Zn｝×2
1：第１のパルス発生器の周波数
2：第２のパルス発生器の周波数
ｂ：レジスタ及びカウンタのビツト数
また、カウンタ３は、ダウンカウンタでなくて
も、アツプカウンタでもよい。この場合５のパル
ス発生器は加算パルス発生器となり、フリツプ・
フロツプ６にはカウンタのキヤリー信号が接続さ
れる事になる。
も、アツプカウンタでもよい。この場合５のパル
ス発生器は加算パルス発生器となり、フリツプ・
フロツプ６にはカウンタのキヤリー信号が接続さ
れる事になる。
発明の効果
以上本発明によると、Ｄ／Ａコンバータ等のア
ナログ回路が皆無になり、信頼性が向上し、調整
時間が短縮されるという効果を有する。
ナログ回路が皆無になり、信頼性が向上し、調整
時間が短縮されるという効果を有する。
第１図は従来の直流モータのスイツチングパル
ス発生装置のブロツク図、第２図は本発明の一実
施例における直流モータのスイツチングパルス発
生装置のブロツク図、第３図は同タイミングチヤ
ート図である。 ２……レジスタ、３……カウンタ、４……第２
のパルス発生器、５……第１のパルス発生器、６
……フリツプ・フロツプ。
ス発生装置のブロツク図、第２図は本発明の一実
施例における直流モータのスイツチングパルス発
生装置のブロツク図、第３図は同タイミングチヤ
ート図である。 ２……レジスタ、３……カウンタ、４……第２
のパルス発生器、５……第１のパルス発生器、６
……フリツプ・フロツプ。
Claims (1)
- 【特許請求の範囲】 １ マイクロコンピユータから入力されるデータ
を貯えるレジスタと、前記レジスタの内容がプリ
セツトされるカウンターと、前記カウンターのボ
ロー出力でリセツトされるフリツプフロツプと、
前記カウンターのクロツクを入力する周波数1の
第１のパルス発生器と、前記レジスタの内容を前
記カウンターへ移すとともに前記フリツプフロツ
プをセツトする周波数2の第２のパルス発生器と
を備え、前記第１のパルス発生器の周波数1と前
記第２のパルス発生器の周波数2との関係を1＝
（１＋b-1 〓n=0 2n）×2（但し、ｂはレジスタ及びカウン
ターのビツト数）とし、前記フリツプフロツプの
出力を直流モータのスイツチングパルスとする直
流モータのスイツチングパルス発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57224296A JPS59113792A (ja) | 1982-12-20 | 1982-12-20 | 直流モ−タのスイツチングパルス発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57224296A JPS59113792A (ja) | 1982-12-20 | 1982-12-20 | 直流モ−タのスイツチングパルス発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59113792A JPS59113792A (ja) | 1984-06-30 |
| JPH0118676B2 true JPH0118676B2 (ja) | 1989-04-06 |
Family
ID=16811545
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57224296A Granted JPS59113792A (ja) | 1982-12-20 | 1982-12-20 | 直流モ−タのスイツチングパルス発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59113792A (ja) |
-
1982
- 1982-12-20 JP JP57224296A patent/JPS59113792A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59113792A (ja) | 1984-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0118676B2 (ja) | ||
| JP2527880Y2 (ja) | 点弧制御回路 | |
| JPS6311871B2 (ja) | ||
| JPH0758892B2 (ja) | ディジタルパルス幅変調回路 | |
| JPH0230625U (ja) | ||
| JPS61116994A (ja) | 直流モ−タのスイツチングパルス発生装置 | |
| JPS6261175B2 (ja) | ||
| JP2674648B2 (ja) | パルス幅変調信号発生装置 | |
| US5883530A (en) | Methods and devices for generating cycled waveforms of nonsingle period | |
| JP2692791B2 (ja) | Ｄａコンバータ | |
| US5656913A (en) | Microcomputer for driving induction motor | |
| JPS6329515B2 (ja) | ||
| JP2775733B2 (ja) | デジタル式波形信号発生装置 | |
| SU1483438A1 (ru) | Многофазный импульсный стабилизатор напр жени | |
| JPH0744460B2 (ja) | Ｐｗｍ型ｄ−ａ変換回路 | |
| JP2853723B2 (ja) | パルス幅変調回路 | |
| SU1136296A1 (ru) | Устройство дл управлени шаговым двигателем | |
| JPH0525843U (ja) | 逐次比較型アナログ・デイジタル変換回路 | |
| JPH0263221A (ja) | ディジタル・アナログ変換器 | |
| JPH0744459B2 (ja) | Ｐｗｍ回路 | |
| JPS62128213A (ja) | Ｄ／ａ変換器 | |
| JPH0746856A (ja) | デジタル式ｐｗｍ回路 | |
| JPH01241224A (ja) | デジタルアナログ変換器 | |
| JPS5888448U (ja) | アナログ・デイジタル変換器 | |
| JPS61269700A (ja) | ステツプモ−タの駆動装置 |