JPS59113792A - 直流モ−タのスイツチングパルス発生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、外部データをパルス巾変調する直流モータの
スイッチングパルス発生装置に関するものである。

従来例の構成とその問題点 従来の直流モータのスイッチングパルス発生装置の具体
構成を第１図に示す。第１図において、１は直流モータ
を駆動する為のデータを作成するディジタル演算器、２
はディジタル演算器１のディジタルデータをアナログデ
ータに変換するＤ／Ａ変換器、３は基準三角波発生器、
４は２のＤ／Ａ変換器で変換されたアナログ信号と３の
基準三角波発生器で作成された信号とる比較し、結果を
パルス信号で出力してパルス巾変調を行う比較器で、そ
の出力は直流モータを１駆動するパワートランジスタの
増１］装置に接続されている。

上記のように構成された従来の直流モータのスイッチン
グパルス発生装置の動作を以下具体的に説明する。

まず演算器１からモータを駆動するためのディジタルデ
ータが発せられ、そのディジタルデータをＤ／Ａコンバ
ータ２によってアナログ信号に変換する。変換されたア
ナログ信号は、三角波発生器３から発生された基準三角
波と比較器４によっテ比較され、Ｄ／Ａコンバータ２の
電圧に比例してパルスＩＪ変調が行なわれる。しかしな
がら上記の如く構成された従来の直流モータのスイッチ
ングパルス発生装置は、第１図に示す如く、Ｄ／Ａコン
バータを始めとするアナログ回路が主体となっているた
め、回路構成が複雑になシ、コスト面が大きな問題とな
っていた。同時にアナログ回路の調整にも大きな時間を
費やさなければならなかった。それにもう一つの問題と
してパルス巾変調されたパルス波形の周波数が、三角波
発生器によって発生される三角波の傾きによって決定さ
れてしまうため、所望の周波数を得るのが困難であり、
直流モータを駆動する際に起るトランジスタのスイッチ
ング音が騒音として問題になっていた。

発明の目的 本発明は上記問題点を解決し、所望のスイッチング周波
数でパルス巾変調が可能であり、かつ安価で調整が簡単
なディジタル方式による直流モータのスイッチングパル
ス発生装置である。

発明の構成 本発明は、パルス巾変調を行うための外部からノ入カデ
ータを記憶するレジスタと、そのレジスタの内容がプリ
セットされるカウンター及びカウンターの出力でリセッ
トされるフリップ・フリップを設け、別に設けたパルス
発生器によって発生されたパルス信号で、レジスタＶこ
記憶されたデータをカウンタにプリセットし、かつフリ
ップフロップをセットする。一方、もう一つのパルス発
生器によって発生されたパルス信号によって、データが
プリセットされたカウンタを減算してゆき、カウンタの
出力信号によってフリップ・フロップをリセットし、そ
のフリップ・フロップの出力から外部入力データのパル
ス巾変調波形が得られるという構成であるため、Ｄ／Ａ
コンバータ等のアナログ回路が皆無になり信頼性が向上
し同時に価格低減ができる。また、設定や調整時間が大
巾に短縮され、且つ所望のスイッチング周波数でパルス
巾変調が行なえるためトランジスタのスイッチングの際
の騒音がなくなるという効果を有するものである。

実施例の説明 以下に本発明の一実施例について図面を参照しながら説
明する。

第２図は、本発明による直流モータのスイッチングパル
ス発生装置の一実施例である。同図中の１は、マイクロ
コンピュータであり、その８　ｂｉｔのデータバスと出
力ポート信号線が８　ｂｉｔレジスタ２に接続されてい
、５ｓ　ｂｔｔレジスタ２の出力は、５ｂｔｔダウンカ
ウンタ３に接続され、８ｂｉｔダウンカウンタ３のプリ
セット端子には１５ｋＨｘのパルス発生器４が接続され
ており、またこのカウンタ３のプリセット端子に接続さ
れた信号線は、フリップ・フロップ６のセット端子にも
接続されている。カウンタ３のボロー信号端子は、フリ
ップ・７０ツブ６のリセット端子に接続され、またカウ
ンタ３のカウントダウンパルス入力には３．８ｖｈのパ
ルス発生器５が接続されている。

以上のように構成された直流モータのスイッチングパル
ス発生装置について、以下その動作例を第３図を参照し
て説明する。

８ｂｉｔマイクロコンピユータ１によって演算されたパ
ルス巾変調のデータを８ｂｉｔレジスタ２に出力する。

この場合、５ｂｔｔマイクロコンピユータ１からの出力
のタイミングは、プログラムの実行処理上約４ｏ○μＳ
に１回の出力とする。これによシレジスタ２は、約４０
０μＳ毎にデータが更新されてゆくことになる。レジス
タ２に入力されたデータは、１５ｋｌ（Ｚパルス発生器
４によって約６６μｓ毎にカウンター３にプリセットさ
れる。

同時に７リツプ・フロップ６も約６６μｓ毎にリセット
される。カウンター３がプリセントされると、３．８１
４パルス発生器５から発生された減算パルスによってカ
ウンター３が０．２６３μＳ毎に減算されてゆき、カウ
ンター３にプリセットされたデータ分だけ減算されると
、カウンター３のボロー信号が出力され、この信号が先
にリセットされた７リツプ費フロツプ６をセットする。

フリップ・フリップのσ出力は、先にリセットされた時
点でハイ出力となり、ボロー信号が発生した時点でロー
出力となる。このｄ出力のハイレベルの時間が外部入力
データに和尚するパルス巾になる。次に、再度１５ｋ）
ＩＺパルス発生器４の立ち上が９信号でフリップ・フロ
ップ６はりセントされＱ出力はハイ出力となり同じこと
を繰り返す。同様にマイクロコンピュータ１のデータが
変化した場合も上記と同じ過程で、フリップ・フロップ
６のＱ出力にデータに相当するパルス巾出力が出力され
ることになる。

以上の一連の動作を繰り返す事によジ、４００μｓ毎に
出力される８　ｂｉｔマイクロコンピュータのデータを
、８　ｂｉｔ　　（２５６）段階の分解能をもった周波
数１５曲のパルス巾変調出力として取り出す事が可能で
ある。

第３図において１はマイコンの出力信号、２はマイコン
の出力データで約４００／ＩＳ毎に更新される。３は第
２のパルス発生器あ出力で周期は６６μである。４は第
１のパルス発生器の出力であり、周期は０．２６３μ、
５はカウンターのボロー信号、６はフリップ・フロップ
のＱ出力であり、ＰＷＭ変調出力となるものである。

以上のように本実施例による直流モータのスイッチング
パルス発生装置は、その構成をすべてディジタル回路に
依っているため、極めて精度の良いパルス巾変調が行な
われ、調整も皆無に等しくなる。また、第１のパルス発
生器のパルス発生周波数を第２のパルス発生器のパルス
発生周波数の２５６倍になるように調整しておけば、第
２のパルス発生器の周波数が所望のスイッチング周波数
となるため第２のパルス発生器の周波数を変化させる事
により、トランジスタのスイッチングの際に生じる騒音
もなくす事ができるというように、数々の効果を有して
いる。

々お、第２図の実施例において外部データの発生器であ
る８　ｂｉｔマイクロコンピュータ１は、８ｂｉｔレジ
スタ２に出力できる形態のものであれば、どのようなも
のでもよい。このときレジスタ及びカウンタの各ビット
数と第１のパルス発生器及び第２のパルス発生器の各発
生パルスの周波数との関係は、次式のようになる。

Ｊｌ　：１１のパルス発生器の周波数 ｆ２　：第２のパルス発生器の周波数 ｂ　：レジスタ及びカウンタのビット数また、カウンタ
３は、ダウンカウンタでなくても、アップカウンタでも
よい。この場合６のパルス発生器は加算パルス発生器と
なり、フリップ・フロップ６にはカウンタのキャリー信
号が接続される事になる。

発明の効果 以上本発明によると、Ｄ／Ａコンバータ等のアナログ回
路が皆無になり、信頼性が向上し、又トランジスタのス
イッチングの際の騒音がなくなるという効果を有する。

【図面の簡単な説明】

第１図は従来の直流モータのスイッチングパルス発生装
置のブロック図、第２図は本発明の一実施例における直
流モータのスイッチングパルス発生装置のブロック図、
第３図は同タイミングチャート図である。 ２・・・・・レジスタ、３・・・・・・カウンタ、４・
・・・・・第２のパルス発生器、５・・・・・・第１の
ノ（ルス発生器、６・・・・・フリップ・フロップ０

Claims (1)

【特許請求の範囲】
1. 外部から入力されるデータを貯えるレジスタと、このレ
   ジスタの内容がプリセットさ汎るカウンターと、このカ
   ウンタの出力でリセットされるフリッフロップと、前記
   カウンターのクロック入力となる第１のパルス発生器と
   、レジスタの内容を前記カウンタへ移し、かつ前記フリ
   ップフロップをセノｔ・する第２のパルス発生器とを備
   え、前記フリップフロップの出力が、直流モータのスイ
   ッチングパルスとなる直流モータのスイッチングパルス
   発生装置。