JPS61269700A - ステツプモ−タの駆動装置 - Google Patents
ステツプモ−タの駆動装置Info
- Publication number
- JPS61269700A JPS61269700A JP11011585A JP11011585A JPS61269700A JP S61269700 A JPS61269700 A JP S61269700A JP 11011585 A JP11011585 A JP 11011585A JP 11011585 A JP11011585 A JP 11011585A JP S61269700 A JPS61269700 A JP S61269700A
- Authority
- JP
- Japan
- Prior art keywords
- output signal
- analog
- circuit
- digit
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002441 reversible effect Effects 0.000 claims abstract description 19
- 230000005284 excitation Effects 0.000 claims description 19
- 238000006243 chemical reaction Methods 0.000 claims description 15
- 230000007423 decrease Effects 0.000 claims description 4
- 239000012071 phase Substances 0.000 description 42
- 238000010586 diagram Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000010363 phase shift Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 239000008384 inner phase Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P8/00—Arrangements for controlling dynamo-electric motors rotating step by step
- H02P8/14—Arrangements for controlling speed or speed and torque
- H02P8/18—Shaping of pulses, e.g. to reduce torque ripple
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Stepping Motors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はステップモータの駆動装置に関する。
ステップモータをより微小ステップ角で駆動する方法と
して駆動パルス電流を階段状に増減する方法がある。本
発明はかかる駆動電流を発生するための装置に係り、特
に４相のステップモータに位相が順次に９０度異なる４
つの階段状の相励磁信号を供給するステップモータの駆
動装置に関する。
して駆動パルス電流を階段状に増減する方法がある。本
発明はかかる駆動電流を発生するための装置に係り、特
に４相のステップモータに位相が順次に９０度異なる４
つの階段状の相励磁信号を供給するステップモータの駆
動装置に関する。
４相ステツプモータは、その４つの相に位相が順次９０
度ずれた相励磁電流をそれぞれ供給することにより回転
制御される。この相励磁電流を供給するために駆動装置
が用いられる。
度ずれた相励磁電流をそれぞれ供給することにより回転
制御される。この相励磁電流を供給するために駆動装置
が用いられる。
上述のステップモータの駆動装置は、ステップモータの
各相ごとに独立に相励磁電流を発生する回路をそれぞれ
備えており、したがって回路規模が大きくなるという問
題点がある。
各相ごとに独立に相励磁電流を発生する回路をそれぞれ
備えており、したがって回路規模が大きくなるという問
題点がある。
上述の問題点を解決するために、本発明に係るステップ
モータの駆動装置は、入力クロックを順次に計数してＮ
桁の２進数形式で出力するカウンタ、該カウンタの下位
１桁から（Ｎ−１＞桁までの出力信号を計数値が順次に
増加する順計数モードと計数値が順次に減少する逆計数
モードとに周期的に切り換える可逆計数回路、該可逆計
数回路の出力信号をディジタル・アナログ変換したアナ
ログ出力信号と該アナログ出力信号の逆相のアナログ反
転出力信号とを発生する変換回路、および、該カウンタ
のＮ桁および（Ｎ−１）桁の出力信号により開閉される
ゲート回路であって、該変換回。
モータの駆動装置は、入力クロックを順次に計数してＮ
桁の２進数形式で出力するカウンタ、該カウンタの下位
１桁から（Ｎ−１＞桁までの出力信号を計数値が順次に
増加する順計数モードと計数値が順次に減少する逆計数
モードとに周期的に切り換える可逆計数回路、該可逆計
数回路の出力信号をディジタル・アナログ変換したアナ
ログ出力信号と該アナログ出力信号の逆相のアナログ反
転出力信号とを発生する変換回路、および、該カウンタ
のＮ桁および（Ｎ−１）桁の出力信号により開閉される
ゲート回路であって、該変換回。
路のアナログ出力信号およびアナログ反転出力信号が入
力され、該Ｎ桁お、よび（Ｎ−１）桁の出力信号に応じ
て該アナログ出力信号および逆相アナログ出力信号を位
相が順次に９０度異なる４つの駆動出力信号に分割して
ステップモータの４つの相にそれぞれ供給するものを備
える。
力され、該Ｎ桁お、よび（Ｎ−１）桁の出力信号に応じ
て該アナログ出力信号および逆相アナログ出力信号を位
相が順次に９０度異なる４つの駆動出力信号に分割して
ステップモータの４つの相にそれぞれ供給するものを備
える。
上述の可逆計数回路は、該カウンタの下位１桁目から（
Ｎ−２）桁目までにそれぞれ対応させて設けられた（Ｎ
−２）個の排他的論理和回路であって、該排他的論理和
回路の各個はその一方の入力端子に該カウンタの対応す
る桁の出力端子が接続され、他方の入力端子に該カウン
タの（Ｎ−１）桁目の出力端子が接続されるものによっ
て構成することが可能である。また変換回路は、該可逆
計数回路の出力信号をアナログ・ディジタル変換するア
ナログ・ディジタル変換回路、および、該アナログ・デ
ィジタル変換回路のアナログ出力信号の位相を１８０度
変位させるインバータ回路によって構成することが可能
である。
Ｎ−２）桁目までにそれぞれ対応させて設けられた（Ｎ
−２）個の排他的論理和回路であって、該排他的論理和
回路の各個はその一方の入力端子に該カウンタの対応す
る桁の出力端子が接続され、他方の入力端子に該カウン
タの（Ｎ−１）桁目の出力端子が接続されるものによっ
て構成することが可能である。また変換回路は、該可逆
計数回路の出力信号をアナログ・ディジタル変換するア
ナログ・ディジタル変換回路、および、該アナログ・デ
ィジタル変換回路のアナログ出力信号の位相を１８０度
変位させるインバータ回路によって構成することが可能
である。
カウンタ、可逆計数回路１．および変換回路によって階
段波形のアナログ出力信号と、該アナログ出力信号の位
相を逆相にしたアナログ反転出力信号とを発生し、これ
をゲート回路に入力する。このゲート回路をカウンタの
Ｎおよび（Ｎ−１）桁ノ出力信号によって開閉制御して
、上述のアナログ出力信号およびアナログ反転出力信号
をステップモータの４つの相に印加される相励磁信号に
分割する。
段波形のアナログ出力信号と、該アナログ出力信号の位
相を逆相にしたアナログ反転出力信号とを発生し、これ
をゲート回路に入力する。このゲート回路をカウンタの
Ｎおよび（Ｎ−１）桁ノ出力信号によって開閉制御して
、上述のアナログ出力信号およびアナログ反転出力信号
をステップモータの４つの相に印加される相励磁信号に
分割する。
以下、図面を参照して本発明の詳細な説明する。
第１図には本発明の一実施例としてのステップモータの
駆動装置が示される。第１図において、１はマイクロ・
コンピュータ、２は排他的論理和回路、３は２進カウン
タである。２進カウンタ３は５桁の２進数の計数値を出
力する出力端子３１〜３５を有しており、出力端子３１
はＬＳＢ （最下位ビット）、出力端子３５はＭＳＢ
（最上位ビット）となっている。
駆動装置が示される。第１図において、１はマイクロ・
コンピュータ、２は排他的論理和回路、３は２進カウン
タである。２進カウンタ３は５桁の２進数の計数値を出
力する出力端子３１〜３５を有しており、出力端子３１
はＬＳＢ （最下位ビット）、出力端子３５はＭＳＢ
（最上位ビット）となっている。
４１〜４３は可逆計数回路を構成する排他的論理和回路
であって、該排他的論理和回路４１〜４ｊはその一方の
入力端子がカウンタ３の下位から１〜３桁の出力端子３
１〜３３にそれぞれ接続され、他方の入力端子がカウン
タ３の４桁目の出力端子３４に接続される。５はＤＡ変
換回路であって、いわゆるラダー抵抗で構成されており
、該ラダー抵抗のグラウンド端子５１はカウンタ３の出
力端子３４に接続される。
であって、該排他的論理和回路４１〜４ｊはその一方の
入力端子がカウンタ３の下位から１〜３桁の出力端子３
１〜３３にそれぞれ接続され、他方の入力端子がカウン
タ３の４桁目の出力端子３４に接続される。５はＤＡ変
換回路であって、いわゆるラダー抵抗で構成されており
、該ラダー抵抗のグラウンド端子５１はカウンタ３の出
力端子３４に接続される。
ＤＡ変換回路５の出力端子５２はバッファ回路゛６の入
力端子に接続され、該バッファ回路６の出力信号はゲー
ト回路８の一方の入力端子８１に導かれるとともにイン
バータ回路７の入力端子に導かれる。インバータ回路７
の出力信号はゲート回路８の他方の入力端子８２に導か
れる。バッファ回路６は＋１の増幅度、インバータ回路
７は−１の増幅度をそれぞれ有している。またゲート回
路８にはカウンタ３の上位２桁の出力端子３４．３５か
らの出力信号５（ｂ）、Ｓ （ａ）が制御入力端子に導
かれている。
力端子に接続され、該バッファ回路６の出力信号はゲー
ト回路８の一方の入力端子８１に導かれるとともにイン
バータ回路７の入力端子に導かれる。インバータ回路７
の出力信号はゲート回路８の他方の入力端子８２に導か
れる。バッファ回路６は＋１の増幅度、インバータ回路
７は−１の増幅度をそれぞれ有している。またゲート回
路８にはカウンタ３の上位２桁の出力端子３４．３５か
らの出力信号５（ｂ）、Ｓ （ａ）が制御入力端子に導
かれている。
ゲート回路８は８個のゲート素子ＧＯ〜Ｇ３によって構
成され、各ゲート素子Ｇｏ−Ｇ３はカウンタ３の出力信
号Ｓ （ａ）、５（ｂ）に応じて第３図に示されるよう
に開閉制御される。ゲート回路８は４個の出力端子８５
〜８８を有しており、端子８５からはＡ相励磁電流、端
子８６からは人相と１８０度位相がずれるτ相励磁電流
、端子８７からはＢ相励磁電流、端子８８からはＢ相と
１８０度位相がずれるτ相励磁電流が出力されてステッ
プモータの４相の励磁コイル（図示しない）にそれぞれ
印加される。なお、かかるゲート回路８としては市販の
ＩＣとして例えば富士通社製のＭ Ｂ ８４０５２があ
る。
成され、各ゲート素子Ｇｏ−Ｇ３はカウンタ３の出力信
号Ｓ （ａ）、５（ｂ）に応じて第３図に示されるよう
に開閉制御される。ゲート回路８は４個の出力端子８５
〜８８を有しており、端子８５からはＡ相励磁電流、端
子８６からは人相と１８０度位相がずれるτ相励磁電流
、端子８７からはＢ相励磁電流、端子８８からはＢ相と
１８０度位相がずれるτ相励磁電流が出力されてステッ
プモータの４相の励磁コイル（図示しない）にそれぞれ
印加される。なお、かかるゲート回路８としては市販の
ＩＣとして例えば富士通社製のＭ Ｂ ８４０５２があ
る。
第１図の実施例装置の動作を第２図を参照して以下に説
明する。第２図は第１図の各部信号波形である０図中、
（ａ）はカウンタ出力信号の“０”と“１”の状態を示
しており、最上位がＭＳＢ、最下位がＬＳＢのビットに
対応する。山）はゲート回路８の開いているゲート素子
を示し、＜ＣＩは実線がＤＡ変換回路５の出力信号波形
、破線がインバータ回路７の出力信号波形を示し、ｔｄ
）はゲート回路８から出力されるＡ相励磁信号波形、（
ｅ）はτ相励磁信号波形、（ｆ）はＢ相励磁信号波形、
（川は１相励磁信号波形を示す。
明する。第２図は第１図の各部信号波形である０図中、
（ａ）はカウンタ出力信号の“０”と“１”の状態を示
しており、最上位がＭＳＢ、最下位がＬＳＢのビットに
対応する。山）はゲート回路８の開いているゲート素子
を示し、＜ＣＩは実線がＤＡ変換回路５の出力信号波形
、破線がインバータ回路７の出力信号波形を示し、ｔｄ
）はゲート回路８から出力されるＡ相励磁信号波形、（
ｅ）はτ相励磁信号波形、（ｆ）はＢ相励磁信号波形、
（川は１相励磁信号波形を示す。
カウンタ３はマイクロ・コンピュータ１からの制御信号
Ｓ （Ｃ１によってアップカウントモードに設定されて
いる。したがって排他的論理和回路２を介してクロック
Φが入力される毎に、第２図（ａ）に示されるようにそ
の計数値を増加させて出力端子３１〜３５から２進数信
号で出力する。
Ｓ （Ｃ１によってアップカウントモードに設定されて
いる。したがって排他的論理和回路２を介してクロック
Φが入力される毎に、第２図（ａ）に示されるようにそ
の計数値を増加させて出力端子３１〜３５から２進数信
号で出力する。
排他的論理和回路４１〜４３はいわゆるリバーシブルカ
ウンタを構成しており、カウンタ３の出力端子３４の出
力信号が“Ｏ”のときには出力端子３１〜３３の出力信
号をそのまま通過させる順計数モードとなり、出力端子
３４の出力信号が“１″のときには出力信号３１〜３３
の出力信号を反転して出力する逆計数モードとなる。し
たがって可逆計数回路４の出力信号は順計数モードでは
順次に１づつ増加し、逆計数モードでは順次に１づつ減
少することになり、ＤＡ変換回路５を介することによっ
て第２図（Ｃ）に実線で示されるような周期的に増減す
る階段状のアナログ出力信号波形が得られる。
ウンタを構成しており、カウンタ３の出力端子３４の出
力信号が“Ｏ”のときには出力端子３１〜３３の出力信
号をそのまま通過させる順計数モードとなり、出力端子
３４の出力信号が“１″のときには出力信号３１〜３３
の出力信号を反転して出力する逆計数モードとなる。し
たがって可逆計数回路４の出力信号は順計数モードでは
順次に１づつ増加し、逆計数モードでは順次に１づつ減
少することになり、ＤＡ変換回路５を介することによっ
て第２図（Ｃ）に実線で示されるような周期的に増減す
る階段状のアナログ出力信号波形が得られる。
ＤＡ変換回路５のアナログ出力信号はバッファ回路６を
介してゲート回路８の入力端子８１に入力される。一方
、バッファ回路６のアナログ出力信号はインバータ回路
７にも入力され、インバータ回路７で電源電圧Ｖ （ｂ
ｌからアナログ出力、信号電圧を減算する演算が行われ
、したがってこのインバータ回路７を介することによっ
て第２図ｔｃ＞に破線で示されるような位相が１８０度
ずれた反転出力信号が得られ、この反転出力信号はゲー
ト回路８の入力端子８２に入力される。
介してゲート回路８の入力端子８１に入力される。一方
、バッファ回路６のアナログ出力信号はインバータ回路
７にも入力され、インバータ回路７で電源電圧Ｖ （ｂ
ｌからアナログ出力、信号電圧を減算する演算が行われ
、したがってこのインバータ回路７を介することによっ
て第２図ｔｃ＞に破線で示されるような位相が１８０度
ずれた反転出力信号が得られ、この反転出力信号はゲー
ト回路８の入力端子８２に入力される。
ゲート回路８はカウンタ３の出力信号Ｓ （ａ）、５（
ｂ）に状態に応じて第３図に示されるようにその各ゲー
ト素子ＧＯ〜Ｇ３が開閉されて上述のバッファ回路６か
らの出力信号およびインバータ回路７からの反転出力信
号を出力端子８５〜８８に分配し、それにより出力端子
８５〜８８からは第２図（ｄ１〜（幻に示されるような
Ａ、Ａ、Ｂ、ＢＪ励磁信号がそれぞれ出力される。この
相励磁信号は、図からも明らかなように、Ａ相とτ相、
および、内相とτ相は位相がそれぞれ１８０度異八つ、
かつＡ相とＢ相は位相がお互いに９０度度異っている。
ｂ）に状態に応じて第３図に示されるようにその各ゲー
ト素子ＧＯ〜Ｇ３が開閉されて上述のバッファ回路６か
らの出力信号およびインバータ回路７からの反転出力信
号を出力端子８５〜８８に分配し、それにより出力端子
８５〜８８からは第２図（ｄ１〜（幻に示されるような
Ａ、Ａ、Ｂ、ＢＪ励磁信号がそれぞれ出力される。この
相励磁信号は、図からも明らかなように、Ａ相とτ相、
および、内相とτ相は位相がそれぞれ１８０度異八つ、
かつＡ相とＢ相は位相がお互いに９０度度異っている。
このように実施例装置では階段波状の出力信号の発生と
この出力信号をステップモータの４つの相に分配する制
御とが１つのカウンタを用いて行われ、また人相信号よ
りも９０度遅れたＢ相信号がインバータ回路７で発生さ
れるようにしているため、装置の回路構成を簡単にする
ことができる。
この出力信号をステップモータの４つの相に分配する制
御とが１つのカウンタを用いて行われ、また人相信号よ
りも９０度遅れたＢ相信号がインバータ回路７で発生さ
れるようにしているため、装置の回路構成を簡単にする
ことができる。
以上のようにして得られたＡ、Ａ、Ｂ、Ｂ相の相励磁信
号をステップモータの４つの相に印加して該ステップモ
ータの回転制御を行う。
号をステップモータの４つの相に印加して該ステップモ
ータの回転制御を行う。
本発明の実施にあたっては種々の変更態様が可能である
。例えば上述の実施例ではゲート回路８に供給される反
転出力信号Ｓ （ｅ）は、可逆計数回路４の出力信号Ｓ
（ｄ）をＤＡ変換回路５でＤＡ変換した後にインバー
タ回路７を通すことにより得ているが、これに限らず、
可逆計数回路４の出力信号の段階で反転した後にＤＡ変
換することにより得るようにしてもよい。また上述の実
施例ではラダー抵抗からなるＤＡ変換回路５のグラウン
ド端子５１をカウンタ３の出力端子３４に接続してそれ
により出力信号の最大値または最小値において出力波形
が鋭い波形となるようにしているが、これに限らず従来
一般的な方法として知られているように該端子５１を接
地することも勿論可能である。
。例えば上述の実施例ではゲート回路８に供給される反
転出力信号Ｓ （ｅ）は、可逆計数回路４の出力信号Ｓ
（ｄ）をＤＡ変換回路５でＤＡ変換した後にインバー
タ回路７を通すことにより得ているが、これに限らず、
可逆計数回路４の出力信号の段階で反転した後にＤＡ変
換することにより得るようにしてもよい。また上述の実
施例ではラダー抵抗からなるＤＡ変換回路５のグラウン
ド端子５１をカウンタ３の出力端子３４に接続してそれ
により出力信号の最大値または最小値において出力波形
が鋭い波形となるようにしているが、これに限らず従来
一般的な方法として知られているように該端子５１を接
地することも勿論可能である。
さらに可逆計数回路４に入力される信号のビット数は実
施例では３ビツトであるが、この数を増やせば相励磁信
号として出力される段階波形を一層滑らかなものにする
こともできる。
施例では３ビツトであるが、この数を増やせば相励磁信
号として出力される段階波形を一層滑らかなものにする
こともできる。
本発明によれば、カウンタは１個で足り、ステップモー
タの駆動装置の回路を簡単化することができ、装置を小
型化、低廉化することができる。
タの駆動装置の回路を簡単化することができ、装置を小
型化、低廉化することができる。
第１図は本発明の一実施例としてのステップモータの駆
動装置を示す回路図、第２図は第１図装置各部のｊ８号
波形を示す波形図、第３図は第１図装置におけるゲート
回路の開閉状態を説明する図である。
動装置を示す回路図、第２図は第１図装置各部のｊ８号
波形を示す波形図、第３図は第１図装置におけるゲート
回路の開閉状態を説明する図である。
Claims (3)
- １．入力クロックを順次に計数してＮ桁の２進数形式で
出力するカウンタ、 該カウンタの下位１桁から（Ｎ−１）桁までの出力信号
を計数値が順次に増加する順計数モードと計数値が順次
に減少する逆計数モードとに周期的に切り換える可逆計
数回路、 該可逆計数回路の出力信号をディジタル・アナログ変換
したアナログ出力信号と該アナログ出力信号の逆相のア
ナログ反転出力信号とを発生する発生回路、および、 該カウンタのＮ桁および（Ｎ−１）桁の出力信号により
開閉されるゲート回路であって、該発生回路のアナログ
出力信号およびアナログ反転出力信号が入力され、該Ｎ
桁および（Ｎ−１）桁の出力信号に応じて該アナログ出
力信号およびアナログ反転出力信号を位相が順次に９０
度異なる４つの相励磁信号に分割してステップモータの
４つの相にそれぞれ供給するもの、 を備えるステップモータの駆動装置。 - ２．該可逆計数回路は、該カウンタの下位１桁目から（
Ｎ−２）桁目までにそれぞれ対応させて設けられた（Ｎ
−２）個の排他的論理和回路であって、該排他的論理和
回路の各個はその一方の入力端子に該カウンタの対応す
る桁の出力端子が接続され、他方の入力端子に該カウン
タの（Ｎ−１）桁目の出力端子が接続されるものによっ
て構成される特許請求の範囲第１項に記載の装置。 - ３．該発生回路は、該可逆計数回路の出力信号をアナロ
グ・ディジタル変換するアナログ・ディジタル変換回路
、および、該アナログ・ディジタル変換回路のアナログ
出力信号の位相を１８０度変位させるインバータ回路に
よって構成される特許請求の範囲第１項または第２項に
記載の装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11011585A JPS61269700A (ja) | 1985-05-24 | 1985-05-24 | ステツプモ−タの駆動装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11011585A JPS61269700A (ja) | 1985-05-24 | 1985-05-24 | ステツプモ−タの駆動装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61269700A true JPS61269700A (ja) | 1986-11-29 |
Family
ID=14527418
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11011585A Pending JPS61269700A (ja) | 1985-05-24 | 1985-05-24 | ステツプモ−タの駆動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61269700A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63174592A (ja) * | 1987-01-13 | 1988-07-19 | Fuji Xerox Co Ltd | モ−タの電流制御装置 |
-
1985
- 1985-05-24 JP JP11011585A patent/JPS61269700A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63174592A (ja) * | 1987-01-13 | 1988-07-19 | Fuji Xerox Co Ltd | モ−タの電流制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07107981B2 (ja) | ローノイズ・スイッチキャパシター・デジタル／アナログ変換器 | |
| JPH0219654B2 (ja) | ||
| JPH0783267B2 (ja) | ２進信号をこれに比例する直流信号に変換する装置 | |
| JP2000216642A (ja) | 電力増幅器 | |
| JPS61269700A (ja) | ステツプモ−タの駆動装置 | |
| US5686918A (en) | Analog-to-digital converter with digital-to-analog converter and comparator | |
| JPH05191238A (ja) | Ｐｗｍ回路 | |
| JPS5932993B2 (ja) | 多相インバ−タの電圧制御装置 | |
| JPS61292420A (ja) | Ａ／ｄ変換器 | |
| SU792581A1 (ru) | Аналого-цифровой преобразователь | |
| JPH10308671A (ja) | Ｐｗｍ回路／加重回路併用式デルタシグマ型ｄ／ａ変換装置 | |
| JPH0758912B2 (ja) | 高速セトリングｄ／ａ変換器 | |
| JP2832947B2 (ja) | 直並列型ａ／ｄ変換器 | |
| JP3016094B2 (ja) | ２重積分型ａｄ変換器 | |
| JPS6352808B2 (ja) | ||
| SU1069116A1 (ru) | Устройство дл управлени шаговым двигателем | |
| SU1305817A1 (ru) | Преобразователь посто нного напр жени в трехфазное квазисинусоидальное напр жение | |
| JP3114795B2 (ja) | 高速ａｄ変換装置 | |
| JPH0744459B2 (ja) | Ｐｗｍ回路 | |
| SU1288892A1 (ru) | Цифровой генератор трехфазных синусоидальных сигналов | |
| RU2017311C1 (ru) | Устройство для управления инвертором напряжения | |
| SU1432710A1 (ru) | Вентильный электропривод | |
| SU1751836A1 (ru) | Моментный вентильный электродвигатель | |
| JPH0451614A (ja) | パルス発生回路 | |
| SU1483438A1 (ru) | Многофазный импульсный стабилизатор напр жени |