JPH0451614A - パルス発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、ディジタル値に応じた数又は期間のパルス信
号を発生するパルス発生回路に関する。

［従来の技術］ 近年、ディジタル制御が普及し、アナログ機器をディジ
タル制御する機会が増してきている。例えば、直流モー
タを速度制御する場合、ディジタル速度信号をＡ／Ｄ変
換器によりアナログ速度信号に変換し、当該アナログ速
度信号をモータ駆動電圧又は駆動電流の信号に変換して
直流モータに印加する構成や、ディジタル速度信号を、
パルス幅変ｆｉ　（ＰＷＭ）のパルス信号に変換し、必
要によりローパス・フィルタを介して、直流モータに印
加する構成が知られている。

［発明が解決しようとする課題］ Ｄ／Ａ変換器は、必要な変換精度を維持しようとすれば
、高価な回路素子、複雑な回路構成を採用しなければな
らず、また、パルス幅変調回路も複雑な回路構成になる
ので、上記従来例では、回路規模が大型化しやすいとい
う欠点がある。

このような問題点は、ディジタル信号によりアナログ機
器を制御する場合のように、ディジタル信号を、対応す
るレベルのアナログ信号に変換する場合一般に内在する
ものである。

本発明は、このような課題を解決するパルス発生回路を
提示することを目的とする。

［課題を解決するための手段］ 本発明に係るパルス発生回路は、ディジタル値を保持す
るディジタル保持手段と、クロックを計数するカウンタ
と、当該ディジタル保持手段の保持データと当該カウン
タのカウント値を論理演算し、当該ディジタル保持手段
の保持データに応じた期間のパルス信号を出力する論理
演算手段とからなることを特徴とする。

［作用］ 上記手段により、ディジタル値に応じた期間又は数のパ
ルス信号を得ることができる。このパルス信号を平滑化
して得られるアナログ信号のレベルは当該ディジタル値
に対応するので、非常に簡単な回路構成で、ディジタル
値に応じたレベルのアナログ信号を得ることができる。

［実施例］ 以下、図面を参照して本発明の詳細な説明する。

第１図は、モータ制御回路に適用した本発明の一実施例
の回路構成ブロック図である。１０はディジタル速度信
号ＤＩを保持する３ビツトのラッチ回路であり、Ｌ、は
その最下位（ＬＳＢ）ビット、Ｌ、は中間ビット、Ｌ、
は最上位（ＭＳＢ）ビットである。１２は３ビツトのバ
イナリ・カウンタ、ＣＩはその最下位ビット、Ｃ４は中
間ビット、Ｃ３は最上位ビットであり、上線付きのＣｒ
、Ｃｔ、ＣａはそれぞれＣ１，Ｃａ、Ｃｍの反転値であ
る。カウンタ１２０反転値については、添付した図面で
は通常の用法通り上線付きで表記するか、本明細書中で
は特に、小文字で、即ちＣ，、Ｃ２，Ｃ，と表記するこ
とにする。

１４はラッチ回路１０の出力と、カウンタの出力（反転
値を含む。）とが所定の関係になったときにＨ（ハイ）
を出力し、それ以外でＬ（ロー）を出力する組み合わせ
論理回路であり、４つのナンド回路１６，１８，２０．
２２からなる。２４は、論理回路１４の出力を波形整形
するだめのＤ型フリップフロップ、２６はローパス・フ
ィルタ（ＬＰＦ）　、２８はＬＰＦ１８の出力に応じた
駆動電流を直流モータ３０に印加するモータ駆動回路で
ある。３２は動作基準となるクロックで４あり、カウン
タ１２及びフリップフロップ２４に供給されている。

第２図は論理回路１４の真理値表を示す。例えば、ラッ
チ回路１０に設定されるディジタル速度信号ＤＩが３（
１０進表示）のときには、ＬｓＬ＊Ｌ＋はＯｌｌであり
、論理回路１４は、カウンタ１２のカウント値が２．４
．６のときに、Ｈを出力する。即ち、８クロツクを周期
として、その内の３クロツクについてＨ出力となる。デ
ィジタル速度信号ＤＩが２．３．４のときの、論理回路
１４の出力波形を第３図に図示した。

クロック３２により、カウンタ１２のカウント値はＯか
ら７の間を循環的に変化し、論理回路１４の出力は、第
２図の真理値表に従って変化する。

即ち、論理回路１４は、８クロツクという一定期間内に
おいてラッチ回路１０に保持されるディジタル値に応じ
たＨ期間を持つと共に、比較的均等に分布するパルス列
を出力する。論理回路１４の出力は、フリップフロップ
２４及びＬＰＦ２６を通過することにより、第４図に図
示するようなアナログ信号に変換される。モータ駆動回
路２８はＬＰＦ２６の出力電圧に応じたモータ駆動電流
を直流モータ３０に印加する。このようにして、ディジ
タル速度信号ＤＩに応じた駆動電流が直流モータ３０に
供給され、ディジタル速度信号ＤＩにより直流モータ３
０の回転速度を制御できる。

第１図の実施例では、３ビツトのラッチ回路１０及びカ
ウンタ１２を用いたが、４ビツト以上であってもよい。

一般に、ラッチ回路１０及びカウンタ１２に相当するラ
ッチ回路及びカウンタのビット数をｎとするとき、論理
回路１４は次式の論理演算を行なう回路であればよい。

即ち、ｋ＝Ｉ　　　ｉ＝０ 但し、Ｄｏは論理回路１４の出力、ｃｋはカウンタのに
ビット目の出力、ｃｋはカウンタのにビット目の反転出
力、Ｌｋはラッチ回路のにビット目の出力である。また
Ｃ８−０とする。

上記実施例では、ディジタル速度信号を保持するラッチ
回路１０を設けであるが、勿論、必要な期間当該ディジ
タル速度信号が供給されているのであれば、ラッチ回路
１０は不要である。直流モ−タ３０の慣性が大きければ
フリップフロップ２４及びＬＰＦ２６を省略してもよい
。カウンタ１２は別の用途に使用されるものであっても
よい。

モータ制御回路を例に説明したが、本発明は、ディジタ
ル信号をアナログ信号に変換する別の用途にも適用でき
ることはいうまでもない。

［発明の効果］ 以上の説明から容易に理解できるように、本発明によれ
ば、非常に簡単な回路で、ディジタル値に応じた数又は
期間のパルス信号を得ることができ、このパルス信号を
平滑化すれば、当該ディジタル値に応じたレベルのアナ
ログ信号を得ることができる。非常に簡単な回路でよい
ので、アナログ機器の制御回路に適用して、回路の小型
化を図ることができる。

【図面の簡単な説明】

第１図は本発明の一実施例の回路構成ブロック図、第２
図は第１図の論理回路１４の真理値表、第３図は論理回
路１４の出力波形例、第４図はＬＰＦ１８の出力波形例
である。

Claims (1)

【特許請求の範囲】
1. ディジタル値を保持するディジタル保持手段と、クロッ
   クを計数するカウンタと、当該ディジタル保持手段の保
   持データと当該カウンタのカウント値を論理演算し、当
   該ディジタル保持手段の保持データに応じた期間のパル
   ス信号を出力する論理演算手段とからなることを特徴と
   するパルス発生回路。