JPS6311871B2 - - Google Patents

Info

Publication number
JPS6311871B2
JPS6311871B2 JP55053658A JP5365880A JPS6311871B2 JP S6311871 B2 JPS6311871 B2 JP S6311871B2 JP 55053658 A JP55053658 A JP 55053658A JP 5365880 A JP5365880 A JP 5365880A JP S6311871 B2 JPS6311871 B2 JP S6311871B2
Authority
JP
Japan
Prior art keywords
signal
frequency
ref
comparator
shift register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55053658A
Other languages
English (en)
Other versions
JPS561785A (en
Inventor
Hofuman Katoraa Jon
Hainesu Uookaa Rooren
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of JPS561785A publication Critical patent/JPS561785A/ja
Publication of JPS6311871B2 publication Critical patent/JPS6311871B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/505Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
    • H02M7/515Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
    • H02M7/525Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only with automatic control of output waveform or frequency

Description

【発明の詳細な説明】 この発明は全般的に電動機に対して可変周波数
の交流電力を供給する為に使われる様なインバー
タ形電力変換装置、更に具体的に云えば、改良さ
れた制御手段を持つこの様な装置に関する。
従来から、制御整流器で構成したブリツジを使
うことにより、負荷に対して可変電力及び周波数
の交流を供給することが知られている。本来、こ
の様なブリツジに使われる整流器はサイラトロン
の様なガス入り管装置であるのが普通であるが、
現在では、サイリスタの名前で総称されるゲート
制御形の半導体装置を使う方が普通である。最も
普通の形のサイリスタはシリコン制御整流器であ
る。以下の説明では、こういう装置の総称とし
て、サイリスタという言葉を使う。
割合普通の1つの3相形インバータ・ブリツジ
では、可変直流電力が、3相出力の各々の枝路に
1対の直列サイリスタを付設したサイリスタ6個
のブリツジに印加される。インバータ制御装置
が、インバータ出力に希望する周波数で、サイリ
スタをオン状態にゲート駆動する為のゲート・パ
ルスを供給する。従来公知のごく普通の1形式の
制御装置は、インバータの出力に希望する周波数
の6倍の周波数でパルスを出力する発振器を含む
(1パルス/サイリスタ1個/1サイクル)。サイ
リスタを導電させる為に使われる実際のゲート・
パルスは、6つのビツト位置を持つ循環形シフ
ト・レジスタから取出される。タイミング・パル
スが印加される度に、レジスタの内容を1ビツト
位置だけ、方向信号によつて決定された向きにシ
フトさせる。この方向信号は、インバータを順様
式又は回生様式のいずれで運転しているかを表わ
す。
特願昭54−54835号(特開昭55−147996号公報
参照)には、制御形電流インバータ駆動装置に対
する制御装置として、所望の周波数を表わす比較
的小さな直流成分及び比較的大きなリツプル成分
を持つ指令信号で動作する様に設計された制御装
置が記載されている。この特許願に記載されてい
る装置は、更に所望の動作様式を選定する極性を
持つ上記の入力指令信号を受取る積分器を用いて
いる。積分器の出力は実質的に傾斜関数であり、
これを2つの比較回路に印加する。これらの比較
回路が、正及び負に向う傾斜信号を夫々感知す
る。傾斜信号が、比較回路によつて決定された予
定の大きさに達すると、タイミング・パルスが出
力され、このタイミング・パルスは最初に積分器
をリセツトする様に作用し、更に、タイミング・
パルスが装置の正の側又は負の側のいずれから来
たものであるかに応じて、方向フリツプフロツプ
をセツトする様に作用する。このフリツプフロツ
プの出力が循環形シフト・レジスタに対する方向
信号になる。方向フリツプフロツプが落着いて、
循環形シフト・レジスタに対して方向信号を印加
することが出来る様にする短い遅延の後、タイミ
ング・パルスがシフト・レジスタに印加され、そ
の内容をシフトさせる。シフト・レジスタのその
時々の内容を利用して、サイリスタに対するゲー
ト信号を開始する。
上に述べた装置は、許容公差を非常に厳密にし
て構成された部品を用いる時、そして低周波数動
作では非常によく作用するが、高い周波数の商業
的な用途にとつてすつかり満足というわけには行
かない様な幾つかの因子がある。こういう因子
は、本質的に、方向信号を印加するのに十分な時
間が得られる様に、シフト・レジスタに対するタ
イミング信号の印加を遅延させる為に使われる遅
延回路と共に、方向フリツプフロツプを使つてい
ることである。この遅延は、特に高い周波数で
は、周波数の変化となつて現われる傾向があり、
その結果直線性の誤差が生ずるが、これは必ずし
も許容し得るものではない。更に、許容し得る時
間が短かつたから、必要とされる高周波数フリツ
プフロツプはその性格からも、基本的にノイズに
影響され易い。この為、ノイズの影響を少なくす
る為には、かなりの液作用をとり入れなければ
ならないが、そうするとフリツプフロツプの動作
速度が下がり、従つて非直線誤差が増加する。
従つて、この発明の目的は、改良された電力イ
ンバータ形電力変換装置を提供することである。
この発明の別の目的は、可変インバータ装置に
対する制御装置として、装置の出力を制御する為
にシフト・レジスタの内容を用いる改良された制
御装置を提供することである。
別の目的は、シフト・レジスタの内容を利用し
てインバータ装置の出力を制御し、インバータ装
置の所望の動作周波数に比例する周波数を持つと
共に、所望の動作方向の表わす相対的な極性を持
つ全体的に鋸歯状波形の信号から取出した信号に
応じた速度及び方向に、レジスタの内容をレジス
タ内でシフトさせる様にする形式の可逆インバー
タ装置に対する改良された制御手段を提供するこ
とである。
この発明では、複数個の制御整流器を持つ電力
変換ブリツジを用いて、直流電力を可変周波数の
交流電力に変換するインバータ装置を提供するこ
とにより、上記並びにその他の目的を達成する。
制御整流器は、シフト・レジスタの瞬時的な又は
その時々の内容の関数として、そのゲートに印加
されるゲート信号に応答して、導電状態にされ
る。レジスタの内容は、印加されたタイミング・
パルスによつて決定された速度で、方向信号によ
つて定められた向きにシフトする。タイミング・
パルス及び方向信号が、インバータ装置の所望の
動作周波数に比例する周波数を持つ略鋸歯状波形
の信号の関数として取出される。この鋸歯状波形
の信号が正の動作に対して2つの比較器に印加さ
れ、負の動作に対して2つの比較器に印加され
る。正の動作を考えると、タイミング信号を発生
する比較器で使う基準レベルは、方向信号を発生
する為に使われる基準レベルより高い。この為、
2つの基準レベルの値の違いによつて決定された
時間で微分された2つの信号が、同じ鋸歯状波形
の信号から取出されて、比較器に印加される。負
の側も同様に動作する。こうして取出した方向信
号がシフト・レジスタに印加され、シフト動作の
方向を特定する。タイミング・パルスを使つて、
レジスタ内での実際のシフト動作を行わせる。
この発明は特許請求の範囲に具体的に記載して
あるが、この発明自体は以下図面について説明す
る所から更によく理解されよう。
第1図には、この発明で全般的に使える様な従
来公知のインバータ装置の基本形が略図で示され
ている。第1図では、装置全体の基本的な導電素
子だけが示されており、スナツパ回路、転流回路
等の付属回路は、この発明を理解する上で重要で
はないので、省略してある。第1図に示す様に、
インバータ装置が、3つの正のサイリスタP1
P2,P3及び3つの負のサイリスタN1,N2,N3
構成された3相半導体ブリツジ10を含む。この
ブリツジが1対の母線12,14を介して可変直
流電源に接続される。この電源は、ブリツジ10
の実際の動作状態がどういうものであるかに応じ
て、可変の直流電圧並びに/又は電流を供給する
ことが出来る。正及び負のサイリスタに分ける他
に、各相に応じても分けることが出来る。線16
が直列接続されたサイリスタP1,N1の接続点に
接続されて、負荷22に対する第1相入力とな
る。この負荷は交流電動機であつてよく、そうで
ある場合が多い。サイリスタP2,N2が相線18
を介して負荷に接続され、同様に、直列接続のサ
イリスタP3,N3で構成されるブリツジの3番目
の枝路が、相線20を介して負荷に接続される。
図示の実施例では、サイリスタは、各々のサイリ
スタのゲート電極に接続された導線23から、ゲ
ート信号を適当に印加することによつて導電させ
られる。実際のゲート信号はインバータ制御装置
24によつて発生される。このゲート制御装置を
どういう性格のものにするかは、インバータの形
式並びに所望の全体的な動作によつて決定され、
これは後で第2図及び第3図について詳しく説明
する。
第2図にこの発明の好ましい実施例が示されて
いる。正又は負のいずれであつてもよいが、周波
数指令信号が、図に示してない適当な源から、線
34を介して積分器36に印加される。この積分
器はリセツト・スイツチ38が並列に接続されて
いる。典型的には、積分器36は演算増幅器の出
力端子と入力端子の間に帰還コンデンサを接続し
て構成され、リセツト・スイツチ38はトランジ
スタの様な固体スイツチにする。このトランジス
タは、線40を介して印加される信号によつてオ
ン状態にゲート駆動されるが、その目的は後で説
明する。例としては、スイツチ38は機能的に図
示してある。線34の入力に応答して、積分器3
6の出力線44には、46,48に示す波形の内
の一方が現われる。線34の正の信号を考える
と、正の波形46が生じ、もし負の信号が印加さ
れれば、負の波形48が出る。この為、積分回路
の公知の動作に従つて、積分器36の出力は本質
的に傾斜関数になり、積分器のリセツト作用を行
う為にスイツチ38を閉じた時、この傾斜関数が
終了する。スイツチ38を閉じると、積分器の出
力が急速に低下し、全体的に鋸歯状波形が積分器
の出力線44及び接続点50に現われる。線34
の指令信号入力は、前掲特許願に記載する様に、
かなりの量の交流リツプルを含んでいてもよい
が、本質的に直流信号である。
波形46,48の振幅は一定値であり、後で更
に詳しく説明するが、タイミング・パルスを発生
する為に使われる基準信号の値によつて決定され
る。その発生頻度は線34の指令信号の直流成分
の大きさに関係する。これは、この信号の大きさ
が、積分器が一定値まで傾斜して増加する速度を
決定するからである。
線44から接続点50に現われる鋸歯状信号
が、4つの比較器52,54,56,58の入力
として作用する。比較器52,58が、前に述べ
た様に、線34の指令信号の直流成分の大きさに
関係する周波数で発生する一連のパルス、即ちタ
イミング・パルスを発生する様に作用する。こう
いう作用を行わせる為、比較器52の非反転入力
が接続点50に接続され、その反転入力が、装置
の所望の動作に応じて予め決定される値を持つ正
の電圧源(+REF1)に接続される。同様に比較
器58の反転入力が接続点50に接続され、その
非反転入力が+REF1と絶対値は同じであるが、
符号が反対の負の基準電圧(−REF1)に接続さ
れる。この為、積分方向に応じて、積分器36の
出力が夫々の基準信号の値に達すると、夫々の比
較器52又は58の出力に出力信号が現われる。
比較器52から線60に出る出力並びに比較器5
8から線62に出る出力が、いずれもオア・ゲー
ト64に印加され、その出力が適当なパルス発生
器63(例えば単安定マルチバイブレータ又はワ
ンシヨツト)に印加される。パルス発生器63か
ら接続点65に出る出力は、積分器36が正の向
き又は負の向きのいずれに積分しているかに関係
ない一連のパルスである。接続点65に現われる
パルスが、線40を介してゲート38に印加さ
れ、積分器をリセツトし、こうして前に述べた様
に鋸歯状波形の信号を発生させる。接続点65に
現われるタイミング・パルスの列が、線66を介
して、シフト・レジスタ68の1つの入力に印加
されるのが、その理由は後で説明する。
2番目の1対の比較器54,56は方向比較器
であり、接続点50に現われる信号がやはりそれ
らに印加される。比較器54の場合、この信号が
非反転入力に印加され、比較器56では接続点5
0からの信号がその反転入力に印加される。比較
器54の反転入力が第2の正の電圧(+REF2
に接続され、比較器56の非反転入力が第2の負
の基準電圧(−REF2)に接続される。電圧+
REF2及び−REF2の絶対値を+REF1及び−REF1
の絶対値より幾らか小さくすることにより、各々
の比較器54,56は、線34の正及び負の指令
信号に対して、比較器52,58よりも一層早い
時刻に夫々出力を発生する。この期間の長さは
夫々の基準電圧の間の差に関係する。これは後で
第3図について更に詳しく説明する。
2つの比較器54,56からの信号が方向フリ
ツプフロツプ70に印加され、フリツプフロツプ
70のセツト端子が比較器54から入力を受取
り、リセツト端子が比較器56から入力を受取
る。方向フリツプフロツプ70はラツチとして作
用し、右シフト(線72のQ出力)及び左シフト
(線74の出力)と呼ぶ1対の方向ぎめ信号又
は方向信号をその出力に発生する。左シフト及び
左シフト信号がシフト・レジスタ68にも印加さ
れる。
シフト・レジスタ68は任意の適当な形式にす
ることが出来る。その1つの形式は、6つのビツ
ト位置を持つ循環形シフト・レジスタであり、並
列装入が行われる様にして、レジスタに送込まれ
た特定のビツト形態が、線66に現われるタイミ
ング・パルスによつて決定される速度で、線72
又は74の何れに方向信号があるかに応じた方向
に、レジスタの中を循環する。レジスタのビツト
位置内容の瞬時的な状態又はその時々の状態(例
えば、2進1又は2進0)を感知して、線80に
サイリスタ・ゲート信号を発生する。これは従来
のやり方であり、68から出て来る信号、即ち、
線80の信号が普通は直接的にブリツジのサイリ
スタをゲート駆動する為に使われず、適当なゲー
ト駆動器を作動する為に使われることも、そうで
ある。循環形シフト・レジスタの代りとしては、
本出願人による本出願と同日出願の特許願(7)に記
載される様に、自動的な補正能力を持つオープン
エンデツド形シフト・レジスタを使うことであ
る。その特許願に詳しく記載されているが、この
装置はオープン・エンデツド形シフト・レジスタ
を用い、その内容を線66にパルスが発生した
時、方向信号によつて定められた向きにシフトさ
せる。これは循環形シフト・レジスタの場合と同
じである。然し、この装置では、オープンエンデ
ツド形レジスタに自動的に再装入の特徴が設けら
れていて、レジスタの内容に誤りが発生しても、
それが永続せず、実際には脱落して、正しいパタ
ーンに置き換えられる様になつている。ごく簡単
に云うと、これは、或るビツト位置の内容を感知
し、それに応じて、タイミング・パルスが発生し
た時、オープンエンデツド形シフト・レジスタの
最終位置に2進1を入れ、この2進1をシフト・
レジスタの中でシフトさせて、対のサイリスタに
対するゲート信号を発生するものである。
第2図の回路の動作が第3図のグラフに示され
ている。第3図で、グラフaは、積分器36の出
力を示す。この図で、一番右側に現われる鋸歯状
波形は、一番左に現われる鋸歯状波形の大体2倍
の周波数で発生している。第2図と共に第3図を
見れば、線34に正の指令信号がある時、積分器
36が、指令信号の直流成分に応じた速度で、正
の向きの傾斜で増加し始める。傾斜電圧が+
REF1と記した点に達すると、比較器52が線6
0に信号を出力し、この信号がオア・ゲート6
4、パルス発生器63及び線40を介してスイツ
チ38に印加され、積分器を初期値又は出発時の
値へリセツトし、再び積分を開始することが出来
る様にする。第2図の接続点65の信号はタイミ
ング・パルスであるが、これが第3図のグラフc
によつて示されている。第3図のグラフaの右向
きの進行によつて示されている様に、線34の指
令信号の大きさが増加すると、積分速度が高くな
り、従つて装置の周波数が増加する。
グラフaには第2の基準電圧+REF2も示され
ている。この信号は基準+REF1より大きさが幾
分小さいことが判る。この為、比較器54の出力
は一層早い時刻に発生する。第3図のグラフb
は、比較器54の出力の発生並びにフリツプフロ
ツプ70がリセツトされることを示している。フ
リツプフロツプ70の状態がタイミング信号(グ
ラフc)より早い時期に変化すると仮定すると、
右シフト信号が現われる。右シフト方向信号が発
生するのとタイミング・パルスが発生する時点の
間の期間toが、方向フリツプフロツプ70をセツ
トし、シフト・レジスタ68に対して方向ぎめ又
は方向信号を供給する様に落着く為に割当てられ
た時間である。第3図で左から右へ進むにつれ、
方向信号が発生されるのとタイミング・パルスが
発生されるのとの間の相次ぐ期間t1、t2、t3、t4
が、周波数の上昇と共に短くなることが判る。然
し、一番右側の鋸歯状波形で表わされる様な一層
高い周波数の時でも、期間t4は、タイミング・パ
ルスの合間の合計期間のかなりの百分率を持ち、
低速の、従つて本質的に雑音の影響を受けないフ
リツプフロツプ回路でも、次のタイミング・パル
スが発生する前に落着いて、シフト・レジスタに
印加される方向信号の変化が得られる様になつて
いる。勿論、相次ぐタイミング・パルスの間に方
向信号の変化がなければ、フリツプフロツプ70
が状態を変えないから、時間の問題は起らない。
負の方向の装置の動作も、積分が負の方向に行わ
れ、比較器56,58が作用することを別にすれ
ば、今説明した所と同じである。従つて、不当な
回路を必要とせずに、正確なタイミング及びシフ
ト動作が出来、また誤つた動作が起らない様に、
方向信号を発生するのに、構成部品が落着くこと
が出来る様にする十分な時間を容易に保証するイ
ンバータ装置が提供されたことが理解されよう。
この発明の現在好ましいと考えられる実施例を
図示し且つ説明したが、当業者にはいろいろな変
更が考えられよう。例えば、図示の実施例で、タ
イミング・パルスを発生する比較器が、基本的に
は電圧制御形発振器である様な装置の一部分とし
て作用してもよい。この発明の考えは、発振器
が、タイミング・パルスを発生する手段とは別個
である様な装置にも同じ様に適用することが出来
る。タイミング・パルス比較器からは独立して鋸
歯状波形を出力する電圧制御形発振器を設けるこ
とによつて、この発明を実施することも十分可能
であり、比較器の引はずしレベルを発振器の最大
出力振幅に合せて、図示の好ましい実施例と同じ
結果を達成することが出来る。この形式の装置で
は、方向信号を発生する比較器の基準レベルは、
やはり前と同じ様に一層低いレベルにする。
【図面の簡単な説明】
第1図はこの発明で用いるのが好ましい従来公
知の基本的なインバータ回路の回路図、第2図は
この発明の好ましい実施例による、インバータ装
置に使う為の点弧制御装置の回路図、第3図はこ
の発明の動作を説明する為の波形図である。 主な符号の説明、10:ブリツジ、34:周波
数指令信号線、36:積分器、52,54,5
6,58:比較器、68:シフト・レジスタ、7
0:方向フリツプフロツプ。

Claims (1)

  1. 【特許請求の範囲】 1 直流電圧入力信号の絶対値により決まる周波
    数と、該入力信号の極性により決まる相順序とを
    持つた多相交流電圧を発生するインバータ装置で
    あつて、該インバータ装置はシフト・レジスタを
    有し、出力整流器ブリツジ回路の整流器の接続を
    制御する前記シフト・レジスタの内容には、一方
    では発生される交流電圧の周波数に対応するクロ
    ツク周波数で、該シフト・レジスタの内容を進め
    るクロツクパルスが供給され、且つ他方では発生
    される交流電圧の相順序に一致した時計方向又は
    反時計方向回転のための制御信号を供給するイン
    バータ装置において、 前記入力信号に対応した極性と、前記入力信号
    の前記絶対値に比例した周波数とを持つた鋸歯状
    信号を積分器36で生成し、該鋸歯状信号の振幅
    は前記鋸歯状信号の立下り区間の際に前記クロツ
    クパルスを発生する第1の比較器52,58の第
    1の基準電圧(+REF1、−REF1)により決定さ
    れ、更に該第1の基準電圧より小さい第2の基準
    電圧(+REF2、−REF2)を前記鋸歯状信号が越
    えてる間は、第2の比較器54,56が時計方向
    又は反時計回転のための前記制御信号を形成する
    信号を発生するインバータ装置。
JP5365880A 1979-04-24 1980-04-24 Reversible inverter Granted JPS561785A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/032,853 US4247890A (en) 1979-04-24 1979-04-24 Reversible inverter system having improved control scheme

Publications (2)

Publication Number Publication Date
JPS561785A JPS561785A (en) 1981-01-09
JPS6311871B2 true JPS6311871B2 (ja) 1988-03-16

Family

ID=21867179

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5365880A Granted JPS561785A (en) 1979-04-24 1980-04-24 Reversible inverter

Country Status (5)

Country Link
US (1) US4247890A (ja)
JP (1) JPS561785A (ja)
DE (1) DE3015157A1 (ja)
GB (1) GB2047020B (ja)
SE (1) SE8003037L (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5549996A (en) * 1978-10-06 1980-04-11 Fanuc Ltd Motor drive system using pulse width modulation inverter
JPS5928146B2 (ja) * 1978-11-04 1984-07-11 ファナック株式会社 誘導電動機の駆動制御方式
US4511956A (en) * 1981-11-30 1985-04-16 Park-Ohio Industries, Inc. Power inverter using separate starting inverter
US4370703A (en) * 1981-07-20 1983-01-25 Park-Ohio Industries, Inc. Solid state frequency converter
US4385348A (en) * 1981-08-14 1983-05-24 Park-Ohio Industries, Inc. Inverter with improved power factor control
US4507722A (en) * 1981-11-30 1985-03-26 Park-Ohio Industries, Inc. Method and apparatus for controlling the power factor of a resonant inverter
US6385066B1 (en) 2000-11-01 2002-05-07 General Electric Corporation Method and system for detecting a zero current level in a line commutated converter
SE526270C2 (sv) 2003-03-19 2005-08-09 Forskarpatent I Syd Ab Seriemagnetisering av synkronmotorer
US6897698B1 (en) * 2003-05-30 2005-05-24 O2Micro International Limited Phase shifting and PWM driving circuits and methods

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3278737A (en) * 1962-08-03 1966-10-11 Gulton Ind Inc Quotient circuit
CH419326A (de) * 1964-03-20 1966-08-31 Bbc Brown Boveri & Cie Frequenz- und amplitudenabhängiger Sollwertgeber
US3493961A (en) * 1966-05-27 1970-02-03 Rca Corp Circuit for selectively altering the slope of recurring ramp signals
US3641566A (en) * 1969-09-29 1972-02-08 Gen Electric Frequency polyphase power supply
US3820109A (en) * 1970-01-05 1974-06-25 Gen Electric Cycloconverter interface apparatus
US3671831A (en) * 1971-03-05 1972-06-20 Gen Electric Induction motor speed control
IT944477B (it) * 1971-12-29 1973-04-20 Italiana Telecominicazioni Sie Generatore di una tensione a dente di sega di ampiezza costante al va riare delle frequenza
US3831113A (en) * 1973-06-01 1974-08-20 Rca Corp Relaxation oscillator
US4032831A (en) * 1975-11-24 1977-06-28 Tokyo Shibaura Denki Kabushiki Kaisha Inverter apparatus
US4066938A (en) * 1976-10-06 1978-01-03 General Electric Company Input current modulation to reduce torque pulsations in controlled current inverter drives

Also Published As

Publication number Publication date
SE8003037L (sv) 1980-12-03
GB2047020A (en) 1980-11-19
DE3015157C2 (ja) 1990-02-22
DE3015157A1 (de) 1980-11-06
US4247890A (en) 1981-01-27
GB2047020B (en) 1983-08-03
JPS561785A (en) 1981-01-09

Similar Documents

Publication Publication Date Title
US4153863A (en) DC Motor controller
JPH0634594B2 (ja) 電圧形インバ−タ
JPS6311871B2 (ja)
JPS6018192B2 (ja) 電力変換装置
JP2003088131A (ja) Pwm回路およびこのpwm回路を用いたインバータ装置
GB2047019A (en) Inverter power conversion system having control scheme
JPS6351574B2 (ja)
JP3927787B2 (ja) 線路整流変換器においてゼロ電流レベルを検出する方法及びシステム
JPS5927183B2 (ja) 電力変換装置制御回路
US6563722B1 (en) System and method for compensating for line imbalances in line commutated converters
JPH0758892B2 (ja) ディジタルパルス幅変調回路
JP2527880Y2 (ja) 点弧制御回路
US4282570A (en) Method and apparatus for controlling an output current of a controlled rectifier
CA1158712A (en) Reversible inverter system having improved control scheme
JPH065990B2 (ja) Pwmインバータの制御方法
JPS5872372A (ja) 電力変換器の電流制御装置
SU1458951A1 (ru) Способ управлени многофазным инвертором и устройство дл его осуществлени
SU951634A1 (ru) Способ управлени тиристорным инвертором напр жени
JPH0145271Y2 (ja)
EP0119381A1 (en) Commutation detection scheme
GB1582400A (en) Control systems for pulse with control type inverter
KR0156756B1 (ko) 삼각파 판별회로 및 판별방법
JPS6259553B2 (ja)
JPS6248255A (ja) サイリスタ変換器のゲ−トパルス発生方式
JPS5846947B2 (ja) 点弧角制御回路