JPH0118474B2 - - Google Patents
Info
- Publication number
- JPH0118474B2 JPH0118474B2 JP58117106A JP11710683A JPH0118474B2 JP H0118474 B2 JPH0118474 B2 JP H0118474B2 JP 58117106 A JP58117106 A JP 58117106A JP 11710683 A JP11710683 A JP 11710683A JP H0118474 B2 JPH0118474 B2 JP H0118474B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- sub
- scanning
- scanning line
- image information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000012447 hatching Effects 0.000 claims description 7
- 239000000470 constituent Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 11
- 238000011156 evaluation Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 3
- 230000010365 information processing Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T17/00—Three dimensional [3D] modelling, e.g. data description of 3D objects
- G06T17/20—Finite element generation, e.g. wire-frame surface description, tesselation
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Graphics (AREA)
- Geometry (AREA)
- Software Systems (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Image Processing (AREA)
- Image Generation (AREA)
- Document Processing Apparatus (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は画情報に網かけを行うための網かけパ
ターン発生装置に関する。
ターン発生装置に関する。
ワードプロセツサ等の画情報処理装置では、記
録あるいは表示される画情報の特定部分を強調す
るために、その部分に網かけを行う機能を備えた
ものが存在する。
録あるいは表示される画情報の特定部分を強調す
るために、その部分に網かけを行う機能を備えた
ものが存在する。
このような画情報処理装置では、固定された
網かけイメージをパターンとして予め登録してお
きこれを利用するか、網かけの要求があつた時
点で演算等の方法でこのイメージを作成し、これ
を記録側の装置に蓄えた後、網かけ処理を行つて
いた。
網かけイメージをパターンとして予め登録してお
きこれを利用するか、網かけの要求があつた時
点で演算等の方法でこのイメージを作成し、これ
を記録側の装置に蓄えた後、網かけ処理を行つて
いた。
このため、前者では網かけイメージが１種類な
いし数種類に固定されており、自由に白黒画素の
比率を変えることができなかつた。また後者で
は、網かけの要求があつてからこれが実行される
までの実行速度が遅いばかりでなく、処理回路や
イメージ記憶用のメモリを必要とし、装置が高価
となるという欠点があつた。
いし数種類に固定されており、自由に白黒画素の
比率を変えることができなかつた。また後者で
は、網かけの要求があつてからこれが実行される
までの実行速度が遅いばかりでなく、処理回路や
イメージ記憶用のメモリを必要とし、装置が高価
となるという欠点があつた。
本発明はこのような事情に鑑み、各種の網かけ
パターンを自在に発生させることのできる網かけ
パターン発生装置を提供することをその目的とす
る。
パターンを自在に発生させることのできる網かけ
パターン発生装置を提供することをその目的とす
る。
本発明では、第１図に原理的に示すように主走
査方向に繰り返される網かけの構成要素としての
ビツトパターン１１を登録する基本パターンメモ
リ１２と、イネーブル信号１３によつてビツトパ
ターン１１をセツトし水平同期クロツク１４によ
つてこれをシフトさせるシフトレジスタ１５と、
主走査方向におけるこのビツトパターン１１の繰
り返し周期を定める定数１６をラツチする主走査
定数ラツチ１７と、この定数１６をプリセツト
し、シフトレジスタ１５のシフト完了ごとに発生
するシフト完了信号１８の計数を行う主走査線繰
り返しカウンタ１９と、副走査方向におけるビツ
トパターン１１の繰り返し周期を定める定数２１
をラツチする副走査定数ラツチ２２と、この定数
２１をプリセツトし、垂直同期クロツク２３が発
生するたびにこれを計数する副走査線繰り返しカ
ウンタ２４と、副走査線繰り返しカウンタ２４が
所定の計数値を計数するたびに出力されるイネー
ブル信号２５とシフトレジスタ１５の出力２６と
の論理積をとり、網かけパターンを線順次走査し
た形でこれを表わした白黒パターン２７を出力す
る論理回路２８と、網かけパターンの種類等を設
定するためのデータ２９を入力しこれらを解読し
て基本パターンメモリ１２等に供給する演算制御
手段３１とを網かけパターン発生装置に具備させ
る。
査方向に繰り返される網かけの構成要素としての
ビツトパターン１１を登録する基本パターンメモ
リ１２と、イネーブル信号１３によつてビツトパ
ターン１１をセツトし水平同期クロツク１４によ
つてこれをシフトさせるシフトレジスタ１５と、
主走査方向におけるこのビツトパターン１１の繰
り返し周期を定める定数１６をラツチする主走査
定数ラツチ１７と、この定数１６をプリセツト
し、シフトレジスタ１５のシフト完了ごとに発生
するシフト完了信号１８の計数を行う主走査線繰
り返しカウンタ１９と、副走査方向におけるビツ
トパターン１１の繰り返し周期を定める定数２１
をラツチする副走査定数ラツチ２２と、この定数
２１をプリセツトし、垂直同期クロツク２３が発
生するたびにこれを計数する副走査線繰り返しカ
ウンタ２４と、副走査線繰り返しカウンタ２４が
所定の計数値を計数するたびに出力されるイネー
ブル信号２５とシフトレジスタ１５の出力２６と
の論理積をとり、網かけパターンを線順次走査し
た形でこれを表わした白黒パターン２７を出力す
る論理回路２８と、網かけパターンの種類等を設
定するためのデータ２９を入力しこれらを解読し
て基本パターンメモリ１２等に供給する演算制御
手段３１とを網かけパターン発生装置に具備させ
る。
そして第２図に示すようにオアゲート３２を使
つて白黒パターン２７を他のイメージ情報３３と
重ね合わせ、網かけの行われた混合イメージ情報
３４を作成する。
つて白黒パターン２７を他のイメージ情報３３と
重ね合わせ、網かけの行われた混合イメージ情報
３４を作成する。
第３図および第４図は、文字「あ」を表わした
イメージ情報に網かけを行つた混合イメージ情報
を表わしたもので、第３図では面積比12.5％の網
かけが、また第４図では面積比3.125％の網かけ
が行われている。これらの場合のビツトパターン
は同一であり、２種類の定数１６，２１を変化さ
せているが、ビツトパターンを変化させることで
網かけパターンに更に多様性をもたせることがで
きる。
イメージ情報に網かけを行つた混合イメージ情報
を表わしたもので、第３図では面積比12.5％の網
かけが、また第４図では面積比3.125％の網かけ
が行われている。これらの場合のビツトパターン
は同一であり、２種類の定数１６，２１を変化さ
せているが、ビツトパターンを変化させることで
網かけパターンに更に多様性をもたせることがで
きる。
以下実施例につき本発明を詳細に説明する。
第５図はプリンタに組み込まれた網かけパター
ン発生装置の要部を表わしたものである。この網
かけパターン発生装置はCPU（中央処理装置）４
１を搭載しており、図示しないホストコンピユー
タから送られてきた入力データ４２がFIFO
（First―In―First―Out）メモリ４３を経てCPU
４１に供給されるようになつている。CPU４１
のデータバス４４には、所定のプログラムを格納
した図示しないROM（リード・オンリ・メモリ）
の他、ビツトパターンを記憶するパターンメモリ
４６、副走査定数ラツチ４７、副走査カウンタ４
８、主走査定数ラツチ４９、アンドゲート５１そ
の他プリンタの他の仕事を行うためのワーキング
エリア５２が接続されている。
ン発生装置の要部を表わしたものである。この網
かけパターン発生装置はCPU（中央処理装置）４
１を搭載しており、図示しないホストコンピユー
タから送られてきた入力データ４２がFIFO
（First―In―First―Out）メモリ４３を経てCPU
４１に供給されるようになつている。CPU４１
のデータバス４４には、所定のプログラムを格納
した図示しないROM（リード・オンリ・メモリ）
の他、ビツトパターンを記憶するパターンメモリ
４６、副走査定数ラツチ４７、副走査カウンタ４
８、主走査定数ラツチ４９、アンドゲート５１そ
の他プリンタの他の仕事を行うためのワーキング
エリア５２が接続されている。
副走査定数ラツチ４７にラツチされた定数５３
は、副走査線繰り返しカウンタ５４にプリセツト
され、垂直（副走査）同期クロツク６５によつて
数値零から１ずつ加算されるようになつている。
そして定数５３まで計数されると零に復帰する。
副走査線繰り返しカウンタ５４の内容が零になる
ごとに出力されるイネーブル信号５７でアンドゲ
ート５８が開かれ、パターンメモリ４６に記憶さ
れたビツトパターン５９がシフトレジスタ５５に
セツトされるようになつている。シフトレジスタ
５５にセツトされたビツトパターンは、水平同期
クロツク６１に同期してシリアルに読み出され、
２入力アンドゲート６２の入力端に供給されるよ
うになつている。
は、副走査線繰り返しカウンタ５４にプリセツト
され、垂直（副走査）同期クロツク６５によつて
数値零から１ずつ加算されるようになつている。
そして定数５３まで計数されると零に復帰する。
副走査線繰り返しカウンタ５４の内容が零になる
ごとに出力されるイネーブル信号５７でアンドゲ
ート５８が開かれ、パターンメモリ４６に記憶さ
れたビツトパターン５９がシフトレジスタ５５に
セツトされるようになつている。シフトレジスタ
５５にセツトされたビツトパターンは、水平同期
クロツク６１に同期してシリアルに読み出され、
２入力アンドゲート６２の入力端に供給されるよ
うになつている。
一方、主走査定数ラツチ４９にラツチされた定
数６３は、主走査線繰り返しカウンタ６４にプリ
セツトされる。主走査線繰り返しカウンタ６４に
はシフトレジスタ５５からシフト完了信号５６が
供給されるようになつており、数値零から定数６
３まで繰り返し加算が行われるようになつてい
る。主走査線繰り返しカウンタ６４の内容が零に
なるごとにイネーブル信号６６が出力され、その
該当する副走査位置でアンドゲート６２が開かれ
る。この副走査位置で、シリアルなビツトパター
ン６７が他の２入力アンドゲート５１に入力され
ることになる。アンドゲート５１にはデータバス
４４から網かけ指示の有無を表わした網かけ信号
６８が供給されるようになつている。網かけ信号
６８がＨ（ハイ）レベルとなり網かけが指示され
ると、アンドゲート５１から網かけのための白黒
パターン６９が出力されることになる。
数６３は、主走査線繰り返しカウンタ６４にプリ
セツトされる。主走査線繰り返しカウンタ６４に
はシフトレジスタ５５からシフト完了信号５６が
供給されるようになつており、数値零から定数６
３まで繰り返し加算が行われるようになつてい
る。主走査線繰り返しカウンタ６４の内容が零に
なるごとにイネーブル信号６６が出力され、その
該当する副走査位置でアンドゲート６２が開かれ
る。この副走査位置で、シリアルなビツトパター
ン６７が他の２入力アンドゲート５１に入力され
ることになる。アンドゲート５１にはデータバス
４４から網かけ指示の有無を表わした網かけ信号
６８が供給されるようになつている。網かけ信号
６８がＨ（ハイ）レベルとなり網かけが指示され
ると、アンドゲート５１から網かけのための白黒
パターン６９が出力されることになる。
この装置の具体的な動作を第６図に示す網かけ
後の混合イメージ情報７１を例にとり説明する。
図に示した混合イメージ情報７１は、１文字分の
イメージエリアを41×41ドツトで構成したもの
で、24×24ドツトで構成された文字「あ」を元と
なるイメージ情報とし、これに網かけを行つたも
のである。網かけは主走査方向（図で横方向）に
８ビツトに１ビツトの割合で行い、副走査方向に
８ラインに１ラインの割合で行つている。網かけ
の面積比は、全体のドツト数に対する網かけの黒
ビツトの割合で求まり、1.56％である。
後の混合イメージ情報７１を例にとり説明する。
図に示した混合イメージ情報７１は、１文字分の
イメージエリアを41×41ドツトで構成したもの
で、24×24ドツトで構成された文字「あ」を元と
なるイメージ情報とし、これに網かけを行つたも
のである。網かけは主走査方向（図で横方向）に
８ビツトに１ビツトの割合で行い、副走査方向に
８ラインに１ラインの割合で行つている。網かけ
の面積比は、全体のドツト数に対する網かけの黒
ビツトの割合で求まり、1.56％である。
さてプリンタには印字の開始に先立つて入力デ
ータ４２が供給され、FIFOメモリ４３に格納さ
れる。入力データ４２は第７図に示すように、網
かけ指示符号D1、網かけのためのビツトパター
ンD2、主走査線繰り返し周期データD3および副
走査線繰り返し周期データD4から構成される。
FIFOメモリ４３では入力（IN）された入力デー
タ４２がその入力順に出力（OUT）されるよう
になつている。
ータ４２が供給され、FIFOメモリ４３に格納さ
れる。入力データ４２は第７図に示すように、網
かけ指示符号D1、網かけのためのビツトパター
ンD2、主走査線繰り返し周期データD3および副
走査線繰り返し周期データD4から構成される。
FIFOメモリ４３では入力（IN）された入力デー
タ４２がその入力順に出力（OUT）されるよう
になつている。
プリンタの初期化が行われるとき、副走査カウ
ンタ４８はまずその内容が零にイニシヤライズさ
れる。副走査カウンタ４８の内容が零であれば
（第８図ステツプ；YES）、CPU４１はプリン
タの記録部（図示せず）が行の先頭位置Ａ（第６
図）で待機状態にあるものと判断する。このよう
な待機状態は１行分の印字が終了した場合と１ペ
ージ分の印字が新たに開始する場合のいずれかの
場合に該当する。
ンタ４８はまずその内容が零にイニシヤライズさ
れる。副走査カウンタ４８の内容が零であれば
（第８図ステツプ；YES）、CPU４１はプリン
タの記録部（図示せず）が行の先頭位置Ａ（第６
図）で待機状態にあるものと判断する。このよう
な待機状態は１行分の印字が終了した場合と１ペ
ージ分の印字が新たに開始する場合のいずれかの
場合に該当する。
待機状態のとき（ステツプ；YES）、CPU４
１は次の行に関する入力データ４２をFIFOメモ
リ４３から読み取る（ステツプ）。そしてホス
トコンピユータによつて与えられた指示を解読す
る。指示が与えられている場合には、これに先立
つて副走査カウンタ４８に１行分の走査線の本数
がセツトされる。第６図に示すこの例の場合に
は、数値“41”がセツトされることになる。指示
が与えられていない場合には（ステツプ；
NO）、他のルーチンが実行される（ステツプ
）。
１は次の行に関する入力データ４２をFIFOメモ
リ４３から読み取る（ステツプ）。そしてホス
トコンピユータによつて与えられた指示を解読す
る。指示が与えられている場合には、これに先立
つて副走査カウンタ４８に１行分の走査線の本数
がセツトされる。第６図に示すこの例の場合に
は、数値“41”がセツトされることになる。指示
が与えられていない場合には（ステツプ；
NO）、他のルーチンが実行される（ステツプ
）。
入力データ４２のうち網かけ指示符号D1の解
読により網かけの指示が判別した場合（ステツプ
；YES）、CPU４１は網かけ信号６８をＨレベ
ルに保ち、アンドゲート５１を開く。そしてビツ
トパターンD2をパターンメモリ４６にセツトす
る（ステツプ）。
読により網かけの指示が判別した場合（ステツプ
；YES）、CPU４１は網かけ信号６８をＨレベ
ルに保ち、アンドゲート５１を開く。そしてビツ
トパターンD2をパターンメモリ４６にセツトす
る（ステツプ）。
このビツトパターンD2は、第９図に示すよう
に１バイト（８ビツト）から成るもので、最上位
のビツト（MSB）のみが印字状態を表わす黒ビ
ツトとなつている。CPU４１は次に主走査線繰
り返し周期データD3の解読結果を主走査定数ラ
ツチ４９にラツチし、主走査繰り返し周期（定数
６３）をセツトする（ステツプ）。また副走査
線繰り返し周期データD4の解読結果を副走査定
数ラツチ４７にラツチし、副走査繰り返し周期
（定数５３）をセツトする（ステツプ）。これら
のセツトされる定数６３，５３は、第６図に示す
例の場合それぞれ数値“１”と“８”になる。
に１バイト（８ビツト）から成るもので、最上位
のビツト（MSB）のみが印字状態を表わす黒ビ
ツトとなつている。CPU４１は次に主走査線繰
り返し周期データD3の解読結果を主走査定数ラ
ツチ４９にラツチし、主走査繰り返し周期（定数
６３）をセツトする（ステツプ）。また副走査
線繰り返し周期データD4の解読結果を副走査定
数ラツチ４７にラツチし、副走査繰り返し周期
（定数５３）をセツトする（ステツプ）。これら
のセツトされる定数６３，５３は、第６図に示す
例の場合それぞれ数値“１”と“８”になる。
副走査カウンタ４８に零でない数値がセツトさ
れると（ステツプ；NO）、垂直同期クロツク
６５が発生するたびに（ステツプ；YES）、副
走査カウンタ４８の計数値が１だけ加算される
（ステツプ）。垂直同期クロツク６５は、１走査
線のデータを記録部が取り込みを開始する時点で
発生するパルス状の信号である。CPU４１はこ
の後、プリンタの各部分の点検等を行うためのル
ーチンを実行する（ステツプ）ことになる。
れると（ステツプ；NO）、垂直同期クロツク
６５が発生するたびに（ステツプ；YES）、副
走査カウンタ４８の計数値が１だけ加算される
（ステツプ）。垂直同期クロツク６５は、１走査
線のデータを記録部が取り込みを開始する時点で
発生するパルス状の信号である。CPU４１はこ
の後、プリンタの各部分の点検等を行うためのル
ーチンを実行する（ステツプ）ことになる。
まず副走査カウンタ４８の加算が行われる前の
最初の走査線位置における網かけの様子を説明す
る。この第１番目の走査線位置では、副走査線繰
り返しカウンタ５４の計数値が零となつており、
イネーブル信号５７が出力されている。パターン
メモリ４６に登録されたビツトパターン５９はこ
の状態でシフトレジスタ５５にセツトされ、水平
同期クロツク６１に同期して１ビツトずつ出力さ
れる。これにより、第６図に示す先頭位置Ａから
第９図に示すビツトパターンで、８ビツト分の白
黒パターン６９がシリアルに出力される。
最初の走査線位置における網かけの様子を説明す
る。この第１番目の走査線位置では、副走査線繰
り返しカウンタ５４の計数値が零となつており、
イネーブル信号５７が出力されている。パターン
メモリ４６に登録されたビツトパターン５９はこ
の状態でシフトレジスタ５５にセツトされ、水平
同期クロツク６１に同期して１ビツトずつ出力さ
れる。これにより、第６図に示す先頭位置Ａから
第９図に示すビツトパターンで、８ビツト分の白
黒パターン６９がシリアルに出力される。
シフトレジスタ５５から８ビツトのビツトパタ
ーン５９が出力されると、シフト完了信号５６が
発生し、主走査線繰り返しカウンタ６４が数値
“１”を計数して零に復帰する。すなわち第６図
に示す例の場合には、イネーブル信号６６が常に
出力されることになる。この結果、シフトレジス
タ５５からは白黒パターン６９として第９図に示
すビツトパターンが繰り返し出力され、第１番目
の走査線位置における網かけパターンを形成す
る。
ーン５９が出力されると、シフト完了信号５６が
発生し、主走査線繰り返しカウンタ６４が数値
“１”を計数して零に復帰する。すなわち第６図
に示す例の場合には、イネーブル信号６６が常に
出力されることになる。この結果、シフトレジス
タ５５からは白黒パターン６９として第９図に示
すビツトパターンが繰り返し出力され、第１番目
の走査線位置における網かけパターンを形成す
る。
第２番目の走査線位置では、前記したように副
走査線繰り返しカウンタ５４の計数値が加算され
数値“１”となつている。従つて副走査線繰り返
しカウンタ５４からイネーブル信号５７の出力は
なく、パターンメモリ４６に記憶されたビツトパ
ターン５９はシフトレジスタ５５にセツトされな
い。この状態では、非印字状態を表わす白ビツト
がシフトレジスタ５５から連続して出力され、白
黒パターン６９となる。すなわち第６図に示すよ
うに第２番目の走査線位置では、１ライン分が全
部白となつた白黒パターン６９が出力される。第
３〜第８番目の各走査線位置でも同様である。
走査線繰り返しカウンタ５４の計数値が加算され
数値“１”となつている。従つて副走査線繰り返
しカウンタ５４からイネーブル信号５７の出力は
なく、パターンメモリ４６に記憶されたビツトパ
ターン５９はシフトレジスタ５５にセツトされな
い。この状態では、非印字状態を表わす白ビツト
がシフトレジスタ５５から連続して出力され、白
黒パターン６９となる。すなわち第６図に示すよ
うに第２番目の走査線位置では、１ライン分が全
部白となつた白黒パターン６９が出力される。第
３〜第８番目の各走査線位置でも同様である。
第９番目の走査線位置では、副走査線繰り返し
カウンタ５４の計数値が再び零に復帰する。この
結果、第１番目の走査線位置と同様に、第９図に
示したビツトパターンが白黒パターン６９として
繰り返し出力されることになる。以下同様にして
第17番目、第25番目、第33番目および第41番目の
各走査線位置で、第９図に示したビツトパターン
が白黒パターン６９として繰り返し出力される。
これらの白黒パターンに文字「あ」を表わしたイ
メージ情報が重ね合わされると（第２図参照）、
第６図に示す面積比1.56％の混合イメージ情報７
１が作成されることになる。
カウンタ５４の計数値が再び零に復帰する。この
結果、第１番目の走査線位置と同様に、第９図に
示したビツトパターンが白黒パターン６９として
繰り返し出力されることになる。以下同様にして
第17番目、第25番目、第33番目および第41番目の
各走査線位置で、第９図に示したビツトパターン
が白黒パターン６９として繰り返し出力される。
これらの白黒パターンに文字「あ」を表わしたイ
メージ情報が重ね合わされると（第２図参照）、
第６図に示す面積比1.56％の混合イメージ情報７
１が作成されることになる。
第１０図は他の混合イメージ情報を表わしたも
のである。この例では32×32ドツトの文字フオン
ト「ア」についてのイメージ情報に6.25％の面積
比で網かけが行われ、混合イメージ情報７３とな
つている。この場合には、パターンメモリ４６に
第１１図に示す１バイトのビツトパターンが格納
されることになる。この混合イメージ情報７３で
は１行が50本の走査線で構成されるので、副走査
カウンタ４８に数値５０がセツトされる。また４
本の走査線に１本の割合で第１１図に示すビツト
パターンが出力されるので、副走査線繰り返しカ
ウンタ５４にセツトされる定数５３は数値“４”
となる。主走査線繰り返しカウンタ６４にセツト
される定数６３は数値“１”である。
のである。この例では32×32ドツトの文字フオン
ト「ア」についてのイメージ情報に6.25％の面積
比で網かけが行われ、混合イメージ情報７３とな
つている。この場合には、パターンメモリ４６に
第１１図に示す１バイトのビツトパターンが格納
されることになる。この混合イメージ情報７３で
は１行が50本の走査線で構成されるので、副走査
カウンタ４８に数値５０がセツトされる。また４
本の走査線に１本の割合で第１１図に示すビツト
パターンが出力されるので、副走査線繰り返しカ
ウンタ５４にセツトされる定数５３は数値“４”
となる。主走査線繰り返しカウンタ６４にセツト
される定数６３は数値“１”である。
第１２図は更に他の混合イメージ情報を表わし
たものである。この例では空白（スペース）に
4.17％の面積比で網かけが行われ、混合イメージ
情報７５を形成している。この場合には、パター
ンメモリ４６に第１３図に示す１バイトのビツト
パターンが記憶される。１行が32本の走査線で構
成され１文字分のピツチが32ドツトとなつている
ので、副走査カウンタ４８に数値“32”が、副走
査線繰り返しカウンタ５４に定数“６”が、また
主走査線繰り返しカウンタ６４に定数“１”がそ
れぞれセツトされることになる。
たものである。この例では空白（スペース）に
4.17％の面積比で網かけが行われ、混合イメージ
情報７５を形成している。この場合には、パター
ンメモリ４６に第１３図に示す１バイトのビツト
パターンが記憶される。１行が32本の走査線で構
成され１文字分のピツチが32ドツトとなつている
ので、副走査カウンタ４８に数値“32”が、副走
査線繰り返しカウンタ５４に定数“６”が、また
主走査線繰り返しカウンタ６４に定数“１”がそ
れぞれセツトされることになる。
以上説明したように本発明によれば、網かけパ
ターンを安価にかつ比較的高速度で創出すること
ができる。しかもパターンの面積比を自在に設定
できるので、棒グラフのパターンや階調を表わし
たグラフイツク等に活用することができる。
ターンを安価にかつ比較的高速度で創出すること
ができる。しかもパターンの面積比を自在に設定
できるので、棒グラフのパターンや階調を表わし
たグラフイツク等に活用することができる。
第１図は本発明の原理的構成を表わしたブロツ
ク図、第２図は白黒パターンと他のイメージ情報
との混合を行う回路部分を表わした回路図、第３
図および第４図は網かけの様子を原理的に表わし
た説明図、第５図〜第１３図は本発明の一実施例
を説明するためのもので、このうち第５図は網か
けパターン発生装置の要部を示すブロツク図、第
６図は混合イメージ情報の一例を示す構成図、第
７図はプリンタに入力する入力データの構成図、
第８図は網かけパターン発生装置の動作の概略を
表わした流れ図、第９図は第６図に示した網かけ
パターンを作成するためのビツトパターンの構成
図、第１０図は混合イメージ情報の他の例を示す
構成図、第１１図は第１０図に示した例の場合の
ビツトパターンの構成図、第１２図は混合イメー
ジ情報の更に他の例を示す構成図、第１３図は第
１２図に示した例の場合のビツトパターンの構成
図である。 １１，５９……ビツトパターン、１２……基本
パターンメモリ、１３，２５，５７，６６……イ
ネーブル信号、１４，６１……水平同期クロツ
ク、１５，５５……シフトレジスタ、１８，５６
……シフト完了信号、１９，６４……主走査線繰
り返しカウンタ、２３，６５……垂直同期クロツ
ク、２４，５４……副走査線繰り返しカウンタ、
２７，６９……白黒パターン、２８……論理回
路、３１……演算制御手段、４１……CPU、４
６……パターンメモリ、５１，６２……アンドゲ
ート。
ク図、第２図は白黒パターンと他のイメージ情報
との混合を行う回路部分を表わした回路図、第３
図および第４図は網かけの様子を原理的に表わし
た説明図、第５図〜第１３図は本発明の一実施例
を説明するためのもので、このうち第５図は網か
けパターン発生装置の要部を示すブロツク図、第
６図は混合イメージ情報の一例を示す構成図、第
７図はプリンタに入力する入力データの構成図、
第８図は網かけパターン発生装置の動作の概略を
表わした流れ図、第９図は第６図に示した網かけ
パターンを作成するためのビツトパターンの構成
図、第１０図は混合イメージ情報の他の例を示す
構成図、第１１図は第１０図に示した例の場合の
ビツトパターンの構成図、第１２図は混合イメー
ジ情報の更に他の例を示す構成図、第１３図は第
１２図に示した例の場合のビツトパターンの構成
図である。 １１，５９……ビツトパターン、１２……基本
パターンメモリ、１３，２５，５７，６６……イ
ネーブル信号、１４，６１……水平同期クロツ
ク、１５，５５……シフトレジスタ、１８，５６
……シフト完了信号、１９，６４……主走査線繰
り返しカウンタ、２３，６５……垂直同期クロツ
ク、２４，５４……副走査線繰り返しカウンタ、
２７，６９……白黒パターン、２８……論理回
路、３１……演算制御手段、４１……CPU、４
６……パターンメモリ、５１，６２……アンドゲ
ート。
Claims (1)
- １ 主走査方向に繰り返される網かけの構成要素
としてのビツトパターンを登録する基本パターン
メモリと、イネーブル信号によつてこのビツトパ
ターンをセツトし水平同期クロツクによつてこれ
をシフトさせるシフトレジスタと、主走査方向に
おけるこのビツトパターンの繰り返し周期をプリ
セツトし、前記シフトレジスタのシフト完了ごと
に発生するシフト完了信号の計数を行つて所定の
計数値に達するたびに前記イネーブル信号を出力
する主走査線繰り返しカウンタと、副走査方向に
おける前記ビツトパターンの繰り返し周期をプリ
セツトし垂直同期クロツクが発生するたびにこれ
を計数する副走査線繰り返しカウンタと、この副
走査線繰り返しカウンタが所定の計数値に達する
たびに出力される他のイネーブル信号と前記シフ
トレジスタの出力との論理積をとり、網かけパタ
ーンを線順次走査した形でこれをシリアルに表わ
した白黒パターンを出力する論理回路と、網かけ
パターンの種類等を設定するためのデータを入力
しこれらを解読して前記基本パターンメモリ等に
供給する演算制御手段とを具備し、イメージ情報
に重ね合わされる網かけパターンを線順次走査に
よつて発生させることを特徴とする網かけパター
ン発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58117106A JPS6010392A (ja) | 1983-06-30 | 1983-06-30 | 網かけパタ−ン発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58117106A JPS6010392A (ja) | 1983-06-30 | 1983-06-30 | 網かけパタ−ン発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6010392A JPS6010392A (ja) | 1985-01-19 |
| JPH0118474B2 true JPH0118474B2 (ja) | 1989-04-05 |
Family
ID=14703546
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58117106A Granted JPS6010392A (ja) | 1983-06-30 | 1983-06-30 | 網かけパタ−ン発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6010392A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH064343B2 (ja) * | 1983-11-19 | 1994-01-19 | キヤノン株式会社 | パターン出力方法 |
| JPH01177274A (ja) * | 1988-01-06 | 1989-07-13 | Fuji Xerox Co Ltd | 画像処理装置 |
| JP3036767B2 (ja) * | 1989-12-28 | 2000-04-24 | キヤノン株式会社 | 印刷装置および方法 |
-
1983
- 1983-06-30 JP JP58117106A patent/JPS6010392A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6010392A (ja) | 1985-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3018337B2 (ja) | 画像処理装置 | |
| US5146554A (en) | Page memory control in a raster image processor employed for digital halftoning | |
| JPH0421473A (ja) | 印刷制御方法及び装置と印刷装置 | |
| JP2752439B2 (ja) | 画像出力方法 | |
| JPH0118474B2 (ja) | ||
| JPH06139032A (ja) | ページ記述言語処理装置 | |
| JPS6356693A (ja) | 文字のドツト化方式 | |
| KR100186226B1 (ko) | 화상형성장치의 흰선 표현력 개선회로 | |
| JPS6330256A (ja) | 印字装置 | |
| JPH0876739A (ja) | ビットマップフォントの縮小画面表示方法および縮小画面表示装置 | |
| JPH0691938A (ja) | 印刷制御装置 | |
| JPH05265428A (ja) | 輪郭線データ変換装置 | |
| JPS5936314B2 (ja) | 表示装置の制御方式 | |
| JP2660127B2 (ja) | ページプリンタの印刷密度変換方法 | |
| JPH06175637A (ja) | 文字の生成方法 | |
| JPH0450896A (ja) | 描画回路 | |
| JPS6364086A (ja) | 出力装置 | |
| JPH0556064B2 (ja) | ||
| JPH0422267A (ja) | 印刷装置 | |
| JPH02252075A (ja) | 図形生成方式 | |
| JPS61252174A (ja) | プリンタ装置 | |
| JPH05131674A (ja) | 記録装置 | |
| JPH04230174A (ja) | ファクシミリデ−タ処理装置 | |
| JPH03227670A (ja) | カラー画像記録装置 | |
| JPH04301485A (ja) | 画像処理装置 |