JPH01145164A - サーマルヘッド駆動回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、サーマルヘッド駆動回路に係り、特に、高
速で階調印字を行うことができる熱転写型サーマルプリ
ンタに通したサーマルヘッド駆動回路に関する。

〔従来技術〕

サーマルヘッドは、−列に並べられた多数の発熱抵抗体
を有しており、この発熱抵抗体を選択的に駆動して、文
字、図形等の印刷を行うものである。

最近、このサーマルヘッドを用いて、階調印字を行うも
のが提案されている。これは、白レベルから黒レベルを
例えば、１２８または２５６の階調に分離し、この１１
１＃ＪＩの数だけ同一箇所に印刷を行うことによって達
成されるものであり、ビデオプリンタへの応用が期待さ
れている。

第３図は、例えば特公昭６０−２８１８０号公報に記載
されている従来のサーマルヘッド駆動回路の例であり、
第４図は、この駆動回路を用いて階調印字を行う場合の
動作を説明するためのタイミング図である。

第３図において、３１はシフトレジスタ、３２はラッチ
回路、３３はアンド回路、３４はドライバ回路である。

また、第４図において、（１）は印字データを表してお
り、図では階調の数がｎの場合を示している。即ち、ｎ
個のデータで１ライン分のデータを構成しており、（Ｄ
Ｉ、Ｄ２、Ｄ３、−Ｄｎ）で示されるデータの一つづつ
が、それぞれ１ラインのデータのルベル分のデータにな
る。（２）はデータをシフトレジスタ３１に転送するた
めのクロックを示しており、（３）はシフトレジスタ３
１からのルベル分のデータをラッチ回路３２に読み込む
ためのタイミング信号（以下、ラッチ信号という）を示
している。また、（４）はアンド回路３３を動作させる
ためのイネーブル信号を示している。

第３図、第４図を参照して、階調印字を行う際のこの駆
動回路の動作を説明する。

第４図（１）に示すデータをＤＡＴＡ　　ＩＮ端子に供
給すると共に、第４図（２）に示すクロックによって、
これをシフトレジスタに読み込む。

データの読み込みは、まずデータＤｍ　（ｍ　−１−ｎ
）をシフトレジスタ３１に読み込ませることによって行
われる。次いで、ランチ信号によって、このデータＤｍ
をラッチ回路３２にセットし、さらに、イネーブル信号
によってＡＮＤ回路３３〜３３を駆動してこのデータＤ
ｍをドライバ回路３４〜３４に送る。

データＤｍは、階調データに従ってＯｌｌの値を持つも
のであり、例えば「１」のときにのみドライバ回路３４
を介してサーマルヘッドの発熱抵抗体を選択的に発熱さ
せることになる。これにより、選択的に印字を行う。

１階調分のデータＤｍによる駆動が終了すると、シフト
レジスタ３１に次の階調の高い部分に対するデータが読
み込まれ、先に述べた動作をくりかえす。濃度が濃い箇
所については、二度打ちが行われる。次々に、この動作
を繰り返して階調データの印字を行う。

これによれば、階調毎に送出されるデータＤｍにしたが
って印字を行うことにより、濃度の一番濃い箇所につい
ては、ｎ回打ちの印字を行い、濃度の一番薄い箇所につ
いては、なにも印字をしないことになり、階調印字が可
能となる。

〔発明が解決しようとする問題点〕

この従来のサーマルヘッドによれば、階調印字が可能で
はあるが、階調の数だけの重打ちが必要であり、その回
数だけデータをシフトレジスタ３１に転送する必要があ
る。高速で印字を行うためには、高速で印字データを転
送しなければいけないが、現用のＴＴＬ、ＣＭＯ３の使
用を前提にし、かつ、サーマルヘッドへの配線が長くな
ることを考えると、５〜６　Ｍ　Ｈｚ以上のデータ転送
は困難になる。そのため、−枚の画面を印字するのに要
する時間が非常に長くなるという問題点を有している。

この発明は、このような点に鑑みてなされたものであり
、階調印字が可能なサーマルヘッドにおいて、その印字
時間を短縮することを目的とする。

〔問題点を解決するための手段〕

以上の問題点を解決するため、この発明においては、階
調データが入力されるシフトレジスタと、このシフトレ
ジスタに入力されたデータをラッチするラッチ回路と、
カウンタと、前記ラッチ回路からの出力データとカウン
タの値とを比較するコンパレータとを設け、これによっ
て、サーマルヘッドの発熱抵抗体を駆動することを特徴
としている。

〔実施例〕

第１図は、この発明の一実施例である。第１図において
、１−１．１−２〜１−ｎはそれぞれシフトレジスタで
あり、サーマルヘッドの発熱抵抗体の数ｎに等しい数だ
け設けられている。２−１．２−２〜２−ｎはラッチ回
路であり、やはりｎ個だけ設けられている。３−１．３
−２〜３−ｎはマグニチュードコンパレータ、４−１．
４−２〜４−ｎはＡＮＤ回路、５−１．５−２〜５−ｎ
はドライバー回路であり、それぞれｎ個だけ設けられて
いる。また、６はカウンタである。

シフトレジスタ１−１〜１−ｎは印字すべきデータの階
調を記憶しておくためのもので、階調が１２８であれば
７ビツト以上で構成されており、２５６であれば８ビッ
ト以上で構成される。従って、このシフトレジスタから
のデータを受けるラッチ回路２−１〜２−ｎもシフトレ
ジスタと同じビット構成−とされる。

このサーマルヘッド駆動回路の動作を第２図と共に説明
する。

第２図は、サーマルヘッド駆動回路の動作を説明するた
めのタイミング図である。図において、（１）は印字デ
ータであり、（２）に示すクロックのタイミングに従っ
てシフトレジスタ１−１〜１−ｎに入力される。（３）
はシフトレジスタ１−１〜ｌ−ｎのデータをラッチ回路
２−１〜２−ｎに転送するための信号（以後、ラッチ信
号という）であり、（４）はＡＮＤ回路４−１〜４−ｎ
を動作させてドライバー回路５−１〜５−ｎを駆動する
ためのイネーブル信号である。これらのデータあるいは
信号は、それぞれ第１図のＤＡＴＡＩＮ端子、ＣＬＯＣ
Ｋ端子、Ｌ、ＡＴＣＨ端子、ＥＮＡＢＬＥ端子に加えら
れる。

まず、クロック（２）によって、順次入力される印字デ
ータをシフトレジスタ１−１〜１−ｎに順次取り込む。

この印字データは、各シフトレジスタが接続されている
発熱抵抗体の印字すべき階調を示すものであり、例えば
、階調が２５６の場合、各シフトレジスタには０〜２５
５の値が入力されていることになる。

次いで、ラッチ信号により、これをラッチ回路２−１〜
２−ｎに転送する。また、カウンタ６は、階調の数に等
しい値、例えばＯ〜２５５を記憶しており、イネーブル
信号によってＯ〜２５５の値を順次出力する。

マグニチュードコンパレータ３−１〜３−ｎは、カウン
タ６の値と各ランチ回路２−１〜２−ｎの値を比較し、
ラッチ回路の出力がカウンタの値に等しいか大きいとき
に「１」を出力し、小さいときには、ｒＯＪを出力する
。したがってラッチ回路２−１に「６３」がセットされ
るときマグニチュードコンパレータ３−１はカウンタ６
がＯ〜６３を出力するまでの６４回「１」を出力するこ
とになる。

このマグニチュードコンパレータの出力と、イネーブル
信号とをＡＮＤ回路４−１〜４−ｎに加えて、それらの
アンドをとることにより、ドライバー回路５−１〜５−
ｎをその印字階調に応じてオン、オフ駆動する。

従って、いま、ラッチ回路に最も濃いレベルを示す２５
５が記憶されて要る場合には、イネーブル信号に応じて
２５６回ドライバー回路をオン駆動し、サーマルヘッド
は、その回数だけ重ね打ち印字を行うことになる。

また、ラッチ回路に「０」が記憶されているときには、
何も印字されないことになる。

なお上記説明ではマグニチュードコンパレータを使用し
た例について説明したが、本発明は勿論これに限定され
るものではなく、通常のコンパレータを使用できる。

〔発明の効果〕

以上述べた通り、この発明によれば、シフトレジスタに
読みこまれたデータとカウンタとの値を比較することに
よって、任意の階調の印字を行うことができるので、毎
回各階鋼にあった高速データ転送の必要がなく、消費電
力を低減することができる。また、そのためノイズの発
生が防止でき、誤動作の発生を少なくすることができる
。さらに、発熱抵抗体駆動用ｒｃ内に演算回路があるた
め、装置側回路が簡単になり、ソフト処理が容易になる
。また、データ転送を低い周波数で行うことが可能であ
る。

【図面の簡単な説明】

第１図はこの発明の実施例を示す図、第２図はこの発明
の実施例のサーマルヘッド駆動回路の動作を説明するた
めの図、第３図は従来例を示す図、第４図は従来例の動
作を説明するための図である。 １−１〜１−ｎ−シフトレジスタ、 ２−１〜２−ｎ−ラッチ回路、 ３−１〜３−　ｎ−マグニチュードコンパレータ、４−
１〜４−ｎ−ＡＮＤ回路、 ５−１〜５−ｎ−ドライバー回路、 ６・・・カウンタ。

Claims (1)

【特許請求の範囲】
1. 階調データが入力されるシフトレジスタと、このシフト
   レジスタに入力されるデータをラッチするラッチ回路と
   、カウンタと、前記ラッチ回路からの出力データとカウ
   ンタの値とを比較するコンパレータと、このコンパレー
   タの出力に応じて発熱抵抗体を駆動するドライバー回路
   を設け、階調印字を可能としたサーマルヘッド駆動回路
   。