JPS6349455A - サ−マルドツトプリンタ装置 - Google Patents
サ−マルドツトプリンタ装置Info
- Publication number
- JPS6349455A JPS6349455A JP61192081A JP19208186A JPS6349455A JP S6349455 A JPS6349455 A JP S6349455A JP 61192081 A JP61192081 A JP 61192081A JP 19208186 A JP19208186 A JP 19208186A JP S6349455 A JPS6349455 A JP S6349455A
- Authority
- JP
- Japan
- Prior art keywords
- shift register
- data
- input
- output
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010438 heat treatment Methods 0.000 claims abstract description 12
- 238000006243 chemical reaction Methods 0.000 claims 1
- 238000009825 accumulation Methods 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 101000896517 Homo sapiens Steroid 17-alpha-hydroxylase/17,20 lyase Proteins 0.000 description 1
- 102100021719 Steroid 17-alpha-hydroxylase/17,20 lyase Human genes 0.000 description 1
- 101100020289 Xenopus laevis koza gene Proteins 0.000 description 1
- BWRHOYDPVJPXMF-UHFFFAOYSA-N cis-Caran Natural products C1C(C)CCC2C(C)(C)C12 BWRHOYDPVJPXMF-UHFFFAOYSA-N 0.000 description 1
- LPEPZBJOKDYZAD-UHFFFAOYSA-N flufenamic acid Chemical compound OC(=O)C1=CC=CC=C1NC1=CC=CC(C(F)(F)F)=C1 LPEPZBJOKDYZAD-UHFFFAOYSA-N 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/315—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material
- B41J2/32—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads
- B41J2/35—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads providing current or voltage to the thermal head
- B41J2/355—Control circuits for heating-element selection
- B41J2/36—Print density control
Landscapes
- Dot-Matrix Printers And Others (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、サーマルドツトプリンタ装置、特にホスト
コンピュータより送られてくるイメージドツトデータ等
をサーマルヘッドにて印字する場合均一な印字を行なう
ようにしたサーマルドツトプリンタ装置に関するもので
ある。
コンピュータより送られてくるイメージドツトデータ等
をサーマルヘッドにて印字する場合均一な印字を行なう
ようにしたサーマルドツトプリンタ装置に関するもので
ある。
第３図は従来のサーマルドツトプリンタ装置の概略構成
図である。図において、ＣＰＴＴ（１）、ＲＯＭ（２）
、ＲＡＭ （３） 、入力回路（＜＝）、カウンタ／（
り、カウンタ３Ｇ）、ハラレルーシリアル変換器（７）
がアドレス・データバス（ｇ）に接続されている。
図である。図において、ＣＰＴＴ（１）、ＲＯＭ（２）
、ＲＡＭ （３） 、入力回路（＜＝）、カウンタ／（
り、カウンタ３Ｇ）、ハラレルーシリアル変換器（７）
がアドレス・データバス（ｇ）に接続されている。
このパラレル−シリアル変換器（７）のシリアル出力信
号（ワ）は印字ヘッド（１０）内のシフトレジスタ（／
／）のシリアル入力端子（ＩＮ）に加えられ、このシフ
トレジスタ（／／）の各レジスタ出力信号（１２）はラ
ッチ回路（／３）に加えられている。ラッチ回路（１３
）の各出力信号（ハ０は複数のＮＡＮＤゲー） （／ｊ
）にそれぞれ入力され、ＮＡＮＤゲート（１１）の出力
（／６）は印字ヘッドＣｔｏ）に７列に配置された発熱
抵抗体（／７）に加えられている。
号（ワ）は印字ヘッド（１０）内のシフトレジスタ（／
／）のシリアル入力端子（ＩＮ）に加えられ、このシフ
トレジスタ（／／）の各レジスタ出力信号（１２）はラ
ッチ回路（／３）に加えられている。ラッチ回路（１３
）の各出力信号（ハ０は複数のＮＡＮＤゲー） （／ｊ
）にそれぞれ入力され、ＮＡＮＤゲート（１１）の出力
（／６）は印字ヘッドＣｔｏ）に７列に配置された発熱
抵抗体（／７）に加えられている。
クロック発生器（７ｇ）の出力であるクロック信号（／
９）は、パラレル−シリアル変換器（り）のクロック入
力端子（ＣＬＫ）と、シフトレジスタ（／／）のクロッ
ク入力端子（ＣＬＫ）と、分周器（２０）を介してパラ
レル−シリアル変換器（７）のロード入力端子（ＬＯＡ
Ｄ）とにそれぞれ加えられている。入力回路（ｐ）は外
部のホストコンピュータとデータ入力信号線（３５）を
介して接続されている。
９）は、パラレル−シリアル変換器（り）のクロック入
力端子（ＣＬＫ）と、シフトレジスタ（／／）のクロッ
ク入力端子（ＣＬＫ）と、分周器（２０）を介してパラ
レル−シリアル変換器（７）のロード入力端子（ＬＯＡ
Ｄ）とにそれぞれ加えられている。入力回路（ｐ）は外
部のホストコンピュータとデータ入力信号線（３５）を
介して接続されている。
従来のサーマルドツトプリンタ装置は上記のよ５に構成
されておシ、データ入力線（３５）よ）入力されたイメ
ージドツトデータを印字する場合には、イメージドツト
データの／ドツト性分のパラレルデータをデータ入力信
号線（３！ｒ）よ少入力回路（弘）を介してパラレル−
シリアル変換器（７）に入力する。入力されたパラレル
データはパラレル−シリアル変換器（り）でシリアルデ
ータに変換されて印字ヘッド（１０）のシフトレジスタ
（／／）の入力端子（ＩＮ）に入力される。／ドツト性
分を全てシフトレジスタ（／／）に入力し終るとカウン
タ３（６）の出力信号によシフトレジスタ（／／）の出
力データをラッチ回路（／３）でラッチし、ランチ回路
（／３）の出力信号（ハ０とカウンタ／（りの出力信号
とをＮＡＮＤゲー） （／１）でナンドをとることによ
シ、発熱抵抗体（／り）に電流を印加してインクシート
のインクを紙に熱転写して印字を行なう。このようにし
て／ドツト性分のイメージドツトデータが入力される毎
に／ドツト行分熱転写して印字を行なっていた。
されておシ、データ入力線（３５）よ）入力されたイメ
ージドツトデータを印字する場合には、イメージドツト
データの／ドツト性分のパラレルデータをデータ入力信
号線（３！ｒ）よ少入力回路（弘）を介してパラレル−
シリアル変換器（７）に入力する。入力されたパラレル
データはパラレル−シリアル変換器（り）でシリアルデ
ータに変換されて印字ヘッド（１０）のシフトレジスタ
（／／）の入力端子（ＩＮ）に入力される。／ドツト性
分を全てシフトレジスタ（／／）に入力し終るとカウン
タ３（６）の出力信号によシフトレジスタ（／／）の出
力データをラッチ回路（／３）でラッチし、ランチ回路
（／３）の出力信号（ハ０とカウンタ／（りの出力信号
とをＮＡＮＤゲー） （／１）でナンドをとることによ
シ、発熱抵抗体（／り）に電流を印加してインクシート
のインクを紙に熱転写して印字を行なう。このようにし
て／ドツト性分のイメージドツトデータが入力される毎
に／ドツト行分熱転写して印字を行なっていた。
上記のようなサーマルドツトプリンタ装置では、熱転写
、紙送シを繰シ返す間にサーマルヘッド自体の蓄熱によ
り印字の開始と終了近くでは印字濃度が均一ではなくな
シ、最悪の場合は、逆転写してしまうという問題点があ
った。またソフトウェアによって履歴制御を行なうため
Ｋは、以前の印字ドツトデータをＲＡＭ上に記憶させて
おかなければならないので朧のメモリ容量を多く必要と
するという問題点があった。
、紙送シを繰シ返す間にサーマルヘッド自体の蓄熱によ
り印字の開始と終了近くでは印字濃度が均一ではなくな
シ、最悪の場合は、逆転写してしまうという問題点があ
った。またソフトウェアによって履歴制御を行なうため
Ｋは、以前の印字ドツトデータをＲＡＭ上に記憶させて
おかなければならないので朧のメモリ容量を多く必要と
するという問題点があった。
この発明は、上記のような問題点を解決するためになさ
れたもので、サーマルヘッド自体の蓄熱を抑制し、印字
開始と印字終了付近とで均一な印字品質が得られるよう
にしたサーマルドツトプリンタ装置を得ることを目的と
する。
れたもので、サーマルヘッド自体の蓄熱を抑制し、印字
開始と印字終了付近とで均一な印字品質が得られるよう
にしたサーマルドツトプリンタ装置を得ることを目的と
する。
この発明に係るサーマルドツトプリンタ装置は、あらか
じめ定められた文字パターンとイメージドツトデータと
をパラレル−シリアル変換するパラレル−シリアル変換
器と、前記パラレル−シリアル変換器の出力を一方の入
力とする演算器と、前記演算器の出力を入力とする第１
のシフトレジスタと、前記パラノル−シリアル変換器の
出力を入力とする第２のシフトレジスタと、前記第１又
は第２のシフ）Ｌ／レジスタいづれかの出力を選択する
選択回路と、前記選択回路によって選択された前記第１
又は第２のシフトレジスタの出力のいづれかを入力とす
るラッチ回路と、前記ラッチ回路の出力データにもとづ
いて所定の印字を行なうための発熱抵抗体とを備えてい
て、前記第２のシフトレジスタの出力を前記演算器の他
方の入力としたものである。
じめ定められた文字パターンとイメージドツトデータと
をパラレル−シリアル変換するパラレル−シリアル変換
器と、前記パラレル−シリアル変換器の出力を一方の入
力とする演算器と、前記演算器の出力を入力とする第１
のシフトレジスタと、前記パラノル−シリアル変換器の
出力を入力とする第２のシフトレジスタと、前記第１又
は第２のシフ）Ｌ／レジスタいづれかの出力を選択する
選択回路と、前記選択回路によって選択された前記第１
又は第２のシフトレジスタの出力のいづれかを入力とす
るラッチ回路と、前記ラッチ回路の出力データにもとづ
いて所定の印字を行なうための発熱抵抗体とを備えてい
て、前記第２のシフトレジスタの出力を前記演算器の他
方の入力としたものである。
この発明においては、印字する場合、発熱抵抗体に履歴
データにもとづいて所定の通電を行ない、次に本来の印
字データにもとづいて通電をくり返すために、個々のサ
ーマルヘッドの通電時間を変化すせサーマルヘッドの蓄
熱を抑制する。
データにもとづいて所定の通電を行ない、次に本来の印
字データにもとづいて通電をくり返すために、個々のサ
ーマルヘッドの通電時間を変化すせサーマルヘッドの蓄
熱を抑制する。
第１図はこの発明の一実施例によるサーマルドツトプリ
ンタ装置の概略構成図である。図において、第３図と同
一部分には同一符号を付してその説明は省略する。（２
／）は演算器であって、ＡＪＪＤ回路（ｘＩＩ）とイン
バータ回路（二３）とから構成される。演算器（二／）
の入力にはパラフルーシリアル変換器（７）のシリアル
出力信号（テ）と印字ヘッド（１０）内のｇ２のシフト
レジスタ（／／Ｂ）のシリアル出力信号（２コ）がそれ
ぞれ加えられている。
ンタ装置の概略構成図である。図において、第３図と同
一部分には同一符号を付してその説明は省略する。（２
／）は演算器であって、ＡＪＪＤ回路（ｘＩＩ）とイン
バータ回路（二３）とから構成される。演算器（二／）
の入力にはパラフルーシリアル変換器（７）のシリアル
出力信号（テ）と印字ヘッド（１０）内のｇ２のシフト
レジスタ（／／Ｂ）のシリアル出力信号（２コ）がそれ
ぞれ加えられている。
シリアル出力信号（＝、２）はインバータ回路（２３）
を通ってＡＮＤ回路（２弘）の７つの入力となる。演算
器（２／）の他方の入力信号（り）はＡＮＤ回路（２り
）の他方の入力信号となる。ＡＮＤ回路（２グ）の出力
信号（２！ｒ）は！／のシフトレジスタ（／ ／Ａ）の
データ入力部に加えられている。（コク）はカウンター
であって、クロック発生器（７ｇ）からの出力信号（／
テ）が加えられておシ、その出力信号（コざ）は第１の
シフトレジスタ（／／Ａ）及び第２のシフトレジスタ（
／／Ｂ）のクロック端子（ＣＬＫ）にそれぞれ加えられ
ている。カランタコ（コア）の他方の出力信号（２９）
は選択回路（３θ）に加えられている。
を通ってＡＮＤ回路（２弘）の７つの入力となる。演算
器（２／）の他方の入力信号（り）はＡＮＤ回路（２り
）の他方の入力信号となる。ＡＮＤ回路（２グ）の出力
信号（２！ｒ）は！／のシフトレジスタ（／ ／Ａ）の
データ入力部に加えられている。（コク）はカウンター
であって、クロック発生器（７ｇ）からの出力信号（／
テ）が加えられておシ、その出力信号（コざ）は第１の
シフトレジスタ（／／Ａ）及び第２のシフトレジスタ（
／／Ｂ）のクロック端子（ＣＬＫ）にそれぞれ加えられ
ている。カランタコ（コア）の他方の出力信号（２９）
は選択回路（３θ）に加えられている。
（３０）は選択回路であって、第７のシフトレジスタ（
／ ／Ａ）及び第２のシフトレジスタ（／／Ｂ）の出力
信号がそれぞれ加えられていて、いづれかの出力信号が
選ばれ、この出力信号はラッチ回路（／３）に加えられ
ている。（３／）はカウンタＪ （２７）の出力信号で
あって、この出力信号はラッチ回路（／３）に直接加え
られる。
／ ／Ａ）及び第２のシフトレジスタ（／／Ｂ）の出力
信号がそれぞれ加えられていて、いづれかの出力信号が
選ばれ、この出力信号はラッチ回路（／３）に加えられ
ている。（３／）はカウンタＪ （２７）の出力信号で
あって、この出力信号はラッチ回路（／３）に直接加え
られる。
上記のように構成されたサーマルドツトプリンタ装置に
おいて、文字を表わしているイメージデータはホストコ
ンピュータよ多入力回路（り）を介してＣＰＴ７（１）
によシパラレルーシリアル変換器（り）のパラレル入力
に加えられる。イメージデータが入力回路（弘）に入力
されると、イメージデータの文字に対応する文字コード
がＲＯＭ （，２）に入力され、ＲＯＭ （ｘ）にあら
かじめ記憶されている文字コードの示すドツトイメージ
データはアドレスデータバス（ｇ）を介してパラレル−
シリアル変換器（７）のパラレル入力に加えられる。そ
して、クロック発生器（／ｌ）からのクロック信号（／
り）を分周器（コＯ）でｇ分周して得られたＬＯＡＤ信
号によシパラレルーシリアル変換器（７）にロードした
後、クロック信号（／デ）に同期して／ビットずつドツ
トイメージデータをシリアル出力信号（９）として出力
する。この出力信号（Ｖ）は、演算器（２／）を介して
、印字ヘッド（１０）内の第１のシフトレジスタ（／／
Ａ）の入力として、また第２のシフトレジスタ（／ ／
Ｂ）の入力として、それぞれ直接入力される。
おいて、文字を表わしているイメージデータはホストコ
ンピュータよ多入力回路（り）を介してＣＰＴ７（１）
によシパラレルーシリアル変換器（り）のパラレル入力
に加えられる。イメージデータが入力回路（弘）に入力
されると、イメージデータの文字に対応する文字コード
がＲＯＭ （，２）に入力され、ＲＯＭ （ｘ）にあら
かじめ記憶されている文字コードの示すドツトイメージ
データはアドレスデータバス（ｇ）を介してパラレル−
シリアル変換器（７）のパラレル入力に加えられる。そ
して、クロック発生器（／ｌ）からのクロック信号（／
り）を分周器（コＯ）でｇ分周して得られたＬＯＡＤ信
号によシパラレルーシリアル変換器（７）にロードした
後、クロック信号（／デ）に同期して／ビットずつドツ
トイメージデータをシリアル出力信号（９）として出力
する。この出力信号（Ｖ）は、演算器（２／）を介して
、印字ヘッド（１０）内の第１のシフトレジスタ（／／
Ａ）の入力として、また第２のシフトレジスタ（／ ／
Ｂ）の入力として、それぞれ直接入力される。
そして、第１のシフトレジスタ（／ ／Ａ）及び第２の
シフトレジスタ（／ ／Ｂ）にそれぞれ入力されたデー
タは、クロック信号（＝５）に同期して、第７のシフト
レジスタ（／ ／Ａ）及び第２のシフトレジスタ（／／
Ｂ） 内をシフトしていく。サーマルヘッドカニ個の発
熱抵抗体を持っている場合、ｎビットのデータを入力し
、第１のシフトレジスタ（／ ／Ａ）及び第２のシフト
レジスタ（／ ／Ｂ）をそれぞれｎ回シフト動作させる
と、カウンタ：ｌ（２り）のクロック信号（，２ｇ）は
停止するようにする。ここで第２のシフトレジスタ（／
／Ｂ）のシリアル出力信号（，２２）は、このクロック
信号（ｘｒ）に同期して先頭から順次シフトされたデー
タとなる。このように、第２のシフトレジスタ（／ ／
Ｂ）の出力データはホストコンピュータよ多入力された
１つ前のデータとなる。
シフトレジスタ（／ ／Ｂ）にそれぞれ入力されたデー
タは、クロック信号（＝５）に同期して、第７のシフト
レジスタ（／ ／Ａ）及び第２のシフトレジスタ（／／
Ｂ） 内をシフトしていく。サーマルヘッドカニ個の発
熱抵抗体を持っている場合、ｎビットのデータを入力し
、第１のシフトレジスタ（／ ／Ａ）及び第２のシフト
レジスタ（／ ／Ｂ）をそれぞれｎ回シフト動作させる
と、カウンタ：ｌ（２り）のクロック信号（，２ｇ）は
停止するようにする。ここで第２のシフトレジスタ（／
／Ｂ）のシリアル出力信号（，２２）は、このクロック
信号（ｘｒ）に同期して先頭から順次シフトされたデー
タとなる。このように、第２のシフトレジスタ（／ ／
Ｂ）の出力データはホストコンピュータよ多入力された
１つ前のデータとなる。
このシリアル出力信号（コ２）は演算器（２／）の他方
の入力であるインバータ回路（コ３）に入力されておシ
、１つ前のデータと今回の入力データとの間で所定の演
算がなされる。いま、７つ前のデータをＡ、今回のデー
タをＢとすると、演算器（コ／）の出力ＣはＣ＝Ａ−Ｂ
（ｃは履歴データ）となシ第−図（ａ）の真理値表に
示されているようになる。これは、前回、今回とも発熱
抵抗体に通電する場合のみ発熱抵抗体に通電しない履歴
制御である。この履歴データは前述のようにクロック信
号（，２ｒ）に同期して第１のシフトレジスタ（／ ／
Ａ）の入力端子（ＩＮ）に入力される。／ドツト荷分の
データおよび履歴データを第１のシフトレジスタ（／／
Ａ）及び第２のシフトレジスタ（／／Ｂ）内に入力し終
えると、カウンタ２（２７）の出力信号（２９）が選択
回路（３０）に入力され、第１のシフトレジスタ（／
／Ａ）の出力を有効にするようにされる。この時、出力
信号（，２？）は第２のシフトレジスタ（ｌ／′Ｂ）の
パラレル入力信号なハイインピーダンスに維持するよう
にする。次に、カウンタ：１（Ｘ７）の出力信号（３／
）によってデータをラッチ回路（／３）にラッチし、カ
ウンタ／（夕）の出力信号によシ発熱抵抗体（／り）の
発熱時間をＮＡＮＤゲー） （／ｌ）で制御してインク
シートのインクを紙に熱転写する。このように履歴制御
のために印字ヘッド（１０）の発熱抵抗体（／７）への
通電が行なわれる。所定の通電時間が終了すると、本印
字のためにカウンター（コア）の出力信号（２ｑ）が第
２のシフトレジスタ（／ ／Ｂ）のパラレル出力信号を
有効にするように選択回路（３θ）を制御する。次に、
カランタコ（，２り）の出力信号（３／）によシデータ
をラッチ回路（／３）でラッチして、カウンタ／（夕）
の出力信号によシ所定時間発熱抵抗体（／７）を発熱す
る。この履歴のための通電及び本印字のための通電の動
作パルスは第２図ｆｂ）にそれぞれ示されている。この
本印字終了後、モータ（図示せず）によシ紙とインクシ
ートを／ドラト行分進めた後、次の／ドラト行分のデー
タを第２のシフトレジスタ（／／Ｂ）に入力して、前行
の印字データと本行の印字データを用いて演算器（２／
）によって履歴データを作成して、第１のシフトレジス
タ（／／Ａ）に入力する。印字データがある限シ、この
ような動作を繰り返す。
の入力であるインバータ回路（コ３）に入力されておシ
、１つ前のデータと今回の入力データとの間で所定の演
算がなされる。いま、７つ前のデータをＡ、今回のデー
タをＢとすると、演算器（コ／）の出力ＣはＣ＝Ａ−Ｂ
（ｃは履歴データ）となシ第−図（ａ）の真理値表に
示されているようになる。これは、前回、今回とも発熱
抵抗体に通電する場合のみ発熱抵抗体に通電しない履歴
制御である。この履歴データは前述のようにクロック信
号（，２ｒ）に同期して第１のシフトレジスタ（／ ／
Ａ）の入力端子（ＩＮ）に入力される。／ドツト荷分の
データおよび履歴データを第１のシフトレジスタ（／／
Ａ）及び第２のシフトレジスタ（／／Ｂ）内に入力し終
えると、カウンタ２（２７）の出力信号（２９）が選択
回路（３０）に入力され、第１のシフトレジスタ（／
／Ａ）の出力を有効にするようにされる。この時、出力
信号（，２？）は第２のシフトレジスタ（ｌ／′Ｂ）の
パラレル入力信号なハイインピーダンスに維持するよう
にする。次に、カウンタ：１（Ｘ７）の出力信号（３／
）によってデータをラッチ回路（／３）にラッチし、カ
ウンタ／（夕）の出力信号によシ発熱抵抗体（／り）の
発熱時間をＮＡＮＤゲー） （／ｌ）で制御してインク
シートのインクを紙に熱転写する。このように履歴制御
のために印字ヘッド（１０）の発熱抵抗体（／７）への
通電が行なわれる。所定の通電時間が終了すると、本印
字のためにカウンター（コア）の出力信号（２ｑ）が第
２のシフトレジスタ（／ ／Ｂ）のパラレル出力信号を
有効にするように選択回路（３θ）を制御する。次に、
カランタコ（，２り）の出力信号（３／）によシデータ
をラッチ回路（／３）でラッチして、カウンタ／（夕）
の出力信号によシ所定時間発熱抵抗体（／７）を発熱す
る。この履歴のための通電及び本印字のための通電の動
作パルスは第２図ｆｂ）にそれぞれ示されている。この
本印字終了後、モータ（図示せず）によシ紙とインクシ
ートを／ドラト行分進めた後、次の／ドラト行分のデー
タを第２のシフトレジスタ（／／Ｂ）に入力して、前行
の印字データと本行の印字データを用いて演算器（２／
）によって履歴データを作成して、第１のシフトレジス
タ（／／Ａ）に入力する。印字データがある限シ、この
ような動作を繰り返す。
なお本実施例では、履歴データを作成するための演算器
がＡＮＤ回路及びインバータ回路で構成される場合を示
したが、フリップフロップ等を用いて前後のデータを加
味して履歴データを作成しても同様の効果を奏する。
がＡＮＤ回路及びインバータ回路で構成される場合を示
したが、フリップフロップ等を用いて前後のデータを加
味して履歴データを作成しても同様の効果を奏する。
この発明は以上説明したとおシ、パランルーシリアル変
換器のシリアル出力データと第２のシフトレジスタのシ
リアル出力データとを演算器で演算して履歴データを求
めて、第１のシフトレジスタの入力にシリアル入力する
ように構成したので、サーマルヘッドの蓄熱を抑制する
ので均一な印字が得られて印字品質を向上する効果があ
って、また、イメージドツトデータを一旦誠上に貯え、
履歴データをソフトウェア演算で求めなくてよいので、
装置が安価であ）、ソフトウェア開発時間の短縮ができ
るという効果がある。
換器のシリアル出力データと第２のシフトレジスタのシ
リアル出力データとを演算器で演算して履歴データを求
めて、第１のシフトレジスタの入力にシリアル入力する
ように構成したので、サーマルヘッドの蓄熱を抑制する
ので均一な印字が得られて印字品質を向上する効果があ
って、また、イメージドツトデータを一旦誠上に貯え、
履歴データをソフトウェア演算で求めなくてよいので、
装置が安価であ）、ソフトウェア開発時間の短縮ができ
るという効果がある。
第７図はこの発明の一実施例によるサーマルドツトプリ
ンタ装置の概略構成図、第λ図仏）は上記例における演
算器の真理値表図、第２図（ｂ）は履歴データ通電及び
本データ通電の動作パルスを示す図、第３図は従来のサ
ーマルドツトプリンタ装置の概略構成図を示す。 図において、（り）・・パラレル−シリアル変換器、（
ｉ ／Ａ）・・第１のシフトレジスタ、（ｔ ／Ｂ）・
・第２のシフトレジスタ、（／り）・・発熱抵抗体、（
コ／）・・演算器、（２３）・・インバータ回路、（，
２＆）・・ＡＮＤ回路、（３０）・・選択回路である。 なお、各図中同一符号は同一または和尚部分を示す。 第２図（ｑ） Ｃ＝入・Ｂ 第２図（ｂ） −一啼野間
ンタ装置の概略構成図、第λ図仏）は上記例における演
算器の真理値表図、第２図（ｂ）は履歴データ通電及び
本データ通電の動作パルスを示す図、第３図は従来のサ
ーマルドツトプリンタ装置の概略構成図を示す。 図において、（り）・・パラレル−シリアル変換器、（
ｉ ／Ａ）・・第１のシフトレジスタ、（ｔ ／Ｂ）・
・第２のシフトレジスタ、（／り）・・発熱抵抗体、（
コ／）・・演算器、（２３）・・インバータ回路、（，
２＆）・・ＡＮＤ回路、（３０）・・選択回路である。 なお、各図中同一符号は同一または和尚部分を示す。 第２図（ｑ） Ｃ＝入・Ｂ 第２図（ｂ） −一啼野間
Claims (2)
- （１）あらかじめ定められた文字パターンとイメージド
ットデータとをパラレル−シリアル変換するパラレル−
シリアル変換器と、前記パラレル−シリアル変換器の出
力を一方の入力とする演算器と、前記演算器の出力を入
力とする第１のシフトレジスタと、前記パラレル−シリ
アル変換器の出力を入力とする第２のシフトレジスタと
、前記第１又は第２のシフトレジスタのいづれかの出力
を選択する選択回路と、前記選択回路によって選択され
た前記第１又は第２のシフトレジスタの出力のいづれか
を入力とするラッチ回路と、前記ラッチ回路の出力デー
タにもとづいて所定の印字を行なうための発熱抵抗体と
を備えていて、前記第２のシフトレジスタの出力を前記
演算器の他方の入力としたことを特徴とするサーマルド
ットプリンタ装置。 - （２）演算器は第２のシフトレジスタの出力を入力とす
るインバータ回路と、パラレル−シリアル変換器の出力
を一方の入力とし、前記インバータ回路の出力を他方の
入力とするＡＮＤ回路とから構成されることを特徴とす
る特許請求の範囲第１項記載のサーマルドットプリンタ
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61192081A JPS6349455A (ja) | 1986-08-19 | 1986-08-19 | サ−マルドツトプリンタ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61192081A JPS6349455A (ja) | 1986-08-19 | 1986-08-19 | サ−マルドツトプリンタ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6349455A true JPS6349455A (ja) | 1988-03-02 |
Family
ID=16285323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61192081A Pending JPS6349455A (ja) | 1986-08-19 | 1986-08-19 | サ−マルドツトプリンタ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6349455A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6927955B2 (en) | 2001-09-26 | 2005-08-09 | Canon Kabushiki Kaisha | Apparatus and method of detecting ground fault in power conversion system |
-
1986
- 1986-08-19 JP JP61192081A patent/JPS6349455A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6927955B2 (en) | 2001-09-26 | 2005-08-09 | Canon Kabushiki Kaisha | Apparatus and method of detecting ground fault in power conversion system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1070593B1 (en) | Thermal printer and method of controlling it | |
| JPS6349455A (ja) | サ−マルドツトプリンタ装置 | |
| JPS63109066A (ja) | 履歴制御方式を用いた高速熱転写印刷機 | |
| JP2589858B2 (ja) | サーマルヘッドの発熱体制御方法 | |
| EP0439162B1 (en) | Thermal printer | |
| JP2563014B2 (ja) | サーマルヘッド | |
| JPH0319069B2 (ja) | ||
| JPS6083861A (ja) | カラ−転写方式 | |
| JP3088520B2 (ja) | サーマルヘッド駆動回路 | |
| JP2833900B2 (ja) | サーマルヘッド装置 | |
| JPS6349439A (ja) | サ−マルドツトプリンタ装置 | |
| JPS6319155Y2 (ja) | ||
| JP2760303B2 (ja) | サーマルヘッド駆動装置 | |
| JPH01145164A (ja) | サーマルヘッド駆動回路 | |
| JPH0550643A (ja) | プリンタ装置 | |
| JPH0474190B2 (ja) | ||
| JP4322909B2 (ja) | 階調制御装置及び方法 | |
| JP2790304B2 (ja) | プリンタの印字制御装置 | |
| JP2589580B2 (ja) | サーマルヘッドの記録制御方法 | |
| JPS58101383A (ja) | キヤラクタ情報発生装置 | |
| JPS63224972A (ja) | 記録装置 | |
| JP2570723B2 (ja) | サーマルヘッドの制御回路 | |
| JPS6349441A (ja) | サ−マルドツトプリンタ装置 | |
| JPH04107159A (ja) | サーマルヘッド | |
| JPH0717070A (ja) | 多階調記録装置 |