JPS6349439A - サ−マルドツトプリンタ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はサーマルドツトプリンタ装置、特に、ホスト
コンピュータから送られてくる文字パターン数やイメー
ジドツト数に等しい数の発熱体を有する発熱印字ヘッド
を使用して文字パターンデータとイメージドツトデータ
とを重ね合わせ処理して印字するラインヘッド型サーマ
ルドツトプリンタ装置に関するものである。

〔従来の技術〕

第９図は従来のサーマルドツトプリンタ装置の概略構成
図である。図において、（１）はＣ？ＴＴ、（コ）はＲ
ｏｍｌｊ）はＲＡＭ　、　（ｌＩ）は入力回路、（ｒ）
はカウンタｌ、（６）ハカウンタコ、（り）ハハランル
ーシリアル変換器、（ｔ）はアトシスデータバス、（１
０）はサー　−ｒル印字ヘッド、（／ｌ）はシフトレジ
スタ、（／３）はラッチ回路、（／ｊ）はナントゲート
、（／り）は発熱抵抗体、（／ｌ）はクロック発生器、
（ａｏ）は分局器である。ＣＰＴＴ（１）、ＲＯＭ　（
，２）、ＲＡＭ　（ｙ＞　、入力回路（４ｔ＞、カウン
タ／（よ）、カウンタ２（Ａ）、パラレル−シリアル変
換器（７）はアドレスデータバス（ｒ）を介して相互に
接続されている。バラレルーシリアル変換器Ｃり）のシ
リアル出力（り）は印字ヘッド（１０）内のシフトレジ
スタ（／／）のシリアル入力端子に加わるものであり、
前記シフトレジスタ（／／）の出力（／２）はラッチ回
路（／３）に加わるものである。クロック発生器（７ｇ
）の出力であるクロック（／ｑ）は、パラレル−シリア
ル変換器（７）のクロック端子ＣＬＫ／及びシフトレジ
スタ（／／）のクロック端子ＣＬＫ−に直接加えられる
と共に、分周器（二〇）を介してパラレル−シリアル変
換器（り）のロード端子ＬＯＡＤにも加えるものである
。また、入力回路（り）は、外部のホストコンピュータ
（図示されていない）とデータ入力部（，２？）を介し
て接続されている。

従来のサーマルドツトプリンタ装置は上記のように構成
されておシ、データ入力部（コク）よ少入力された文字
コードによって発生された文字パターンデータと、同様
にして前記データ入力部（，２７）よ少入力されたイメ
ージドツトデータとを重ね合わせて印字する場合には、
最初に、文字コードを／文字桁分データ入力部（コア）
よ少入力させる。

この文字コードをか照することにより、ＲＯＭ（コ）内
の文字パターンメモリから文字パターンデータな読み出
してＲＡＭ　（，７）内に格納する。ＲＡＭ　（，７）
に記憶する範囲は／文字桁分で、この行及び列は印字ヘ
ッド発熱体数に相当するｂ７〜ｂｍ・ａ７〜ａｎ（第２
図参照）にそれぞれ対応する。つぎＫ、重ね合わせるイ
メージドツトデータの／ドツト分桁（ｎドツト）をデー
タ入力（コア）よ少入力して、調（３）内にすでに文字
コードにより作成した文字パターンデータ（ａ、　〜ａ
ｎ）とをＣＰＴＴ　（１）でＡＮＤ演算する。即ち、文
字パターンデータとイメージドツトデータとを重ね合わ
せたデータとを作成して、その後パラレル−シリアル変
換器（７）によりリアル変換器に変換して印字ヘッド（
／θ）内のシフトレジスタ（／／）に入力する。／ドツ
ト桁分をすべてシフトレジスタ（／／）に入力し終える
と、カウンタ２（６）の出力信号によりフトレジスタ（
／／）　ＶＣ格納されているデータをラッチ回路（１２
）によりラッチし、カウンタ／（５）の出力信号により
印字ヘッドＣｉｏ＞の発熱抵抗体（／７）の発熱時間を
ＮＡＮＤゲー）　Ｃ／ｓ’）で制御して、インクシート
のインクを紙に熱転写して印字する。

このようにして、／ドント桁分のイメージドツトデータ
が入力される毎に、文字パターンデータとアンド演算し
てデータを重ね合わせて７ドツト行分熱転写して印字す
る。

〔発明が解決しようとする問題点〕

従来のサーマルドツトプリンタ装置は文字コードにより
発生した文字パターンデータな一担ＲＡＭ内に格納し、
この格納されたデータと次に入力されるイメージドツト
データとをＣＰＴＴで処理ピット分ずつ順り演算７する
ため演算処理時間が長くなるという問題点があった。

この発明は上記のような問題へな解決するためになされ
たもので、高速にデータの重ね合わせ印字ができるサー
マルドツトプリンタ装置を提供することを目的とする。

〔問題点を解決するための手段〕

この発明にかかるサーマルドツトプリンタ装置はあらか
じめ定められた文字パターンデータとイメージドツトデ
ータとをパラレル−シリアル変換するパラレル−シリア
ル変換器と、前記パラレル−シリアル変換器からの出力
を一方の入力とするＡＮＤ回路と、ＣＰＵからのデータ
セレクト制御信号により前記パラレル−シリアル変換器
からの出力又は前記ＡＮＤ回路の出力を選択制御するデ
ータセレクタと、前記ＡＮＤ回路の出力が前記データセ
レクタを介して入力されるシフトレジスタと、前記シフ
トレジスタの格納データにもとづいて所定の印字を行な
うための発熱抵抗体とを備えていて、前記シフトレジス
タのシリアル出力を前記ＡｆＪＤ回路の他方の入力部に
加えるようにしたものである。

〔作用〕

この発明のサーマルドツトプリンタ装置においては、シ
フトレジスタが一時メモリの役目をするので、最初に入
力された文字パターンデータをシフトレジスタに一旦格
納した後、次に入力されたイメージドツトデータと、シ
フトレジスタ内の文字パターンデータとをＡＮＤ回路で
ＡＮＤ演算してその結果を再入力することにより重ね合
わせ処理が高速にできる。

〔実施例〕

第１図はこの発明の実施列によるサーマルドツトプリン
タ装置の概略構成図、第２図は文字のパターンデータの
一列を示す図、第３図はイメージドツトデータの一例を
示す図である。図において、（−／）は／＝ｎｌＤ回路
、（，２＜＝）は出力回路、（コロ）はデータセレクタ
である。なお、上記の符号以外はｉダ図と同じであるの
で説明は省略する。ＡＮＤ回路（ユ／）はパラレル−シ
リアル変換器（７）のシリアル出力（デ）と、印字ヘッ
ド（１０）内のシフトレジスタ（／／）のシリアル出力
（２コ）とが入力される。ＡＮＤ回路（，２／）のＡＮ
Ｄ出力（，２，、？）はデータセレクタ（，２６）の入
力に接続される。データセレクタ（コロ）はアドレスデ
ータバス（ざ）Ｋ接続される出力回路（コク）の出力信
号をデータセンクト制御信号（，２１）としている。ま
た、データセレクタ（，２Ａ）の池の入力はシリアル出
力（チ）に接続されており、データセレクタ（コロ）の
出力はシフトレジスタ（／／）のデータ入力端子に接続
される。印字ヘッド（１０）内のシフトレジスタ（／／
）、ラッチ回路、ＮＡＮＤゲート（八〇、発熱抵抗体（
／７）はｎビット又はｎ個の素子で構成されており、パ
ラレル−シリアル変換器（７）は３ビツトのデータ入力
線を有している。

上記のように構成されたサーマルドツトプリンタ装置に
おいて、ホストコンピュータからデータ入力（コク）を
介して入力回路（りに入力されると、文字コードに対応
する文字パターンデータをＲＯＭ（２）からｔビット単
位で読み出して、アドレスデータバス（す）を介してパ
ラレル−シリアル変換器（７）のパラレル入力に加えら
れる。第２図に示された列では、最初に文字ｒＡＪの第
１′行目である第ｂ７行の第８７列から第へ列までｇピ
ットずつパラレル−シリアル変換器（７）に加えられる
。即ち、文字パターンデータはｃｏ、ｏ、ｏ、ｏ、ｏ、
ｏ、ｏ、／＞、（／、θ。

０．０，０．θ＋’７＋θ、）・・・の順に順次パラレ
ル−シリアル変換器（７）に加えられる。第す２行が終
了すると、以下第ｂユ行・・・第ｂｍ行まで上記のよう
に文字パターンデータがパラレル−シリアル変換器（７
）に加えられて７つの文字パターンデータの読み出し動
作が終了する。そして、クロック発生器（／す）からク
ロック（／９）を分局器（２０）でｔ分周して得られた
信号がパラレル−シリアル変換器（７）のＬＯＡＤ端子
に入力された後、クロック（／９）に同期して、／ビッ
トずつデータをシリアル出力（？）に出力する。この出
力（９）はデータセレクタ（コロ）を介して印字ヘッド
（ｌＯ）内のシフトレジスタ（／／）に入力される。即
ち、このときデータセレクタ（，２Ａ）はデータセＶク
ト制御信号（ユ５）によってシリアル出力（９）を選択
出力する。シフトレジスタ（／／）に入力されたデータ
はクロック（／り）に同期してシフトレジスタ（／夕）
内をシフトしていく。シフトレジスタ（／／）をｎ回シ
フト動作させて、ｆｌ’ｘｂ／行の第ａ／列〜第ａｎ列
のデータをシフトレジスタ（／／）に格納させた後、つ
づいてホストコンピュータからイメージドツトデータが
データ人力（コア）を介して入力回路（り）に入力され
る。

入力は前記文字パターンデータと同様ににビット単位で
行なわれ、入力毎に入力回路（４ｔ）、パラレル−シリ
アル変換器（７）を介して／ビットずつクロック（／デ
）に同期して印字ヘッド（１０）内のシフトレジスタ（
／／）の先頭データａ／から順次シリアル出力（９）と
Ｃ，２）とを同期させてＡＮＤ回路（コ／）に入力し、
ＡＮＤ演算してアンド出力（ユ３）を得る。このＡＮＤ
信号（，２，７）をデータセレクタ（コロ）を介して印
字ヘッド（／θ）内のシフトレジスタ（／／）Ｋ再入力
する。このとき、データセレクタ（コＡ）はデータセン
クト制御信号（，２ｓ　）によってＡ）ＪＤ出力（、！
３）を選択出力する。ホストコンピュータよう入力され
たイメージドツトデータが第１図に示されたような縦じ
まのデータの場合は、最終的にシフトレジスタ（／／）
にセットされたデータは、第ｂ７行の場合、（ｏ、０．
ｃ、ｏ、ｃ、ｏ、ｔ）、０．／、０，０゜ｏ、ｏ、ｏ、
ｏ、θ、・・・０．（）、Ｏ７）となる、／ドツト桁分
をすべてシフトレジスタ（／／）に入力し終えると、カ
ランタコ（６）の出力信号をラッチ回路（／３）に加え
ることによりデータをラッチ回路（ｌ′３）でラッチし
、カウンタ／（５）の出力信号により発熱砥抗体（／７
）の発熱時間をＮＡＮＤゲート（１５）で制御して、イ
ンクシートのインクを紙に熱転写して印字する。印字後
、モータ（図示されていない）により紙とインクシート
な１行分進めた後、次の／ドツト桁分のデータの重ね合
わせ処理を上記と同様に行なって印字してゆく。第３図
に示した例は／文字行方の縦ドツトが７６個の場合を示
し、第ｂｍ行が１頁の最後のドツト行を示す。

なお、上記実施列では文字パターンデータとイメージド
ツトデータの重ね合わせを行なう場合を示したが、文字
パターンデータと文字パターンデータとの重ね合わせ、
またはイメージドツトデータ同士の重ね合わせも同様に
行なうことができ、上記実施列と同様の効果を奏する。

また、上記実施列ではデータセレクタ（２乙）を使用し
ているが、ゲート回路の組み合わせでもよく、上記実施
列と同様の効果を奏する。

〔発明の効果〕

以上に説明したように、この発明のサーマルドツトプリ
ンタ装置はパラレル−シリアル変換器のシリアル出力デ
ータとシフ）Ｌ／レジスタシリアル出力データとをＡＮ
Ｄ回路でＡＮＤ演算して重ね合わせ、ＡＮＤ演算後のデ
ータを再びシフトレジスタに入力するよ５な構成とした
ことによって、データの重ね合わせをソフトウェアで処
理をしないで、ハードウェアのＡＮＤ回路で達成したの
で、高速印刷が可能である。また、文字パターンデータ
な一旦調内に格納する必要がないのでメモリ領域が少な
いものでもよく、プリンタ装置が安価になるとともにデ
ータの重ね合わせのソフトウェアが不要となってソフト
ウェア開発時間を減少させるという効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施列によるサーマルドツトプリ
ンタ装置の概略構成図、第二図は文字のパターンデータ
の一列を示す図、第３図はイメージドツトデータの一列
を示す図、第９図は従来のサーマルドツトプリンタ装置
の概略構成図である。 図において、（１）φ・ＣＰＵ、（り）・・パラレル−
シリアル変換器、（１０）・・印字ヘッド、（／／）・
・シフトレジスタ、（／７）・・発熱抵抗体、（２／）
・・ＡＮＤ回路、（２Ａ）・・データセレクタでおる。 なお、各図中、同一符号は同−又は相当部分を示す。 萬３図

Claims (1)

【特許請求の範囲】
1. あらかじめ定められた文字パターンデータとイメージド
   ットデータとをパラレル−シリアル変換するパラレル−
   シリアル変換器と、前記パラレル−シリアル変換器から
   の出力を一方の入力とするＡＮＤ回路と、ＣＰＵからの
   データセレクト制御信号により前記パラレル−シリアル
   変換器からの出力又は前記ＡＮＤ回路の出力を選択制御
   するデータセレクタと、前記ＡＮＤ回路の出力が前記デ
   ータセレクタを介して入力されるシフトレジスタと、前
   記シフトレジスタの格納データにもとづいて所定の印字
   を行なうための発熱抵抗体とを備えていて、前記シフト
   レジスタのシリアル出力を前記ＡＮＤ回路の他方の入力
   部に加えるようにしたことを特徴とするサーマルドット
   プリンタ装置。