JP4322909B2 - 階調制御装置及び方法 - Google Patents

階調制御装置及び方法 Download PDF

Info

Publication number
JP4322909B2
JP4322909B2 JP2006274074A JP2006274074A JP4322909B2 JP 4322909 B2 JP4322909 B2 JP 4322909B2 JP 2006274074 A JP2006274074 A JP 2006274074A JP 2006274074 A JP2006274074 A JP 2006274074A JP 4322909 B2 JP4322909 B2 JP 4322909B2
Authority
JP
Japan
Prior art keywords
gradation
data
weighting
comparison
comparison source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006274074A
Other languages
English (en)
Other versions
JP2008087441A (ja
Inventor
政己 河守
圭 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Platforms Ltd
Original Assignee
NEC Infrontia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Infrontia Corp filed Critical NEC Infrontia Corp
Priority to JP2006274074A priority Critical patent/JP4322909B2/ja
Publication of JP2008087441A publication Critical patent/JP2008087441A/ja
Application granted granted Critical
Publication of JP4322909B2 publication Critical patent/JP4322909B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electronic Switches (AREA)

Description

本発明は、サーマルプリンタ等に適用して好適な階調制御装置に関する。
従来、POS端末等に接続される小型サーマルプリンタにおいて、一般的な感熱紙を使って発券されるレシート印刷に、通常の売上登録結果と明細表示のほかに商品広告や販促メッセージを表示することがある。
その商品広告や販促メッセージを階調印刷により実現する方法が幾つかあるが、明細表示の印刷とは異なり、階調印刷は処理データが多いために、階調印刷部分を高速印刷処理することは困難であった。
この階調印刷方法に関して以下の従来技術がある。
まず、階調度に応じて同じドットを複数回印加する階調印刷方法は、階調数が多くなるに従い、サーマルヘッドへの転送も多くなるため印字速度を遅くしなければならない問題があった(特許文献1参照)。
次に、2進数の階調値表現のままヘッドへ通電データとして転送し、通電時間自体に重み付けを行う階調印刷方法は、1階調毎の通電時間の差がデータ転送時間に制限されてしまうという問題があった(特許文献2参照)。
この問題を解決する階調印刷方法として、サーマルヘッドへの物理的転送時間に依存せず、最小通電時間および階差の最小値を決定できる階調印刷方法は、2進数の階調値を予め判別し、その各ビット毎の重み付けられた通電時間の一部を適宜変更することで可能としている(特許文献3参照)。
図1を用いて特許文献3の方法を説明する。例えば4ビットで表現される16階調の2進数データを取得した場合、各ビットを各ビットプレーン(T3、T2、T1、T0i)としてRAM上に展開する。この時、ビット0の値を検査して0であればビットプレーンTiに1をセットし、ビット0が1であれば0をセットする。この操作を1ドットラインの全ドットに対して行った後、ビットプレーンTi、T0i、T1、T2、T3の順にサーマルヘッドに転送して印加動作を行う。
各ビットプレーンの通電時間は2進数データの各ビット重みに依存し、2のべき乗×最小階差となる通電時間で与えられる。本例の場合、最小階差を16μsecに設定しており、4ビットの2進数であることからビットプレーンT3は128μsec、ビットプレーンT2は64μsec、ビットプレーンT1は32μsecとなる。ここでビットプレーンT0iに関しては最小階差値である16μsecではなく、初期通電時間Tiが予め加えられた値としておく。本例の場合は初期通電時間Tiは100μsecであり故にT0iは116μsec(=100μsec+16μsec)となる。一方、ビットプレーンTiについても通電し、この通電時間を100μsecとする。この状態で前記の通りビット0の値を判断し、ビットプレーンT0i及びビットプレーンTi内の各ビットを決定することによりサーマルヘッドへの物理的転送時間が如何なる時間であっても、それに制限されずに最小階差16μsec(=116μsec−100μsec)の階調制御が可能となる。
図2は、本方法でのタイムチャートを示す。例として4階調と5階調での通電パルス(サーマルヘッドへのシリアルデータとして転送される各ビットプレーンの値)を示す。
特開平11−115234号公報 特開平04−220358号公報 特開2004−255814号公報
しかしながら、特許文献3の問題点として、(1)1ドットラインの全ドットに対する各ビットプレーンの展開処理時間は、必ず1ドットラインの搬送時間内に処理が完了する必要があり、搬送時間内に処理が完了しない場合(見込まれる場合)は、印字速度を遅くしなくてはならない問題があった。(2)階差を小さくすることでビットプレーン数が増えるため、上記の展開処理時間が増すことになる問題があった。
上記(1)(2)のように、本方法においては階調印刷が、ビットプレーンの展開処理時間によって高速印刷化できないという問題があった。
図3は、本方法のタイムチャートを示す。例として1ドットラインの搬送時間を240mm/s、1 mm中に8ドットとした場合、240mm/s×8dot/mm=1920dot/sとなり、1ドットラインの時間はその逆数を取って約520μsとなる。この520μsの時間内に今まさに印加するべき各ビットプレーンデータのパラレル/シリアル変換(サーマルヘッドLSI内の処理)を行い、サーマルヘッドに転送することはもちろんのことであるが、同時に次ドットラインの各ビットプレーンの展開処理をも行う必要がある。
本展開処理時間が480μsであるとすると、他の処理時間例えば他の割り込み処理時間等も行う本520μs中に処理を行う必要があるため、240mm/s以上の高速印字処理を行えないという問題が発生する。各ビットプレーンが増えることで本ビットプレーンの処理時間が増大するため、同様に高速印字処理が行えない問題が発生する。
そこで本発明は、2進数の階調値からのビットの重み付けを、簡素な回路構成で実現することにより、ビット展開処理時間に左右されることなく、階調の高速印刷処理を可能とする階調制御装置及び方法を提供することを目的とする。
上述の課題を解決するため、本発明は、階調を有する画像データを処理する階調制御装置であって、画像を構成する1ドットラインの各ドット毎の階調を表す階調データを格納するメモリと、前記階調データと比較するための比較元データを予め格納する比較元データ格納レジスタと、前記階調データと前記比較元データを比較する回路と、前記階調データに対応する重み付けデータを予め格納する重み付けデータ格納レジスタと、前記重み付けデータ格納レジスタの各ビットにセットされた値を、切替信号により選択し出力する回路と、前記階調データと前記比較元データの比較結果と、切替信号により選択された重み付けレジスタのビットセット値との論理積を演算する回路と、前記各回路の動作を1ドット毎に切り替える回路とを備えることを特徴とする。
以上の構成によって、濃度階調を有する画像データについて、2進数で表現された階調値を予め設定された値と比較して、その設定値毎に予め設定された重み付け値との論理積を演算することで、処理時間を大幅に短縮して更なる高速印字化を行うことができる。
本発明による第1の効果は、階調印刷において1ドットライン搬送時間内に処理すべき次ドットラインのパターン生成処理を、従来のファームウェア生成からハードウェア生成にすること、すなわちサーマルヘッドへの物理的転送時間でパターン生成を行う制御をすることによって、処理時間を大幅に短縮し、階調の高速印刷化を実現できることである。
本発明による第2の効果は、上記第1の効果が、階調ビット数に関わらず実現できることである。
次に、本発明の最良の形態について図面を参照して説明する。本発明は、階調データとそれを比較する比較元データおよびその重み付け(通電パルス)制御を、ファームウェア処理からハードウェア(回路)処理化することを特徴とする。
図4は、本発明の概略構成を示すブロック図である。
CPU41は、ROM42に格納されたプログラムに従い、受信した1ドットライン分の2進数データをサーマルヘッドインターフェースLSI44の内部に設けられた比較演算回路441の印字データ格納メモリに順次転送を行う。
ROM42は、2進数の比較元データ、およびその各比較元データに対する重み付けデータ値が格納されている。
RAM43は、ワークRAMとして使用される。RAM受信バッファ46は、ホストコンピュータまたは他の画像形式から2進数に変換する手段から受信される2進数形式の元データが一時的に格納される。
サーマルヘッドインターフェースLSI44は、内部に比較演算回路441とタイマ回路442、およびヘッド制御信号生成回路443を有す。
比較演算回路441は、受信した1ドットライン分の階調データを格納するメモリ(バッファ)と、比較元データを格納するレジスタおよびその比較元データに対する重み付けを設定するレジスタがある。比較演算回路441は、階調データと比較元データの比較を行うと共に、その結果と重み付けデータとの論理積を演算した結果を印字データとしてサーマルヘッド45に出力する。
タイマ回路442は、2進数で表現されたnビットの階調データの各ビットに対して重み付けられた通電時間を設定値としてカウントし、後段のヘッド制御信号生成回路443にそのタイミングを与える。ヘッド制御信号生成回路441は、タイマ回路442により生成された印加タイミングに従い、サーマルヘッド45のタイミング制御を行うと共に、比較演算回路441に重み付けを切り替えるためのタイミング信号(データラッチ)および格納されている階調データを切り替えるためのタイミング信号(シフトクロック)を与える。
サーマルヘッド45は、発熱素子452により感熱紙に対して熱エネルギーを与え発色させる機構部を持つ。
シフトレジスタ451は、発熱素子452が持つ素子数に対応するビット長を持ち、比較演算回路441より出力されるシリアルデータ(2値の印字データ)を、ヘッド制御信号生成回路441により生成されたシフトクロックにより順次シフトした後、同じく生成されるデータラッチ信号により、発熱素子452の発熱体全素子に向けて並列にラッチする。
次に本発明の動作について図を参照して説明する。
図5は、比較演算回路441に設ける比較器のブロック図を示す。印字データ格納メモリ51には2進数の階調データが格納される。比較元データ格納レジスタ53には比較する2進数の元データが格納され、比較元データ格納レジスタ53に対する各ビットプレーン値の重み付けを重み付けデータ格納レジスタ54に設定する。それらを比較器52により比較し印字データとして出力する。
図6は、比較器52の内部構成を示す。例えば4ビットで表現される16階調の2進数データを取得した場合、印字データ格納メモリに2進数データをそのまま格納する。この時、比較する4ビットの2進数の元データが比較元データ格納レジスタに予めセットされている。比較元データは、階調データの階調範囲に属する階調値である。印字データ格納メモリに格納された階調データと比較元データ格納レジスタにセットされている値とをAND回路522及びOR回路523によってビット比較し、同値であった場合に1を出力する。
また、比較元データ格納レジスタに予めセットされている値に対する重み付けが重み付けデータ格納レジスタに予めセットされている。これは、特許文献3でいうところのビットプレーン(通電パルス)に該当し、重み付けデータ格納レジスタの各ビットは、セレクタ521に入力される切替信号によって、演算される該当ビットが選択される。
先の印字データと比較元データとの比較結果と、先の重み付けデータ格納レジスタの該当ビットとの論理積(AND回路524)を演算し、印字データとなる通電パルス時間を出力する比較器を保有することで、ファームウェア処理では1階調値に対し数クロック〜数十クロック費やされていた処理時間が、1クロックで演算可能となり、全体(1ドットラインのドット数n)の処理時間を大幅に短縮することが可能となる。
図7は、例として4階調データの比較結果を示す。ホストコンピュータより4階調データを受信し、印字データ格納メモリにそのまま格納される。
従って印字データ格納メモリには、4階調を示す2進数の0100が格納される。比較元データ格納レジスタには予め4階調である2進数0100がセットされている。また、重み付けデータ格納レジスタには、予め4階調時に通電すべきビットプレーンが決められており、その重み付けがセットされている。4階調時の重み付けは、10010である。本重み付けは、切替信号であるデータラッチ信号が入力される度にビットシフトする。つまり、最初はビットR4が選択されており、データラッチ信号が入る度にR3、R2、・・・と切り替わっていくこととなる。
出力印字データは、階調データと比較元データの比較結果と、重み付けデータ値との論理積である。まず本例では、階調データと比較元データは4階調同士で一致しているため1が出力される。重み付けデータ値は、最初にビットプレーンTiに該当するR4が選択されており、その値は1であるため印字データは、1が出力される。次にデータラッチ信号により、ビットプレーンT0であるR3が選択される。R3は0であるため印字データとしては0が出力される。同様にデータラッチ信号が入力される度にR2、R1、R0と切り替わる。本例では、図に示す通りの通電パルスが出力される。この通電パルス時間は、タイマ回路442によって制御される。なお、比較の順序(R4から始めるか、R0から始めるか)は上記の限りではない。
上記図7では、比較元データレジスタを一つとして扱ったが、比較元データ分だけレジスタを保有することで階調データに対して同時に並行して比較元データを処理することが可能となる。
図8は、一例として、1ドットライン分の格納データメモリを有し、また比較元データレジスタ及び重み付けデータ格納レジスタが各々16個のレジスタを保有した場合の回路を示す。
また図9は、具体例として、階調データが、1ドット目(Dot1)4階調、2ドット目(Dot2)5階調、3ドット目(Dot3)9階調、・・・n(一例として432)ドット目(Dotn)10階調とした時の回路図を、図10は、タイムチャートおよび印字データ結果を記載する。
データ格納レジスタに格納された階調データを順次ロードするタイミング信号を、サーマルヘッドに転送するシフトクロックとすることで、図10のタイムチャートに記載したように、シリアルデータPTi、PT0、PT1・・・というサーマルヘッドへの物理的転送時間で階調データの階差データ(重み付けデータ)を生成し、転送することが可能となる。
ここで、1ドットラインが多ドットであった場合、前述のように物理的転送時間に影響することから全体の通電時間に影響及ぼす(通電時間が延びる)ことが考えられるが、本問題は、図11、図12に示すように、サーマルヘッドへのデータ転送入力数を複数に分割することで、物理的転送時間を短縮することができる。
図11は、サーマルヘッドのシリアルデータ入力数が3つある場合の構成例を示し、図12はそのタイムチャートである。この場合サーマルヘッドは、1ドットラインのnドットを3分割して入力し、nドット数を同時印加して用紙を発色させるサーマルヘッドである。例えば1ドットラインn=432ドットの3入力サーマルヘッドの場合、シリアルデータは、1〜144ドット、145ドット〜288ドット、289ドット〜432ドットと分割して転送する必要がある。印字データ格納メモリは、432ドット分つまり54バイト分のメモリを用意する。ここで使用するサーマルヘッドが3入力と認識(例えば、初期段階にサーマルヘッドの入力数を設定するレジスタを保有することで認識可能)した場合、印字データ格納メモリ54バイトを3分割し、各メモリエリアを18バイトづつに分割することを可能とする。比較器ブロックは、ブロック1が、1ドット〜144ドットの18バイトについて、ブロック2が145ドット〜288ドットの18バイトについて、ブロック3が289ドット〜432ドットの18バイトについて、各ドットの通電パルスを生成する。3入力とした場合、1入力で57.6μs(クロック7.5MHzの場合)の転送時間(通電パルス生成時間)であるところを19.6μs(クロック7.5MHzの場合)とすることが可能となる。サーマルヘッドの仕様が向上し、クロックの向上や、入力数の増加が伴えば更に転送時間(通電パルス生成時間)が短縮されることとなる。
なお、図11の例では比較器ブロック(COMP BLOCK)を3つとし、印字データ格納メモリを3分割しているが、分割数は上記の限りではない。
また、印字データ格納メモリの分割数つまりサーマルヘッドの仕様(データ入力数)等については予め設定するレジスタを保有することができるものとする。
また、上記では階調データを4ビット構成で説明してきたが、ビット構成が多くなっても、比較器52内の階調データと比較元データを比較する各ビット単位に設けた論理積を追加するのみであるため、ビットが増えても同構成のまま対応することが可能であることから、階調データのビット数も上記の限りではない。
以上のように簡素な回路構成でかつ物理的転送時間においてパターン生成処理が可能となったことで、従来の問題であったファームウェアによる次パターン生成の処理時間を無くすことができ、高速印刷処理が可能となる。
本発明は、サーマルヘッドを有し、一般的な感熱紙に階調印刷を行うプリンタ及びそのプリンタを搭載したPOS端末に利用することができる。また、2進数のビットデータより階調の重み付けをし、階調印刷を行うプリンタ及びそのプリンタを搭載したPOS端末に利用することができる。さらに階調の重みを印加時間でコントロールする階調プリンタ及びそのプリンタを搭載したPOS端末に利用することができる。
従来の階調印刷方法を説明する図である。 従来の階調印刷方法のタイムチャートである。 従来の階調印刷方法のタイムチャートである。 本発明の概略構成を示すブロック図である。 比較演算回路441に設ける比較器のブロック図である。 比較器52の内部構成図である。 4階調データの比較結果を示す図である。 16個のレジスタを保有した場合の回路を示す図である。 階調データを入力した場合の回路を示す図である。 階調データを順次ロードするタイムチャートである。 シリアルデータ入力数が3つある場合の例を示す構成図である。 シリアルデータ入力数が3つある場合のタイムチャートである。
符号の説明
41 CPU
42 ROM
43 RAM
44 サーマルヘッドインターフェースLSI
45 サーマルヘッド
46 RAM受信バッファ
441 比較演算回路
442 タイマ回路
443 ヘッド制御信号生成回路
51 印字データ格納メモリ
52 コンパレータ
53 比較元データ格納レジスタ
54 重み付けデータ格納レジスタ
521 セレクタ

Claims (8)

  1. 階調を有する画像データを処理する階調制御装置であって、
    画像を構成する1ドットラインの各ドット毎の階調を表す階調データを格納するメモリと、
    前記階調データと比較するための比較元データを予め格納する比較元データ格納レジスタと、
    前記階調データと前記比較元データを比較する回路と、
    前記階調データに対応する重み付けデータを予め格納する重み付けデータ格納レジスタと、
    前記重み付けデータ格納レジスタの各ビットにセットされた値を、切替信号により選択し出力する回路と、
    前記階調データと前記比較元データの比較結果と、切替信号により選択された重み付けレジスタのビットセット値との論理積を演算する回路と、
    前記各回路の動作を1ドット毎に切り替える回路とを備えることを特徴とする階調制御装置。
  2. 前記比較元データは、前記階調データの階調範囲に属する階調値であることを特徴とする請求項1に記載の階調制御装置。
  3. 前記重み付けデータは、前記階調データに対応する通電パルス時間であることを特徴とする請求項1に記載の階調制御装置。
  4. 前記階調制御装置の構成を並列に複数有し、入力データを分割してそれぞれの構成毎に分けて並列処理することを特徴とする請求項1に記載の階調制御装置。
  5. 階調を有する画像データを処理する階調制御方法であって、
    メモリに格納され、画像を構成する1ドットラインの各ドット毎の階調を表す階調データと、比較元データ格納レジスタに予め格納され、前記階調データと比較するための比較元データを比較するステップと、
    重み付けデータ格納レジスタに予め格納され、前記階調データに対応する重み付けデータの各ビットにセットされた値を、切替信号により選択し出力するステップと、
    前記階調データと前記比較元データの比較結果と、切替信号により選択された重み付けレジスタのビットセット値との論理積を演算するステップと、
    前記各ステップの処理を1ドット毎に切り替えるステップとを含むことを特徴とする階調制御方法。
  6. 前記比較元データが、前記階調データの階調範囲に属する階調値であることを特徴とする請求項5に記載の階調制御方法。
  7. 前記重み付けデータが、前記階調データに対応する通電パルス時間であることを特徴とする請求項5に記載の階調制御方法。
  8. 入力データを分割し、分割された各階調データに対して前記各処理ステップを並列処理することを特徴とする請求項5に記載の階調制御方法。
JP2006274074A 2006-10-05 2006-10-05 階調制御装置及び方法 Expired - Fee Related JP4322909B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006274074A JP4322909B2 (ja) 2006-10-05 2006-10-05 階調制御装置及び方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006274074A JP4322909B2 (ja) 2006-10-05 2006-10-05 階調制御装置及び方法

Publications (2)

Publication Number Publication Date
JP2008087441A JP2008087441A (ja) 2008-04-17
JP4322909B2 true JP4322909B2 (ja) 2009-09-02

Family

ID=39372071

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006274074A Expired - Fee Related JP4322909B2 (ja) 2006-10-05 2006-10-05 階調制御装置及び方法

Country Status (1)

Country Link
JP (1) JP4322909B2 (ja)

Also Published As

Publication number Publication date
JP2008087441A (ja) 2008-04-17

Similar Documents

Publication Publication Date Title
CN1132093C (zh) 校准延迟线以在连续色调打印中产生灰度级的方法和装置
EP1070593B1 (en) Thermal printer and method of controlling it
JP4942414B2 (ja) プリント装置
JP4322909B2 (ja) 階調制御装置及び方法
US6897887B2 (en) Heat history control system, printer, and program
JP3803644B2 (ja) 階調制御方式及び階調制御方法
JP4079958B2 (ja) 熱履歴制御装置、その動作方法、及びサーマルプリンタ
JP4735059B2 (ja) サーマルプリンタ
JP2006347034A (ja) サーマルプリンタ
JP3357972B2 (ja) 熱転写ラインプリンタ用データdma転送回路
JP7165503B2 (ja) サーマルプリンタおよび印刷制御方法
JP2008279684A (ja) プリンタ、プリンタの制御方法、プリンタの制御プログラム
JPH0376659A (ja) サーマルヘッドプリンタ
JP5830759B2 (ja) 多階調の画像を生成する信号を供給する装置
JPH02214673A (ja) 熱履歴制御lsi
JP2002369008A (ja) 2値画像データの処理方法及びそれを利用した画像形成装置
JP2871881B2 (ja) 画像処理装置
JPH0687229A (ja) 階調制御回路及びこれを用いたサーマルヘッド
JP5574347B2 (ja) サーマルヘッドを制御するユニットを有する装置
JPS63141766A (ja) 印字方式
JP2001054958A (ja) サーマルプリントヘッドの制御装置及び該装置を用いた印画装置
JPS6221553A (ja) 半角文字の制御装置
KR20060010426A (ko) 열전사헤드의 구동방법 및 장치
JP2002240261A (ja) 印字用バッファメモリ制御装置
KR19990062294A (ko) 칼라프린터의 서멀헤드 구동장치

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080612

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090424

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090520

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090603

R150 Certificate of patent or registration of utility model

Ref document number: 4322909

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120612

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120612

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130612

Year of fee payment: 4

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees