JP3803644B2 - 階調制御方式及び階調制御方法 - Google Patents
階調制御方式及び階調制御方法 Download PDFInfo
- Publication number
- JP3803644B2 JP3803644B2 JP2003051160A JP2003051160A JP3803644B2 JP 3803644 B2 JP3803644 B2 JP 3803644B2 JP 2003051160 A JP2003051160 A JP 2003051160A JP 2003051160 A JP2003051160 A JP 2003051160A JP 3803644 B2 JP3803644 B2 JP 3803644B2
- Authority
- JP
- Japan
- Prior art keywords
- bit
- time
- bit plane
- gradation
- control method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/315—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material
- B41J2/32—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads
- B41J2/35—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads providing current or voltage to the thermal head
- B41J2/355—Control circuits for heating-element selection
- B41J2/36—Print density control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/40—Picture signal circuits
- H04N1/40025—Circuits exciting or modulating particular heads for reproducing continuous tone value scales
- H04N1/40031—Circuits exciting or modulating particular heads for reproducing continuous tone value scales for a plurality of reproducing elements simultaneously
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Electronic Switches (AREA)
Description
【発明の属する技術分野】
本発明は、複数階調の印刷等を制御するための階調制御方式及び階調制御方法に関し、特に、サーマルプリンタ等に用いられる階調制御方式及び階調制御方法に関する。
【0002】
【従来の技術】
近年、例えばPOS(Point Of Sales)端末等に接続される小型サーマルプリンタが発券するレシートの内容について、通常の売上登録結果の明細表示の他に商品広告や販売促進に関するメッセージ等を表示することが多い。従って、レシート印刷自体も2色感熱紙を用いた2色印刷化やインクジェット方式を用いた多色印刷を行うなど、レシートそのものに対して表現力が求められる傾向にある。一方で、一般的な感熱紙と比較し2色用紙やインク代等のランニングコストに対する顧客の要求は厳しく、2色化や多色化レシートの普及が進みにくいという問題がある。
【0003】
なお、本発明に関連する先行技術文献として、以下に示すものがある。
【0004】
【特許文献1】
特開平11−115234号
【特許文献2】
特開平04−220358号
【0005】
【発明が解決しようとする課題】
そこで、現在の一般的な感熱紙を用いたサーマルプリンタを用い多階調の階調印刷を実現することで、例えば写真入りの商品広告やスタンプ印字等によりレシートに表現力を持たせることが行われれている。
【0006】
従来、各ドット毎に熱エネルギーを重畳させ、感熱紙の発色特性を用いて濃度階調印刷を行うサーマルプリンタにおいては、例えば、特許文献1の図3の様に、階調度に応じて同じドットを複数回数印加する必要がある。例えばn階調の印字データであれば、最大でn−1回だけ重ねて印加動作を行うことで熱エネルギーを重畳させる方法である。この場合は階調数が多くなるに従い、サーマルヘッドへの転送回数も多くなるという問題がある。より具体的には、1ドットラインに印加するために必要な時間が階調数に比例して長くなるため次のラインに用紙搬送を行う動作が待たされることになる。つまり階調数が多くなるほど、印字速度を遅くしなければならないという問題があった。
【0007】
一方で、特許文献2の様に2進数の階調値表現のままそれを通電データとしてサーマルヘッドへ転送し、通電時間自体にビット重みを付けるという方法がある。この方法の場合は、先の方法と異なりn階調の印加を行う場合は、それを表現するビットの数だけヘッドへ転送すれば良いことになるが、サーマルヘッドに対するデータ転送時間という物理的制約により、1階調ごとの通電時間の差がデータ転送時間に制限されてしまうという問題がある。より具体的には、図8に示すこの従来の方法のタイムチャートを用いて説明すると、例えばサーマルヘッドへデータをシリアル転送するのに必要な時間を、32μsecとすると、あるデータをラッチしてから次のデータをラッチする迄の間隔を少なくとも32μsec以上必要となる。図8で言うと、データPT0をラッチしている間に次のデータであるPT1を転送する必要がありこの転送時間が32μsecだとすればPT0をラッチしてからPT1をラッチする迄の時間は32μsec以上必要ということである。つまりこの場合はデータPT0の通電時間が、最小でも32μsec必要となってしまうことを示しており、この問題は特に次の場合に顕在化される。図2は一般的な感熱紙の熱エネルギー対発色濃度特性であるが、例えば前述の理由により最小階差の設定に制限があり、1階差当たりT8時間で階調制御を行うものとすると、図の通り階調印刷を行う上で最も重要で細分化したい中間調の発色領域において、各階調ごとの発色濃度差が大きくなってしまう。従ってこの濃度差が滑らかに階調印刷することを阻害する一因になっているという問題があった。
なお、この問題は特許文献1においても同様の問題が存在することは言うまでもない。
【0008】
従って、本発明は、この様な従来の問題を解決すべくサーマルヘッドの物理的転送時間に依存しない方法で、目的の最小通電時間及び階差の最小値を決定出来る階調制御方式及び階調制御方法を提供することを目的とする。
【0009】
【課題を解決するための手段】
本発明の第1の観点によれば、各ドット毎の階調を表わす2進数の下位nビット(nは1以上の整数)をデコードして、2のn乗個のデコードデータを求める手段と、前記2のn乗個のデコードデータを複数ドットについてグループ化して、2のn乗個の第1のビットプレーンを作成する手段と、各第1のビットプレーンについて、全ての第1のビットプレーン間で共通な初期通電時間に該第1のビットプレーンのデコード値に依存した時間を加えた時間だけ、該第1のビットプレーンに応じたパターンの信号を素子に与える手段と、前記各ドット毎の階調を表わす前記2進数の前記下位nビットを除いた各ビットをビットの重み毎にグループ化して、少なくとも1つの第2のビットプレーンを作成する手段と、各第2のビットプレーンについて、該第2のビットプレーンの重みに依存した時間だけ、該第2のビットプレーンに応じたパターンの信号を前記素子に与える手段と、を備え、前記初期通電時間とは、記録媒体を発色領域まで至らせるための時間であることを特徴とする階調制御方式が提供される。
【0010】
本発明の第2の観点によれば、各ドット毎の階調を表わす2進数の下位nビット(nは1以上の整数)をデコードして、2のn乗個のデコードデータを求める手段と、前記2のn乗個のデコードデータを複数ドットについてグループ化して、2のn乗個の第1のビットプレーンを作成する手段と、各第1のビットプレーンについて、全ての第1のビットプレーン間で共通な初期通電時間に該第1のビットプレーンのデコード値に依存した時間を加えた時間から全ての第1のビットプレーン間で共通な無条件時間だけ差し引いた時間だけ、該第1のビットプレーンに応じたパターンの信号を素子に与える手段と、前記無条件時間だけ、全ビット有効パターンの信号を前記素子に与える手段と、前記各ドット毎の階調を表わす前記2進数の前記下位nビットを除いた各ビットをビットの重み毎にグループ化して、少なくとも1つの第2のビットプレーンを作成する手段と、各第2のビットプレーンについて、該第2のビットプレーンの重みに依存した時間だけ、該第2のビットプレーンに応じたパターンの信号を前記素子に与える手段と、を備え、前記初期通電時間とは、記録媒体を発色領域まで至らせるための時間であり、無条件時間とは、前記初期通電時間から最小シリアル転送時間を減じて得た時間であることを特徴とする階調制御方式が提供される。
【0013】
本発明の第1又は第2の観点による階調制御方式は、前記素子に前記パターンの信号を与えることとは別に、該素子が過去に何も印刷していない状態又は通電履歴として管理されない程度に前ラインとの印字間隔が空いている状態にある場合には、該素子に通電し、そうでない場合には、該素子に通電しないための手段を更に備えていてもよい。
【0014】
本発明の第3の観点によれば、本発明の第1又は第2の観点による階調制御方式を備えることを特徴とするサーマルプリンタが提供される。
【0015】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態について詳細に説明する。以下では、サーマルプリンタの階調制御方式及び階調制御方法について説明するが、本発明による階調制御方式及び階調制御方法は適用対象がサーマルプリンタに限定されるものではない。
【0016】
[実施形態1]
まず、本発明の実施形態1について説明する。
【0017】
実施形態1のサーマルプリンタの階調制御方式、及びサーマルヘッドの階調制御方法は、濃度階調を行うサーマルプリンタ及びサーマルヘッドに関して、2進数で表現された階調値の値を予め判別して、その各ビットごとに重み付けられた通電時間の一部を適宜変更することで、サーマルヘッドへの物理的な転送時間を考慮する必要なく目的の階差が得られる通電制御を行うことを特徴とする。
【0018】
図1において、例えば4ビットで表現される16階調の2進数データを取得した場合、(B)の様に通電データとして各ビットをビットプレーンT3、T2、T1及びT0iにRAM上にそのまま展開する。この時2進数データのビット0の値を検査し、その値が0であれば付加的に設けたビットプレーンTiに1をセットし、検査した値が1であればビットプレーンTiに0をセットすることで有効ビットプレーンの選択を行う。この操作を1ドットラインの全ドットに対して行った後、ビットプレーンTi、T0i、T1、T2、T3を順番にサーマルヘッドへ転送して印加動作を行う。各ビットプレーンの通電時間は2進数データの各ビット重みに依存し、2のべき乗×最小階差となる通電時間で与えられる。本例の場合、最小階差を16μsecに設定しており、4ビットの2進数であることからビットプレーンT3は128μsec、ビットプレーンT2は64μsec、ビットプレーンT1は32μsecとなる。ここでビットプレーンT0iに関しては最小階差値である16μsecではなく、初期通電時間Tiが予め加えられた値としておく。本例の場合は初期通電時間Tiは100μsecであり故にT0iは116μsec(=100μsec+16μsec)となる。一方、ビットプレーンTiについても通電し、この通電時間を100μsecとする。この状態で前記の通りビット0の値を判断し、ビットプレーンT0i及びビットプレーンTi内の各ビットを決定することによりサーマルヘッドへの物理的転送時間が如何なる時間であっても、それに制限されずに最小階差16μsec(=116μsec−100μsec)の階調制御が可能となる。
【0019】
次に実施形態1の構成について説明する。図3は本発明の実施形態1のブロック図である。CPU1は、ROM2に格納されたプログラムに従い受信した2進数データを、図1(B)の様に各ビットプレーンごとに展開すると同時に、その階調値の値を検査し、その各ビットに重み付けられた通電時間を適宜変更する操作を行う。
【0020】
また、各ビットプレーンの展開処理が完了した時点でサーマルヘッドインタフェースLSI4の内部に設けられたパラレル/シリアル変換回路41に対して各ビットプレーンの転送を行う。ROM2は、2進数データを各ビット毎にビットプレーンとして展開する方法と、その値を検査し有効ビットプレーンを選択する方法とを実現するプログラム、及び各ビットに重み付けられる通電時間のタイマ値が格納されている。RAM3は各ビットプレーン展開後の階調データを格納するワークエリア31と、ビットプレーン展開、選択処理をCPU1が行うためのワークエリア32が設けられている。受信バッファ6はホストコンピュータ又は他の画像形式から2進数に変換する手段から受信される2進数形式の元データが一時的に格納される。尚、実施形態1では便宜上2進数形式のデータを直接受信する様に記載しているが、他の画像形式を直接受信しCPU1が2進数形式に変換する処理を行い以降の処理を行うことも出来るものとする。サーマルヘッドインタフェースLSI4はサーマルヘッドを直接制御するための回路である。パラレル/シリアル変換回路41は例えばデータバス等のパラレルデータをシリアルデータに変換するための回路である。タイマ回路42は、2進数で表現されたnビットの階調データの各ビットに対して重み付けられた通電時間を設定値としてカウントし、後段のヘッド制御信号生成回路43にそのタイミングを与える。ヘッド制御信号生成回路43は、前記タイマ回路42により生成された印加タイミングに従いサーマルヘッド5のタイミング制御を行う。サーマルヘッド5は発熱素子52により、感熱紙に対して熱エネルギーを与え発色させる機構部である。
【0021】
シフトレジスタ51は発熱素子52が持つ素子数に対応するビット長を持ち、前記のパラレル/シリアル変換回路41によりシリアル変換された2値の印字データを、ヘッド制御信号生成回路43により生成されたシフトクロックにより順次シフトした後、同じく生成されるデータラッチ信号により、発熱素子52の発熱体全素子に向けて並列にラッチする。この時、例えば通電ドットに対するデータは1、非通電ドットに対するデータは0となっており、発熱素子52内部で各素子に接続された駆動回路をそれぞれオン、オフする様な働きを持つ。一般的なサーマルヘッドの制御タイミングを図9に示す。本発明は図9の様な制御タイミングを変形して実現する。
【0022】
尚、サーマルヘッドインタフェースLSI4は便宜上LSIとしているが、外部に同様の構成要素を持つ回路でも実現出来る。
【0023】
次に、本発明の実施形態1の動作について図を参照して説明する。図1は本発明の動作を示す図であり、例として全16階調のうち4階調目を印字する時の概念図である。
【0024】
いま、サーマルヘッドの端から1ドット目を階調4の階調度を持った2進数データを受信し印字を行うものと仮定する。まず図3のCPU1は受信データを受信バッファ6より取り出し、図1(B)の様に取得した4ビットのデータを各ビット毎に分解する。具体的にはビット3の値をビットプレーンT3、ビット2の値をビットプレーンT2、ビット1の値をビットプレーンT1、ビット0の値をビットプレーンT0iという様に展開していく。ここで各ビットプレーンはサーマルヘッド5の発熱体素子数に対応したビット長とある一定の印字ライン数分の大きさを持つ2次元の領域であり、前記の通り階調度を表現するのに必要なビット毎にそれぞれ1つのビットプレーンを持たせる様にする。実施形態1の場合は、4ビットで表現される階調数であるため少なくとも4つのビットプレーンが存在し、いま1ドット目を印字するのであるから、各ビットプレーン共に1ドット目に対応する位置にそのままの値をセットする。更に、2進数データを各ビットプレーンに展開する過程でビット0の値を検査する。検査された値が0であればもうひとつの別のビットプレーンであるビットプレーンTiの1ドット目に対応する位置に1をセットする。これとは逆に検査された値が1であれば、ビットプレーンTiの対応する位置に0をセットする。これらの操作を発熱素子52の全ドットに対応する印字データについて行い、RAM3内部の階調データ格納領域32に保持しておき、次の印字ラインについても同様の操作を行い保持していく。この様にして一定の印字データが蓄積された時点で、保持されている階調データを1ドットラインごとに各ビットプレーン順にパラレル/シリアル変換回路41に転送していく。ヘッド制御信号生成回路43は、前記転送が開始されるとそれに同期してサーマルヘッド5内部のシフトレジスタ51に対しシフトクロック信号を出力しデータを次々にシフトインさせていく。1ドットライン、つまり発熱素子52が持つ全ての発熱体の数だけデータシフトが終了すると、発熱体を駆動させるためにヘッド制御信号生成回路43はデータラッチ信号を出力する。それと同時に印加許可信号を有効にすることで実際に発熱体に通電が開始される。また同時に次のビットプレーンの転送を開始し同様にシフトイン動作を開始する。この時、印加許可信号は全てのビットプレーンの転送が完了するまで有効状態を保持しておく。転送するデータは例えば通電ドットの場合は1、非通電ドットの場合は0にセットされることから、転送データの通電、非通電時間は各ビットプレーンでデータをラッチさせておく時間に相当する。従って、ラッチ信号を出力するタイミングを各ビットプレーンの転送ごとにタイマ回路42にセットすれば各ビットプレーンの通電時間を制御出来る。本発明はこの方式を用いて実現する。
【0025】
ところで通電時間については、階差の最小時間と2進数データの各ビットの重みに対応して決定し、2のべき乗×最小階差で求めるものとする。例えば実施形態1の場合は最小階差を16μsecに設定するものと仮定し、4ビットの2進数データであるから、この場合ビット3、つまりビットプレーンT3に対応する通電時間は2の3乗×16μsec=128μsec、ビットプレーンT2の通電時間は2の2乗×16μsec=64μsec、ビットプレーンT1の通電時間は2の1乗×16μsec=32μsecとなる。ここで、ビットプレーンT0iについては、2の0乗×16μsecとしない。図2に感熱紙の発色特性カーブを示す。図2に示す通り一般的な感熱紙は加える熱エネルギーが一定量を越えるまでは殆ど発色しない傾向にある。ところがその後エネルギーを加え続けると急峻な立ち上がりで発色濃度が変化し、更に加えていくと濃度は飽和状態となる。この様な特性から何も印字しない状態の0階調目から1階調目の階差のみを大きくする必要があることから、通常は階調制御を行うための通電制御とは別に、熱エネルギー量が一定量に到達するまでの通電時間が必ず必要である。本発明においてはその通電時間に相当する初期通電時間を最小通電時間に加えたものを、第一階調目の値として設定する。つまり実施形態1の場合、先のビットプレーンT0iは最小階差の16μsecに初期通電時間Ti=100μsecを加えた116μsecを設定する。ここで初期通電時間Tiは、前記の通りビットプレーンTiとして、ビットプレーンT0iと排他的な関係を持つビットプレーンとして別に持っておく。ビットプレーンTiの通電時間は初期通電時間Tiと同一の100μsecとする。この様な構成で例えば実施形態1の場合、受信した2進数データのビット0の値により、前記の様にビットプレーンT0iとビットプレーンTiにセットする値を排他的に切り替えることで、ビット0に重み付けられる通電時間のどちらを有効にするかを制御することが出来る。
【0026】
具体的には、前記の通りビットプレーン展開された各データを印加する場合は次の通りとなる。まず階調度4に対応するデータとして0100という値を受信しているので、各ビットプレーンへの展開方法は前記方法の通りビットプレーンT3のドット1を示す位置に0をセットする。同様にビットプレーンT2は1をセット、ビットプレーンT1は0をセット、ビットプレーンT0iは0をセット、ビットプレーンTiは1がセットされる。例えば実施形態1の場合は1を通電データ、0を非通電データとして定義すると、通電ビットプレーンはビットプレーンT2とビットプレーンTiになる。故にビットプレーンT2の通電時間64μsecと、ビットプレーンT0iの通電時間100μsecの合計値である164μsecが階調度4での通電時間となる。次に例えば階調度5の場合は、2進数データのビット0が1であるため同様に操作するとビットプレーンT2とビットプレーンT0iのみに1がセットされることから、ビットプレーンT2の64μsecとビットプレーンT0iの116μsecの合計値である180μsecが階調度5の通電時間となる。従って、階調度5の通電時間と階調度4の通電時間の差は16μsec(=180μsec−164μsec)となる。この例の通り、ビットプレーンT0iとビットプレーンTiを2進数データの値によって有効ビットプレーンを切り替える操作を行うことで実施形態1での目的の最小階差である16μsecが生成できることになる。なおこの動作を示したタイムチャートを図4に示す。
【0027】
なお、実施形態1では16階調を例にとり最小階差を16μsecとして構成及び動作を説明したが、本発明においてはこの限りではない。
【0028】
また、実施形態1を示す図1及び図4においてヘッドに対する転送順序が記載されているが転送順序はこの限りではない。
【0029】
[実施形態2]
次に本発明の実施形態2について説明する。図5は、例えば8μsecの階差にて16階調の階調度を生成する場合の概念図である。図5を参照すると、4階調目のデータとして0100というデータを受信し、ビット3の値をビットプレーンT3にセットし、ビット2の値をビットプレーンT2にセットした後、ビット1とビット0の値を検査して、それらの値に応じて図5(a)に示すようにビットプレーンTi11、Ti10、Ti01及びTi00のうちの何れかに1をセットする。本例の場合は、ビット1及びビット0は00であることからビットプレーンTi00に1をセットし、その他のビットプレーンTi11、Ti10及びTi01には0をセットする。その後、全てのビットプレーンT3、T2、Ti11、Ti10、Ti01及びTi00をドットライン毎に順番にサーマルヘッド5に転送する。
【0030】
図5(a)に示すビットプレーンT3、T2、Ti11、Ti10、Ti01及びTi00の通電時間をまとめると以下の様になる。
【0031】
である。
【0032】
従って、階調nに対応する通電時間は、100μsec+n×8μsecとなることがわかる。
【0033】
この様にすることで、最大階調値における通電時間十分に確保しつつ、階差をより小さくしていくことが可能となる。
【0034】
実施形態2では、下位2ビットをデコードして、4つのビットプレーンを得たこととなる。この観点からみると、実施形態1では、下位1ビットをデコードして、2つのビットプレーンを得たこととなる。従って、実施形態1及び2を一般化して、下位nビットをデコードして、2のn乗個のビットプレーンを得て、実施形態1及び2と同様な構成及び方法を用いることができる。
【0035】
[実施形態3]
次に本発明の実施形態3について説明する。図6に示すのは、例えば8μsecの階差にて16階調の階調度を生成する場合の他の実施形態である。図5に示す実施形態2の場合の様に、最大階調値における通電時間を十分確保しつつ階差をより小さくしていく場合においては、初期通電時間を内包するビットプレーン数が多くなる。これにより1ドットラインの搬送周期に対する各ビットプレーンの通電、非通電時間の合計時間(実施形態2では、T3+T2+Ti11+Ti10+Ti01+Ti00)が長くなってしまい、より高速な印字速度の実現を妨げてしまう可能性がある。そこで、この初期通電時間を内包するTi11、Ti10、Ti01及びTi00のうちで最も短いタイマー値から、例えば、サーマルヘッド5の転送時間等により決定される物理的に確保が必要な時間を差し引く。そして、差し引いて得られる残りの時間を新たに設けるベースビットプレーンTBのタイマ値として別に設け、無条件にベースビットプレーンTBの時間だけ通電するとともに、ビットプレーンTi11、Ti10、Ti01及びTi00からその残りの時間を減ずる。具体的には、図5(a)を参照すると、Ti11、Ti10、Ti01及びTi00のうちで最も小さい値は、Ti00の100μsecである。いま、サーマルヘッド5の転送時間が32μsecかかると仮定すると、100μsec−32μsec=68μsecの時間をビットプレーンTBのタイマ値としてセットし、Ti00を32μsecとする。同様に、Ti11、Ti10及びTi01から68μsecを差し引いて、Ti11=56μsec、Ti10=48μsec、Ti01=40μsecとする。
【0036】
これから処理するデータが通電ドットであればベースビットプレーンの該当ドットには無条件に1をセットする。その後、全ビットプレーンのデータをドットライン毎に順番にサーマルヘッドへ転送し、各ドット設定していた通電時間分だけ通電する。
【0037】
この様にすることにより、最大階調値における通電時間を十分に確保したまま、全体の通電、非通電時間の合計時間を短くできるため、より高速な印字動作が可能となる。
【0038】
実施形態3では、下位2ビットをデコードして、4つのビットプレーンを得たこととなる。従って、実施形態3を一般化して、下位nビットをデコードして、2のn乗個のビットプレーンを得て、実施形態3と同様な構成及び方法を用いることができる。
【0039】
[実施形態4]
次に本発明の実施形態4について説明する。図7は実施形態4のタイムチャートである。図7によると本発明の階調制御を行うためのデータ転送部分PTi、PT0i、PT1、PT2、PT3の他に、熱履歴制御用のデータ転送部分R1がある。熱履歴制御とは、特願2002−219830号(本願出願時未公開、出願人同一)の明細書にもある様に過去の通電履歴を参照し、これから印加するドットに対する熱エネルギー量を補正する方法であり、本発明に対してもこれを適用することでより高精度な階調印刷が可能となる。具体的には図7においてあるドットに着目した場合、過去に何も印字していない状態、又は通電履歴として管理されない程度に前ラインとの印字間隔が空いている場合において、(1)の履歴データR1には1をセットし、通電時間としてTR1により印加される。つまり十分にサーマルヘッドが冷却され初期温度に戻っているものと想定して、階調制御された通電時間に対してTR1時間加えることで熱エネルギーを重畳させる。次に同一ドットを印加すると仮定すると、サーマルヘッドに対して前ライン印加時における蓄熱の影響が残っているものと考えられ、履歴データR1を0として履歴データを通電しないという様な制御を行う。
【0040】
なお、実施形態4では熱履歴制御の制御要因は1要因、つまり過去の通電履歴を1ドットしか管理していないが、実際は通電履歴を複数ドット管理することでより高品位な印字を行うことが可能となる。
【0041】
また、本実施形態の動作を示す図7について、階調制御部分の後に履歴制御を行う図になっているが、履歴制御を行うタイミングについてはこの限りではない。
【0042】
また、本発明は、サーマルプリンタに適用できるばかりでなく、他の種類のプリンタや画像表示装置にも適用することができる。
【0043】
【発明の効果】
第1の効果は、感熱紙の発色特性において最も濃度変化の大きい領域に対して通電時間を細分化し、中間調部分の発色を精密に制御することで、より滑らかな階調印刷が実現出来ることにある。
【0044】
その理由は、感熱紙が発色を開始するまでに必要な初期通電時間を通電時間の最小値に加えて制御することで、例えば、サーマルヘッドにシリアルデータ転送する際に必ず発生する物理的な転送時間などにより、最小階差を決定づける最小通電時間が制限されなくなるからである。
【0045】
第2の効果は、様々な感熱紙の種類や、使用するサーマルヘッド、外気温に応じて変化する発色特性に対しても柔軟に階調制御が対応出来ることにある。
【0046】
その理由は、第一の効果の理由にもあるとおり、最小階差が制限される要因がなくなることと、2進数データの値を検査してその階差をソフトウェアで決定することが出来るため発色特性の変化にも柔軟に対応出来ることになるからである。
【図面の簡単な説明】
【図1】本発明の実施形態1による階調制御方式を説明するための概念図である。
【図2】サーマルプリンタにおける熱エネルギ対発色濃度特性を示すグラフである。
【図3】本発明の実施形態1による階調制御方式を含むサーマルプリンタの構成を示すブロック図である。
【図4】本発明の実施形態1による階調制御方式の動作を説明するためのタイミング図である。
【図5】本発明の第2の実施形態による階調制御方式を説明するための概念図である。
【図6】本発明の第3の実施形態による階調制御方式を説明するための概念図である。
【図7】本発明の実施形態4による階調制御方式の動作を説明するためのタイミング図である。
【図8】従来例による階調制御方式の動作を説明するための第1のタイミング図である。
【図9】従来例による階調制御方式の動作を説明するための第2のタイミング図である。
【符号の説明】
1 CPU
2 ROM
3 RAM
31 データ展開用ワークエリア
32 ビットプレーン格納用ワークエリア
4 サーマルヘッドインターフェースLSI
41 パラレル/シリアル変換回路
42 タイマ回路
43 ヘッド制御信号生成回路
5 サーマルヘッド
51 シフトレジスタ
52 発熱素子
6 RAM受信バッファ
Claims (7)
- 各ドット毎の階調を表わす2進数の下位nビット(nは1以上の整数)をデコードして、2のn乗個のデコードデータを求める手段と、
前記2のn乗個のデコードデータを複数ドットについてグループ化して、2のn乗個の第1のビットプレーンを作成する手段と、
各第1のビットプレーンについて、全ての第1のビットプレーン間で共通な初期通電時間に該第1のビットプレーンのデコード値に依存した時間を加えた時間だけ、該第1のビットプレーンに応じたパターンの信号を素子に与える手段と、
前記各ドット毎の階調を表わす前記2進数の前記下位nビットを除いた各ビットをビットの重み毎にグループ化して、少なくとも1つの第2のビットプレーンを作成する手段と、
各第2のビットプレーンについて、該第2のビットプレーンの重みに依存した時間だけ、該第2のビットプレーンに応じたパターンの信号を前記素子に与える手段と、
を備え、
前記初期通電時間とは、記録媒体を発色領域まで至らせるための時間であることを特徴とする階調制御方式。 - 各ドット毎の階調を表わす2進数の下位nビット(nは1以上の整数)をデコードして、2のn乗個のデコードデータを求める手段と、
前記2のn乗個のデコードデータを複数ドットについてグループ化して、2のn乗個の第1のビットプレーンを作成する手段と、
各第1のビットプレーンについて、全ての第1のビットプレーン間で共通な初期通電時間に該第1のビットプレーンのデコード値に依存した時間を加えた時間から全ての第1のビットプレーン間で共通な無条件時間だけ差し引いた時間だけ、該第1のビットプレーンに応じたパターンの信号を素子に与える手段と、
前記無条件時間だけ、全ビット有効パターンの信号を前記素子に与える手段と、
前記各ドット毎の階調を表わす前記2進数の前記下位nビットを除いた各ビットをビットの重み毎にグループ化して、少なくとも1つの第2のビットプレーンを作成する手段と、
各第2のビットプレーンについて、該第2のビットプレーンの重みに依存した時間だけ、該第2のビットプレーンに応じたパターンの信号を前記素子に与える手段と、
を備え、
前記初期通電時間とは、記録媒体を発色領域まで至らせるための時間であり、
前記無条件時間とは、前記初期通電時間から最小シリアル転送時間を減じて得た時間であることを特徴とする階調制御方式。 - 請求項1又は2に記載の階調制御方式において、
前記素子に前記パターンの信号を与えることとは別に、該素子が過去に何も印刷していない状態又は通電履歴として管理されない程度に前ラインとの印字間隔が空いている状態にある場合には、該素子に通電し、そうでない場合には、該素子に通電しないための手段を更に備えることを特徴とする階調制御方式。 - 請求項1乃至3のいずれか1項に記載の階調制御方式を備えることを特徴とするサーマルプリンタ。
- 各ドット毎の階調を表わす2進数の下位nビット(nは1以上の整数)をデコードして、2のn乗個のデコードデータを求めるステップと、
前記2のn乗個のデコードデータを複数ドットについてグループ化して、2のn乗個の第1のビットプレーンを作成するステップと、
各第1のビットプレーンについて、全ての第1のビットプレーン間で共通な初期通電時間に該第1のビットプレーンのデコード値に依存した時間を加えた時間だけ、該第1のビットプレーンに応じたパターンの信号を素子に与えるステップと、
前記各ドット毎の階調を表わす前記2進数の前記下位nビットを除いた各ビットをビットの重み毎にグループ化して、少なくとも1つの第2のビットプレーンを作成するステップと、
各第2のビットプレーンについて、該第2のビットプレーンの重みに依存した時間だけ、該第2のビットプレーンに応じたパターンの信号を前記素子に与えるステップと、
を備え、
前記初期通電時間とは、記録媒体を発色領域まで至らせるための時間であることを特徴とする階調制御方法。 - 各ドット毎の階調を表わす2進数の下位nビット(nは1以上の整数)をデコードして、2のn乗個のデコードデータを求めるステップと、
前記2のn乗個のデコードデータを複数ドットについてグループ化して、2のn乗個の第1のビットプレーンを作成するステップと、
各第1のビットプレーンについて、全ての第1のビットプレーン間で共通な初期通電時間に該第1のビットプレーンのデコード値に依存した時間を加えた時間から全ての第1のビットプレーン間で共通な無条件時間だけ差し引いた時間だけ、該第1のビットプレーンに応じたパターンの信号を素子に与えるステップと、
前記無条件時間だけ、全ビット有効パターンの信号を前記素子に与えるステップと、
前記各ドット毎の階調を表わす前記2進数の前記下位nビットを除いた各ビットをビットの重み毎にグループ化して、少なくとも1つの第2のビットプレーンを作成するステップと、
各第2のビットプレーンについて、該第2のビットプレーンの重みに依存した時間だけ、該第2のビットプレーンに応じたパターンの信号を前記素子に与えるステップと、
を備え、
前記初期通電時間とは、記録媒体を発色領域まで至らせるための時間であり、
前記無条件時間とは、前記初期通電時間から最小シリアル転送時間を減じて得た時間であることを特徴とする階調制御方法。 - 請求項5又は6に記載の階調制御方法において、
前記素子に前記パターンの信号を与えることとは別に、該素子が過去に何も印刷していない状態又は通電履歴として管理されない程度に前ラインとの印字間隔が空いている状態にある場合には、該素子に通電し、そうでない場合には、該素子に通電しないステップを更に備えることを特徴とする階調制御方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003051160A JP3803644B2 (ja) | 2003-02-27 | 2003-02-27 | 階調制御方式及び階調制御方法 |
US10/413,398 US6805423B2 (en) | 2003-02-27 | 2003-04-15 | System and method for controlling gradation |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003051160A JP3803644B2 (ja) | 2003-02-27 | 2003-02-27 | 階調制御方式及び階調制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004255814A JP2004255814A (ja) | 2004-09-16 |
JP3803644B2 true JP3803644B2 (ja) | 2006-08-02 |
Family
ID=32905676
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003051160A Expired - Lifetime JP3803644B2 (ja) | 2003-02-27 | 2003-02-27 | 階調制御方式及び階調制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6805423B2 (ja) |
JP (1) | JP3803644B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015138737A1 (en) * | 2014-03-12 | 2015-09-17 | Brass Roots Technologies, LLC | Bit plane memory system |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5668646A (en) * | 1990-02-06 | 1997-09-16 | Canon Kabushiki Kaisha | Apparatus and method for decoding differently encoded multi-level and binary image data, the later corresponding to a color in the original image |
JPH04220358A (ja) | 1990-12-20 | 1992-08-11 | Fujitsu Ltd | サーマルプリンタ |
JPH09216361A (ja) * | 1995-12-05 | 1997-08-19 | Tec Corp | インクジェットプリンタのヘッド駆動装置 |
JP4046816B2 (ja) | 1997-10-15 | 2008-02-13 | リコーエレメックス株式会社 | サーマルヘッド駆動装置 |
-
2003
- 2003-02-27 JP JP2003051160A patent/JP3803644B2/ja not_active Expired - Lifetime
- 2003-04-15 US US10/413,398 patent/US6805423B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2004255814A (ja) | 2004-09-16 |
US6805423B2 (en) | 2004-10-19 |
US20040169698A1 (en) | 2004-09-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0304916B1 (en) | Thermal printing control circuit | |
JP3803644B2 (ja) | 階調制御方式及び階調制御方法 | |
JP4942414B2 (ja) | プリント装置 | |
JP4735070B2 (ja) | サーマルプリンタ | |
JP4322909B2 (ja) | 階調制御装置及び方法 | |
JP4735059B2 (ja) | サーマルプリンタ | |
US6897887B2 (en) | Heat history control system, printer, and program | |
JP2008279684A (ja) | プリンタ、プリンタの制御方法、プリンタの制御プログラム | |
JP4079958B2 (ja) | 熱履歴制御装置、その動作方法、及びサーマルプリンタ | |
JP5574347B2 (ja) | サーマルヘッドを制御するユニットを有する装置 | |
JP4046816B2 (ja) | サーマルヘッド駆動装置 | |
JP2760303B2 (ja) | サーマルヘッド駆動装置 | |
JP2006321191A (ja) | サーマルプリンタ | |
JP5830759B2 (ja) | 多階調の画像を生成する信号を供給する装置 | |
JP2833900B2 (ja) | サーマルヘッド装置 | |
JP4244449B2 (ja) | デジタルプリンタ | |
JP4282647B2 (ja) | 印字制御装置、印字制御方法およびサーマルプリンタ | |
JP2003291429A (ja) | サーマルヘッドドライバ回路 | |
JPS61216569A (ja) | 階調熱転写プリンタ | |
JP2555105B2 (ja) | 印刷装置 | |
JPH08207341A (ja) | 記録ヘッドの駆動方法 | |
JPH0624944U (ja) | サーマルヘッドの制御装置 | |
JP2008279683A (ja) | プリンタ、プリンタの制御方法、プリンタの制御プログラム | |
JPH04201274A (ja) | 階調表現用プリントヘッドの駆動回路 | |
JP2004167877A (ja) | サーマルヘッド駆動制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051108 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051111 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060110 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060201 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060403 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060425 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060508 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3803644 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100512 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130512 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140512 Year of fee payment: 8 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |