JPH02214673A - 熱履歴制御ｌｓｉ - Google Patents
熱履歴制御ｌｓｉInfo
- Publication number
- JPH02214673A JPH02214673A JP3372489A JP3372489A JPH02214673A JP H02214673 A JPH02214673 A JP H02214673A JP 3372489 A JP3372489 A JP 3372489A JP 3372489 A JP3372489 A JP 3372489A JP H02214673 A JPH02214673 A JP H02214673A
- Authority
- JP
- Japan
- Prior art keywords
- bit
- designation signal
- shift register
- data
- initial value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010438 heat treatment Methods 0.000 description 8
- 241000600169 Maro Species 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野］
本発明は集積回路に関するものであり、特に感熱プリン
タの熱履歴制御を行うための熱履歴制御ＬＳＩに関する
。
タの熱履歴制御を行うための熱履歴制御ＬＳＩに関する
。
［従来の技術］
従来、この種のＬＳＩは、当該ドツトの過去の印字情報
のみを使って熱履歴制御を行なっていた。
のみを使って熱履歴制御を行なっていた。
しかし、感熱プリンタの印字ドツト・ピッチの精細化に
伴い、印字ヘッドへの蓄熱は当該ドツトの過去の印字結
果のみでなく、当該ドツトに隣接するドツトの過去の印
字結果も無視できないものとなってきている。このため
、最近では、当該ドツトに隣接するドツトの過去の印字
結果をも考慮した制御ＬＳＩとなっていた。
伴い、印字ヘッドへの蓄熱は当該ドツトの過去の印字結
果のみでなく、当該ドツトに隣接するドツトの過去の印
字結果も無視できないものとなってきている。このため
、最近では、当該ドツトに隣接するドツトの過去の印字
結果をも考慮した制御ＬＳＩとなっていた。
［発明が解決しようとする課題］
上述した従来の熱履歴制御ＬＳＩは、常に当該ドツトの
過去の印字データと当該ドツトに隣接したドツトの過去
の印字データとで熱履歴制御を行うために、どちらか一
方の隣、すなわち両端の発熱体に対する熱履歴制御を正
確に行うには主制御部が前もって印字データなしの信号
を生成してビット・シリアル・データにつけ加えてやる
必要があり、主制御部側での論理の増大や性能劣化をひ
きおこしていた。
過去の印字データと当該ドツトに隣接したドツトの過去
の印字データとで熱履歴制御を行うために、どちらか一
方の隣、すなわち両端の発熱体に対する熱履歴制御を正
確に行うには主制御部が前もって印字データなしの信号
を生成してビット・シリアル・データにつけ加えてやる
必要があり、主制御部側での論理の増大や性能劣化をひ
きおこしていた。
［課題を解決するための手段］
本発明による熱履歴制御ＬＳＩは、主制御部より入力さ
れるビット・シリアルなデータを格納するシフト・レジ
スタに対し、シフト・レジスタ・チェインの第１ビット
目を示す第１ビット指定信号入力端子とシフト・レジス
タ・チェインの最終ビットを示す最終ビット指定信号入
力端子をもち、さらに第１ビット指定信号が有効な場合
には、主制御部より与えられるビット・シリアル信号を
第２ビットに入力し第１ビット目のシフトφレジスタは
初期値のままのデータを保持する第１のゲート口路と、
最終ビット指定信号が有効な場合には、最終ビットのシ
フト・レジスタへは最終ビットの前段のデータを伝達せ
ず常に初期値のままのデータを保持する第２のゲート回
路を有することを特徴とする。
れるビット・シリアルなデータを格納するシフト・レジ
スタに対し、シフト・レジスタ・チェインの第１ビット
目を示す第１ビット指定信号入力端子とシフト・レジス
タ・チェインの最終ビットを示す最終ビット指定信号入
力端子をもち、さらに第１ビット指定信号が有効な場合
には、主制御部より与えられるビット・シリアル信号を
第２ビットに入力し第１ビット目のシフトφレジスタは
初期値のままのデータを保持する第１のゲート口路と、
最終ビット指定信号が有効な場合には、最終ビットのシ
フト・レジスタへは最終ビットの前段のデータを伝達せ
ず常に初期値のままのデータを保持する第２のゲート回
路を有することを特徴とする。
本発明においては、シフト・レジスタ・チェインは、第
１ビットであることを示す第１ビット指定信号と最終ビ
ットを示す最終ビット指定信号、シフト・クロック信号
、ビットφシリアル人力信号、リセット信号を受ける。
１ビットであることを示す第１ビット指定信号と最終ビ
ットを示す最終ビット指定信号、シフト・クロック信号
、ビットφシリアル人力信号、リセット信号を受ける。
そして、第１ビット指定信号が有効な場合には、第１の
ゲート回路は、主制御部より与えられるビット・シリア
ル信号を第２ビット目のシフト・レジスタに入力し、第
１ビット目のシフトルレジスタは初期値のまま変化させ
ないようにする。また、最終ビット指定信号が有効な場
合には、第２のゲート回路は、最終ビットのシフト・レ
ジスタに最終ビットの前段のシフト・レジスタの内容を
伝達させず、常に初期値のままにしておく。
ゲート回路は、主制御部より与えられるビット・シリア
ル信号を第２ビット目のシフト・レジスタに入力し、第
１ビット目のシフトルレジスタは初期値のまま変化させ
ないようにする。また、最終ビット指定信号が有効な場
合には、第２のゲート回路は、最終ビットのシフト・レ
ジスタに最終ビットの前段のシフト・レジスタの内容を
伝達させず、常に初期値のままにしておく。
［実施例］
次に、本発明の一実施例について説明する。
第２図は本発明の熱履歴制御ＬＳＩの構成を示しており
、１（１）〜１（ｎ）が主制御部（図示せず）より与え
られるビット惨シリアル・データ１３をシフト・クロッ
ク１４にてシフト・格納するシフトΦレジスタ・チエイ
ンである。シフトやレジスタ・チエイン１（１）〜１（
ロ）に格納されたデータは、並列シフト−クロック１２
で順次、レジスタ回路２（１） 〜２（ｎ） 、３（１
） 〜３（ｎ） 、４（１） 〜４ （ｎ） 、５ （
１）〜５ （ｎ） 、６ （１）〜６（ｎ）に並列シフ
トされる。
、１（１）〜１（ｎ）が主制御部（図示せず）より与え
られるビット惨シリアル・データ１３をシフト・クロッ
ク１４にてシフト・格納するシフトΦレジスタ・チエイ
ンである。シフトやレジスタ・チエイン１（１）〜１（
ロ）に格納されたデータは、並列シフト−クロック１２
で順次、レジスタ回路２（１） 〜２（ｎ） 、３（１
） 〜３（ｎ） 、４（１） 〜４ （ｎ） 、５ （
１）〜５ （ｎ） 、６ （１）〜６（ｎ）に並列シフ
トされる。
２（２）〜２ （ｎ−１）に対応した印字パルスは、過
去の印字データ３ （１） 〜３ （ｎ） 、４ （１
） 〜４ （ｎ）、５（１） 〜５（ｎ） 、６（１）
〜６（ｎ）を用いてランダム論理部７で決定される。
去の印字データ３ （１） 〜３ （ｎ） 、４ （１
） 〜４ （ｎ）、５（１） 〜５（ｎ） 、６（１）
〜６（ｎ）を用いてランダム論理部７で決定される。
ランダム論理部７の具体的な回路を第３図、第４図に示
す。第３図において、２（１）に対する印字信号４１は
レジスタ回路中の２ （ｓ＋） 、３ （ｓ−１）、３
（ｍ） 、 ３（鳳＋１） 、 ４（■−１＞
、 ４ （ｍ） 、 ４ （ｓｏｌ） 、５
（ｇ＋） 、６ （ｉ）を用いて第４図に示す回路のご
とく決められる。
す。第３図において、２（１）に対する印字信号４１は
レジスタ回路中の２ （ｓ＋） 、３ （ｓ−１）、３
（ｍ） 、 ３（鳳＋１） 、 ４（■−１＞
、 ４ （ｍ） 、 ４ （ｓｏｌ） 、５
（ｇ＋） 、６ （ｉ）を用いて第４図に示す回路のご
とく決められる。
第４図のＰ２１〜Ｐ２９は発熱体に通電する時間を決め
る通電パルス信号、３０はセレクト信号であり、いずれ
も主制御部より与えられる通電指示信号である。第３図
および第４図に示すように、本実施例では、２（−）に
対する発熱体の通電時間は、ｍ番目の過去の印字データ
２ （ｓ） 、４ （ｍ）、５ （ｓ） 、６ （ｍ）
ならびにｍ番目の発熱体に隣接する（ｍ−１）’、 （
麿＋１）番目の発熱体に対する印字データ３ （ａ−１
） 、４ （濡−１） 、３ （ｓｏｌ） 、４ （Ｉ
Ｉｌｌ）を用いて決定している。
る通電パルス信号、３０はセレクト信号であり、いずれ
も主制御部より与えられる通電指示信号である。第３図
および第４図に示すように、本実施例では、２（−）に
対する発熱体の通電時間は、ｍ番目の過去の印字データ
２ （ｓ） 、４ （ｍ）、５ （ｓ） 、６ （ｍ）
ならびにｍ番目の発熱体に隣接する（ｍ−１）’、 （
麿＋１）番目の発熱体に対する印字データ３ （ａ−１
） 、４ （濡−１） 、３ （ｓｏｌ） 、４ （Ｉ
Ｉｌｌ）を用いて決定している。
第１図は、本発明の熱履歴制御ＬＳＩのシフト・レジス
タ・チェインの回路構成を示す。１（１）〜１（ｎ）は
シフト・レジスタを構成するフリップ・フロップ回路、
３３は主制御部より与えられるビット・シリアル・デー
タ、３４はシフト・クロック、３５はリセット信号、３
１は最終ビット指定信号、３２は第１ビット指定信号で
ある。また。
タ・チェインの回路構成を示す。１（１）〜１（ｎ）は
シフト・レジスタを構成するフリップ・フロップ回路、
３３は主制御部より与えられるビット・シリアル・デー
タ、３４はシフト・クロック、３５はリセット信号、３
１は最終ビット指定信号、３２は第１ビット指定信号で
ある。また。
０（１）〜０（ｎ）は、レジスタ回路への出方信号であ
る。リセット信号３５を低レベルにして初期化した後、
第１ビット指定信号３２が有効な場合は、フリップ・フ
ロップ回路１（１）は常に低レベルを保ち、主制御部よ
り与えられるビットφシリアル・データ３３はフリップ
魯フロップ回路１（２）へ入力される。又、最終ビット
指定信号３１が有効な場合は、シフト争レジスタ・チエ
インの最終ビット１．（ｎ）は常に初期値である低レベ
ルを保っている。以上のシフト・レジスタ争チエインの
出力が並列シフト・クロックでレジスタ回路へ転送され
ても、第１ビット指定信号３２、最終ビット指定信号３
１が有効であれば、それぞれに応じて、第２図のビット
２ （１） 〜６ （１） 、２ （ｎ） 〜６ （ｎ
）は初期値のままとなり、印字ヘッドの両端に対する印
字データ２ （２） 、 ２ （ｎ−１）に対する発
熱体の通電は、他の発熱体同様に、正確に熱履歴制御に
よる発熱を行わすことができる。
る。リセット信号３５を低レベルにして初期化した後、
第１ビット指定信号３２が有効な場合は、フリップ・フ
ロップ回路１（１）は常に低レベルを保ち、主制御部よ
り与えられるビットφシリアル・データ３３はフリップ
魯フロップ回路１（２）へ入力される。又、最終ビット
指定信号３１が有効な場合は、シフト争レジスタ・チエ
インの最終ビット１．（ｎ）は常に初期値である低レベ
ルを保っている。以上のシフト・レジスタ争チエインの
出力が並列シフト・クロックでレジスタ回路へ転送され
ても、第１ビット指定信号３２、最終ビット指定信号３
１が有効であれば、それぞれに応じて、第２図のビット
２ （１） 〜６ （１） 、２ （ｎ） 〜６ （ｎ
）は初期値のままとなり、印字ヘッドの両端に対する印
字データ２ （２） 、 ２ （ｎ−１）に対する発
熱体の通電は、他の発熱体同様に、正確に熱履歴制御に
よる発熱を行わすことができる。
［発明の効果］
以上説明したように、本発明では、第１ビット指定信号
入力端子と最終ビット指定信号入力端子とを有し、第１
ビット指定信号入力端子が有効な場合には、主制御部よ
り与えられるビット・シリアル・データを第１ビット目
でなく、第２ビット目に人力し、第１ビット目には初期
値データを保持せしめるゲート回路と、最終ビット指定
信号が有効な場合には、シフト・レジスタ・チェインの
最終ビットに最終ビットの前段のシフト・レジスタの内
容を伝達せず、常に初期値データを保持せしめるゲート
回路とを有することにより、印字ヘッドの発熱体アレイ
の両端の発熱体に正しく通電することができるので、主
制御部がビット・シリアル・データの中に過去の発熱が
なかったとみなすデータを挿入することを不要とし、主
制御部の回路削減、性能向上に寄与することができる。
入力端子と最終ビット指定信号入力端子とを有し、第１
ビット指定信号入力端子が有効な場合には、主制御部よ
り与えられるビット・シリアル・データを第１ビット目
でなく、第２ビット目に人力し、第１ビット目には初期
値データを保持せしめるゲート回路と、最終ビット指定
信号が有効な場合には、シフト・レジスタ・チェインの
最終ビットに最終ビットの前段のシフト・レジスタの内
容を伝達せず、常に初期値データを保持せしめるゲート
回路とを有することにより、印字ヘッドの発熱体アレイ
の両端の発熱体に正しく通電することができるので、主
制御部がビット・シリアル・データの中に過去の発熱が
なかったとみなすデータを挿入することを不要とし、主
制御部の回路削減、性能向上に寄与することができる。
第１図は本発明の熱履歴制御ＬＳＩのうち主制御部より
与えられるビット−シリアル−データと格納する為のシ
フト・レジスタ回路の１実施例を示し、第２図は本発明
による熱履歴制御ＬＳＩの構成図、第３図、第４図は第
２図に示した熱履歴制御回路の具体例である。 Ｆ Ｆ １ （１）〜Ｆ Ｆ １ （ｎ）・・・フリッ
プ・フロップ回路、３１・・・最終ビット指定信号、３
２・・・第１ビット指定信号、７・・・ランダム論理部
。 第２図
与えられるビット−シリアル−データと格納する為のシ
フト・レジスタ回路の１実施例を示し、第２図は本発明
による熱履歴制御ＬＳＩの構成図、第３図、第４図は第
２図に示した熱履歴制御回路の具体例である。 Ｆ Ｆ １ （１）〜Ｆ Ｆ １ （ｎ）・・・フリッ
プ・フロップ回路、３１・・・最終ビット指定信号、３
２・・・第１ビット指定信号、７・・・ランダム論理部
。 第２図
Claims (1)
- １）過去の当該ドットの通電結果ならびに過去の当該ド
ットに隣接するドットの通電結果により通電時間を制御
する熱履歴制御方式の感熱プリンタ用の熱履歴制御ＬＳ
Ｉにおいて、主制御部より入力されるビット・シリアル
なデータを格納するシフト・レジスタに対しシフト・レ
ジスタ・チェインの第１ビット目を示す第１ビット指定
信号入力端子とシフト・レジスタ・チェインの最終ビッ
トを示す最終ビット指定信号入力端子をもち、さらに第
１ビット指定信号が有効な場合には、主制御部より与え
られるビット・シリアル信号を第２ビットに入力し第１
ビット目のシフト・レジスタは初期値のままのデータを
保持する第１のゲート回路と、最終ビット指定信号が有
効な場合には、最終ビットのシフト・レジスタへは最終
ビットの前段のデータを伝達せず常に初期値のままのデ
ータを保持する第２のゲート回路とを有することを特徴
とする熱履歴制御ＬＳＩ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3372489A JPH07110544B2 (ja) | 1989-02-15 | 1989-02-15 | 熱履歴制御ｌｓｉ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3372489A JPH07110544B2 (ja) | 1989-02-15 | 1989-02-15 | 熱履歴制御ｌｓｉ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02214673A true JPH02214673A (ja) | 1990-08-27 |
| JPH07110544B2 JPH07110544B2 (ja) | 1995-11-29 |
Family
ID=12394348
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3372489A Expired - Lifetime JPH07110544B2 (ja) | 1989-02-15 | 1989-02-15 | 熱履歴制御ｌｓｉ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07110544B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0494646U (ja) * | 1991-01-09 | 1992-08-17 |
-
1989
- 1989-02-15 JP JP3372489A patent/JPH07110544B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0494646U (ja) * | 1991-01-09 | 1992-08-17 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07110544B2 (ja) | 1995-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH082081B2 (ja) | 印字制御回路 | |
| JPH04279362A (ja) | ラインサーマルプリンター | |
| EP1070593B1 (en) | Thermal printer and method of controlling it | |
| EP0211640A2 (en) | Thermal printing system | |
| JPH02214673A (ja) | 熱履歴制御ｌｓｉ | |
| US5148517A (en) | Print data generator | |
| JP2003291429A (ja) | サーマルヘッドドライバ回路 | |
| JP2589858B2 (ja) | サーマルヘッドの発熱体制御方法 | |
| JP4041942B2 (ja) | サーマルプリンタ及びその熱履歴制御方法 | |
| JP4322909B2 (ja) | 階調制御装置及び方法 | |
| US6480215B1 (en) | Control device for thermal printer head and printer using the same | |
| JP2570741B2 (ja) | サ−マルプリンタのヘッド駆動制御装置 | |
| JP2647064B2 (ja) | サーマルプリンタの印字制御装置 | |
| JPH0376659A (ja) | サーマルヘッドプリンタ | |
| EP0391689A2 (en) | Thermal line printer | |
| JP2730473B2 (ja) | サーマルヘッドの駆動装置 | |
| JP3062314B2 (ja) | 印字素子駆動回路装置及び印字装置 | |
| JP4228464B2 (ja) | プリンタの制御装置およびプリンタ | |
| JP2001301211A (ja) | サーマルヘッドの制御装置とヘッドドライブｉｃ | |
| JPS61241170A (ja) | サ−マルシリアルプリンタの駆動制御方式 | |
| JPH0834138A (ja) | プリントヘッド駆動回路及びプリントヘッド | |
| JPH02186771A (ja) | 熱履歴制御ｌｓｉ | |
| JPH10315522A (ja) | サーマルラインプリンタの駆動装置 | |
| JPH0524239A (ja) | サーマルプリントヘツド制御装置 | |
| JPH04146158A (ja) | 印字制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071129 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081129 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081129 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091129 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091129 Year of fee payment: 14 |