JPH01138887A - 映像信号発生回路 - Google Patents
映像信号発生回路Info
- Publication number
- JPH01138887A JPH01138887A JP62298427A JP29842787A JPH01138887A JP H01138887 A JPH01138887 A JP H01138887A JP 62298427 A JP62298427 A JP 62298427A JP 29842787 A JP29842787 A JP 29842787A JP H01138887 A JPH01138887 A JP H01138887A
- Authority
- JP
- Japan
- Prior art keywords
- horizontal scanning
- output
- video signal
- scanning signal
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 9
- 108010076504 Protein Sorting Signals Proteins 0.000 claims description 8
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 6
- 230000001960 triggered effect Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 12
- 238000000034 method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、映像信号を発生させるための映像信号発生回
路特に、映像用半導体集積回路の試験用信号源として、
標準的な信号だけでなく、特殊な信号もプログラマブル
に作成できる回路構成に関するものであるため、非常に
有用である。
路特に、映像用半導体集積回路の試験用信号源として、
標準的な信号だけでなく、特殊な信号もプログラマブル
に作成できる回路構成に関するものであるため、非常に
有用である。
従来の技術
従来は、第３図にブロック図で示すように１フレームを
１周期とするパターンジェネレータを構成し、ロジック
信号レベルの各種タイミング信号及び映像信号を得てい
た。第４図に１フレームの映像信号を波形図で示すがＮ
ＴＳＣ方式の場合、水平走査線数が５２５本、１秒間に
３０枚の画面を飛越走査で作っており、２回の垂直走査
で完全な１枚の画面（１フレーム）が出来上がっている
。発生している映像信号が静止画の場合、」−秒を１周
期とする信号となる。この信号をディジタルパターンに
よって発生させるわけであるが、１水平走査を十分に細
かい分解能で表示する必要能で表示させるとすると６４
ｘ５２５＝３３６００ることになる。ここに、第３図の
ブロック図の構成を説明する。映像信号発生のクロック
信号となるパルス発生器１の出力をディジタルパターン
のシカウンタ９の入力端子９１に入力する。そのカウン
タ出力端子９２の出力を１フレ一ム間の映像信号のパタ
ーンデータを順番に格納したメモリ１０のアドレス入力
端子１０１に入力する。メモリ１０の出力端子１０２よ
り出力される映像信号パターンをラッチ７に入力し、ク
ロック信号でトリガする。ラッチ７にラッチされた出力
から各種タイミング信号ならびにＤＡコンバータでＤＡ
変換して映像信号を得ることができる。
１周期とするパターンジェネレータを構成し、ロジック
信号レベルの各種タイミング信号及び映像信号を得てい
た。第４図に１フレームの映像信号を波形図で示すがＮ
ＴＳＣ方式の場合、水平走査線数が５２５本、１秒間に
３０枚の画面を飛越走査で作っており、２回の垂直走査
で完全な１枚の画面（１フレーム）が出来上がっている
。発生している映像信号が静止画の場合、」−秒を１周
期とする信号となる。この信号をディジタルパターンに
よって発生させるわけであるが、１水平走査を十分に細
かい分解能で表示する必要能で表示させるとすると６４
ｘ５２５＝３３６００ることになる。ここに、第３図の
ブロック図の構成を説明する。映像信号発生のクロック
信号となるパルス発生器１の出力をディジタルパターン
のシカウンタ９の入力端子９１に入力する。そのカウン
タ出力端子９２の出力を１フレ一ム間の映像信号のパタ
ーンデータを順番に格納したメモリ１０のアドレス入力
端子１０１に入力する。メモリ１０の出力端子１０２よ
り出力される映像信号パターンをラッチ７に入力し、ク
ロック信号でトリガする。ラッチ７にラッチされた出力
から各種タイミング信号ならびにＤＡコンバータでＤＡ
変換して映像信号を得ることができる。
発明が解決しようとする問題点
このような従来例では、各種タイミング信号や映像信号
を発生させる場合、十分な分解能を得るためには、１フ
レームの周波数３０Ｈｚ（ＮＴＳＣ方式）に対してパタ
ーン発生用のクロック数を非常に高くする必要があるた
め、パターン発生用に膨大なメモリを必要とした。例え
ばＮＴＳＣ方式で１水平走査期間の分解能を」−とし、
ディジタル出力を１６ビツトとして、ディジタルパター
ンを発生させるとすると必要なメモリは、６４Ｘ５２５
Ｘ１６＝５３７６００ ［ビット〕となる。本発明はか
かる点に鑑み、少量のメモリでなおかつ容易に映像信号
を発生させる回路を提供することを目的としている。
を発生させる場合、十分な分解能を得るためには、１フ
レームの周波数３０Ｈｚ（ＮＴＳＣ方式）に対してパタ
ーン発生用のクロック数を非常に高くする必要があるた
め、パターン発生用に膨大なメモリを必要とした。例え
ばＮＴＳＣ方式で１水平走査期間の分解能を」−とし、
ディジタル出力を１６ビツトとして、ディジタルパター
ンを発生させるとすると必要なメモリは、６４Ｘ５２５
Ｘ１６＝５３７６００ ［ビット〕となる。本発明はか
かる点に鑑み、少量のメモリでなおかつ容易に映像信号
を発生させる回路を提供することを目的としている。
問題点を解決するための手段
本発明は、上記問題点を解決するため、１フレ一ム間の
映像信号が水平走査信号の積み重ねであることに注目し
、１フレ一ム間の映像信号を発生させるのに必要なＮ種
類の水平種類の水平走査信号パターンを用意して、例え
ばＮＴＳＣ方式であれば５２５本の水平走査信号の各々
が、Ｎ種類のうちどのパターンを発生させるのかを設定
する水平走査信号シーケンスデータにより選択する方法
で映像信号を発生するものである。
映像信号が水平走査信号の積み重ねであることに注目し
、１フレ一ム間の映像信号を発生させるのに必要なＮ種
類の水平種類の水平走査信号パターンを用意して、例え
ばＮＴＳＣ方式であれば５２５本の水平走査信号の各々
が、Ｎ種類のうちどのパターンを発生させるのかを設定
する水平走査信号シーケンスデータにより選択する方法
で映像信号を発生するものである。
作用
この発明によると、得られた映像信号は、従来の映像信
号と何ら変わるところなく、パターン発生に必要なメモ
リを大幅に削減できる。
号と何ら変わるところなく、パターン発生に必要なメモ
リを大幅に削減できる。
実施例
第１図に本発明の一実施例ブロック図を、第２図にその
概念図を示す。第４図に示すように映像信号は、Ｎ’
Ｔ Ｓ Ｃ方式の場合１フレームは、５２５本の水平走
査線から構成されているが、１水平走査を単位にして分
解してみると５２５本の水平走査線はＮ種類（例えば、
テレビ画面に写る水平走査線を全て同じパターンだとす
ると９種類）に分類できる。すなわち、第２図の概念図
は、Ｎ種類の水平走査信号をセレクターにより、５２５
本の水平走査線が１水平走査線ごとにどの水平走査信号
を選択するか制御してやればＮＴＳＣ方式の１フレーム
の映像信号を発生できることを示している。次に、第１
図のブロック図の構成について説明する。１はパルス発
生器で映像信号の１水平走査期間の分解能を決めるもの
で必要分解能を２のその発振周波数は、テレビの水平発
振周波数ｆＨを２０倍したものとなる。この原発振を水
平走査り２の入力端子２１に入力し、出力端子２２の再
上位ビットをさらに水平走査信号シーケンス駆動用の１
／水平走査線数の第２のバイナリカウンタ３の入力端子
３１に入力する。そのカウンタ出力端子３２の出力を水
平走査信号シーケンスデータつまり、Ｎ種類の水平走査
信号パターンを１フレ一ム間にどのように並べるかとい
うデータを格納したメモリ５のアドレスデータ入力端子
５１に入力し、出力端子５２より、出力される水平走査
シーケンスデータと第２バイナリカウンタ２の出力端子
２２の出力をＮ種類の水平走査信号パターンを格納した
メモリ６のアドレスデータ入力端子の上位６１．下位６
２にそれぞれ入力する。メモリ６のアドレスデータ入力
端子の上位６１は、Ｎ種類の水平走査信号のうちどれを
選択するか制御するためのもので、アドレスデータ入力
端子の下位６２は、１水平走査信号パターンを発生させ
るためのものである。メモリ６の出力端子６３より出力
される水平走査信号パターンをラッチ７に入力し原発振
であるパルス発生器１のクロック信号が第１のバイナリ
カウンタ２の入力端子２１をトリガするエツジと同一エ
ツジでラッチ７をトリガする。インバータ４は、一般的
な標準ロジックではバイナリカウンタ２がネガティブエ
ツジで、ラッチ（Ｄタイプフリップフロップ）７がポジ
ティブエツジでそれぞれトリガされるため、これらの極
性を合わせるためのものである。同一エツジでトリガす
る場合、第１．第２バイナリカウンタ２゜３とメモリ５
，６による累積遅延時間は原発振の一周期分近くまで許
される。ラッチ７にラッチされた出力された出力は、そ
のままロジックレベルの各種タイミング信号として使用
したり、また、ＤＡコンバータ８でＤＡ変換して映像信
号とじて使用できる。このようにして１フレ一ム間の映
像信号を得ることができる。
概念図を示す。第４図に示すように映像信号は、Ｎ’
Ｔ Ｓ Ｃ方式の場合１フレームは、５２５本の水平走
査線から構成されているが、１水平走査を単位にして分
解してみると５２５本の水平走査線はＮ種類（例えば、
テレビ画面に写る水平走査線を全て同じパターンだとす
ると９種類）に分類できる。すなわち、第２図の概念図
は、Ｎ種類の水平走査信号をセレクターにより、５２５
本の水平走査線が１水平走査線ごとにどの水平走査信号
を選択するか制御してやればＮＴＳＣ方式の１フレーム
の映像信号を発生できることを示している。次に、第１
図のブロック図の構成について説明する。１はパルス発
生器で映像信号の１水平走査期間の分解能を決めるもの
で必要分解能を２のその発振周波数は、テレビの水平発
振周波数ｆＨを２０倍したものとなる。この原発振を水
平走査り２の入力端子２１に入力し、出力端子２２の再
上位ビットをさらに水平走査信号シーケンス駆動用の１
／水平走査線数の第２のバイナリカウンタ３の入力端子
３１に入力する。そのカウンタ出力端子３２の出力を水
平走査信号シーケンスデータつまり、Ｎ種類の水平走査
信号パターンを１フレ一ム間にどのように並べるかとい
うデータを格納したメモリ５のアドレスデータ入力端子
５１に入力し、出力端子５２より、出力される水平走査
シーケンスデータと第２バイナリカウンタ２の出力端子
２２の出力をＮ種類の水平走査信号パターンを格納した
メモリ６のアドレスデータ入力端子の上位６１．下位６
２にそれぞれ入力する。メモリ６のアドレスデータ入力
端子の上位６１は、Ｎ種類の水平走査信号のうちどれを
選択するか制御するためのもので、アドレスデータ入力
端子の下位６２は、１水平走査信号パターンを発生させ
るためのものである。メモリ６の出力端子６３より出力
される水平走査信号パターンをラッチ７に入力し原発振
であるパルス発生器１のクロック信号が第１のバイナリ
カウンタ２の入力端子２１をトリガするエツジと同一エ
ツジでラッチ７をトリガする。インバータ４は、一般的
な標準ロジックではバイナリカウンタ２がネガティブエ
ツジで、ラッチ（Ｄタイプフリップフロップ）７がポジ
ティブエツジでそれぞれトリガされるため、これらの極
性を合わせるためのものである。同一エツジでトリガす
る場合、第１．第２バイナリカウンタ２゜３とメモリ５
，６による累積遅延時間は原発振の一周期分近くまで許
される。ラッチ７にラッチされた出力された出力は、そ
のままロジックレベルの各種タイミング信号として使用
したり、また、ＤＡコンバータ８でＤＡ変換して映像信
号とじて使用できる。このようにして１フレ一ム間の映
像信号を得ることができる。
発明の効果
以上述べてきたように、本発明によれば映像信号の発生
回路においてパターン発生用のメモリを走査信号シーケ
ンスデータ用のメモリ追加は、５２５ Ｘ （Ｌｏｇ２
Ｎの小数点以下切上）〔ビット〕とわずかである。
回路においてパターン発生用のメモリを走査信号シーケ
ンスデータ用のメモリ追加は、５２５ Ｘ （Ｌｏｇ２
Ｎの小数点以下切上）〔ビット〕とわずかである。
第１図は本発明の一実施例における映像信号発生回路を
示すブロック図、第２図はその概念図、第３図は従来の
映像信号発生回路のブロック図、第４図はＮＴＳＣ方式
の映像信号波形図である。 １・・・・・・パルス発生器、２・・・・・・１／２ｎ
バイナリカウンタ、３・・・・・・１／水平走査線数バ
イナリカウンタ、４・・・・・・インバータ、５・・・
・・・メモリ、６・・・・・・メモリ、７・・・・・・
ラッチ、８・・・・・・ＤＡコンバータ、９・・・・・
・バイナリカウンタ、１０・・・・・・メモリ。 代理人の氏名 弁理士 中尾敏男 ほか１名俗駁城わ う８７− 第３図
示すブロック図、第２図はその概念図、第３図は従来の
映像信号発生回路のブロック図、第４図はＮＴＳＣ方式
の映像信号波形図である。 １・・・・・・パルス発生器、２・・・・・・１／２ｎ
バイナリカウンタ、３・・・・・・１／水平走査線数バ
イナリカウンタ、４・・・・・・インバータ、５・・・
・・・メモリ、６・・・・・・メモリ、７・・・・・・
ラッチ、８・・・・・・ＤＡコンバータ、９・・・・・
・バイナリカウンタ、１０・・・・・・メモリ。 代理人の氏名 弁理士 中尾敏男 ほか１名俗駁城わ う８７− 第３図
Claims (1)
- テレビの水平発振周波数ｆ＿Ｈの２＾ｎ倍を原発振とす
るクロック発生手段と、水平走査信号パターン駆動用の
１／２＾ｎ（ｎ：５以上が実用的）の第１バイナリカウ
ンタとさらに１／水平走査線数に分周する水平走査信号
シーケンス駆動用の第２バイナリカウンタを持ち、水平
走査信号シーケンスデータを格納する第１メモリのアド
レス部に水平走査信号シーケンス駆動用の前記第２バイ
ナリカウンタの出力を入力し、前記水平走査信号シーケ
ンスデータと、前記第１バイナリカウンタの出力とを水
平走査信号パターンを格納する第２メモリのアドレス部
に入力し、その水平走査信号パターンを格納前記第２メ
モリの出力を前記原発振のクロックタイミングでラッチ
するラッチ手段を有し、そのラッチ出力をそのまま、ロ
ジック信号レベルの各種タイミング信号及び同ラッチ出
力をＤＡ変換して映像信号として得ることを特徴とする
映像信号発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62298427A JPH01138887A (ja) | 1987-11-26 | 1987-11-26 | 映像信号発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62298427A JPH01138887A (ja) | 1987-11-26 | 1987-11-26 | 映像信号発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01138887A true JPH01138887A (ja) | 1989-05-31 |
Family
ID=17859563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62298427A Pending JPH01138887A (ja) | 1987-11-26 | 1987-11-26 | 映像信号発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01138887A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62202696A (ja) * | 1986-03-03 | 1987-09-07 | Fujitsu Ltd | テレビ信号発生装置 |
-
1987
- 1987-11-26 JP JP62298427A patent/JPH01138887A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62202696A (ja) * | 1986-03-03 | 1987-09-07 | Fujitsu Ltd | テレビ信号発生装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2641478B2 (ja) | 映像表示方法 | |
| JPS6210470B2 (ja) | ||
| US4119954A (en) | High resolution character generator for digital display units | |
| JP3016694B2 (ja) | ダブルスキャン回路 | |
| US4286264A (en) | Signal generator for a graphic console | |
| JPS59160174A (ja) | グラフイツクデイスプレイ装置 | |
| JPH01138887A (ja) | 映像信号発生回路 | |
| JP2506855B2 (ja) | 映像信号発生回路 | |
| JPS5945156B2 (ja) | 表示制御方式 | |
| JPH0379165A (ja) | 同期信号発生回路 | |
| KR950012078B1 (ko) | 영상데이타 출력장치 | |
| JPH0724853Y2 (ja) | 映像機器用複合同期信号発生回路 | |
| JP2975800B2 (ja) | 傾斜文字発生回路 | |
| JPS6212917B2 (ja) | ||
| JP2908870B2 (ja) | 画像記憶装置 | |
| KR0140370B1 (ko) | 데이타를 이용한 비디오 패턴 제너레이터 | |
| JPH0247987A (ja) | 信号発生装置 | |
| JPH0348518B2 (ja) | ||
| JPH0347515B2 (ja) | ||
| JPS5937510B2 (ja) | ドツトパタ−ン発生回路 | |
| JPH0769789B2 (ja) | 乱数発生装置 | |
| JPS6214193A (ja) | 表示制御装置 | |
| JPH04369687A (ja) | 映像表示装置 | |
| JPH04311221A (ja) | 表示制御装置 | |
| JPH08115065A (ja) | 映像データ生成装置およびこれを有する映像表示装置 |