KR950012078B1 - 영상데이타 출력장치 - Google Patents

영상데이타 출력장치 Download PDF

Info

Publication number
KR950012078B1
KR950012078B1 KR1019920003246A KR920003246A KR950012078B1 KR 950012078 B1 KR950012078 B1 KR 950012078B1 KR 1019920003246 A KR1019920003246 A KR 1019920003246A KR 920003246 A KR920003246 A KR 920003246A KR 950012078 B1 KR950012078 B1 KR 950012078B1
Authority
KR
South Korea
Prior art keywords
data
output
signal
flip flop
clock
Prior art date
Application number
KR1019920003246A
Other languages
English (en)
Other versions
KR930018465A (ko
Inventor
이형주
Original Assignee
삼성전자 주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 김광호 filed Critical 삼성전자 주식회사
Priority to KR1019920003246A priority Critical patent/KR950012078B1/ko
Priority to CN92113440A priority patent/CN1041157C/zh
Priority to JP5006080A priority patent/JP2685704B2/ja
Priority to DE4305656A priority patent/DE4305656C2/de
Priority to GB9304125A priority patent/GB2264608B/en
Priority to US08/024,369 priority patent/US5303039A/en
Publication of KR930018465A publication Critical patent/KR930018465A/ko
Application granted granted Critical
Publication of KR950012078B1 publication Critical patent/KR950012078B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/907—Television signal recording using static stores, e.g. storage tubes or semiconductor memories
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/79—Processing of colour television signals in connection with recording
    • H04N9/80—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
    • H04N9/804—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving pulse code modulation of the colour picture signal components

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Processing Of Color Television Signals (AREA)
  • Television Signal Processing For Recording (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Color Television Systems (AREA)

Abstract

내용 없음.

Description

영상데이타 출력장치
제1도는 본 발명에 따른 영상데이타 출력장치의 블럭도.
제2도는 제1도에 도시된 영상데이타 분리기의 상세한 구성을 보이는 회로도.
제3도는 제1도에 도시된 장치의 동작을 보이는 데이타맵.
제4도는 제1도에 도시된 클럭발생기의 출력신호를 보이는 타이밍도.
본 발명은 복합영상신호의 휘도신호 데이타와 소정의 비율로 부표본화된 생차신호 데이타가 소정의 구성비를 갖는 블럭화된 데이타로서 전송되는 디지탈 영상처리장치에 있어서 입력되는 블럭화된 데이타로부터 원래의 휘도신호 데이타 및 색차신호 데이타를 복원하여 출력하는 영상데이타 출력장치에 관한 것이다.
일반적으로 복합영상신호는 휘도신호(Y)와 색차신호(R-Y,B-Y)로 구성되므로 영상신호를 비디오 메모리에 기록하기 위해서는 우선 복합영상신호를 휘도신호 및 색차신호로 분리하고, 각각을 A/D변환한다. 이 때 A/D변환에 의해 변환된 데이타의 량을 줄이기 위하여 색차신호는 휘도신호에 비해 소정의 비율로 부표본화된다. 변환된 휘도신호 데이타 및 색차신호 데이타는 소정의 구성비를 갖는 블럭으로 형성되어 전송된다. 재생계에서는 블럭화된 데이타로부터 휘도신호 데이타 및 색차신호 데이타를 역시 분할 다중화방법에 의해 분리한 후 각각의 메모리에 기록한 후 이를 독출하여 휘도신호 데이타 및 색차신호 데이타로서 출력하였다. 이러한 경우에 있어서 동등한 기억용량을 갖는 상용화된 메모리를 사용하여 비율이 다른 휘도신호 및 색차신호를 별도로 기록하므로서 기억용량의 낭비가 심하다는 문제점이 발생한다.
이를 극복하기 위하여 최근에는 입력되는 블럭화된 데이타를 비데오메모리에 기록한 후 휘도신호 데이타 및 색차신호 데이타를 각각 분리하여 출력하도록 하고 있다.
본 발명은 복합영상신호의 휘도신호 데이타와 소정의 비율로 부표본화된 색차신호 데이타가 소정의 구성비를 갖는 블럭화된 데이타로서 전송되는 디지털 영상처리장치에 있어서 비디오메모리의 사용효율을 제고시킬 수 있는 영상데이타 출력장치를 제공하는 것을 그 목적으로 한다.
상기의 목적을 달성하는 본 발명에 의한 영상데이타 출력장치는 블럭화된 데이타중에서 1/2의 휘도신호 데이타 및 제1색차신호 데이타를 저장하는 제1비디오메모리와 나머지 1/2의 휘도신호 데이타 및 제2색차신호 데이타를 저장하는 제2비디오메모리를 갖는 디지탈 영상처리장치에 있어서, 제1,2비디오메모리의 독출어드레스를 발생하는 어드레스 발생기; 제1,2비디오메모리로부터 독출된 데이타로부터 휘도신호 데이타 및 제1,2색차신호 데이타를 분리하고 제1,2색차신호를 시간축 신장하여 출력하는 영상데이타 분리기, 기준클럭신호와 복합동기신호를 입력하여 비디오메모리에 제공되는 시리얼클럭과 영상데이타 분리기에 제공되는 클럭신호들 및 어드레스 발생기에 제공되는 제어신호를 발생하는 클럭발생기를 포함한다.
이하 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
제1도는 본 발명에 따른 영상데이타 출력장치의 블럭도이다. 제1도에 도시된 장치는 블럭화된 데이타 중에서 1/2의 휘도신호 데이타 및 제1색차신호 데이타를 저장하는 제1비디오메모리(10), 나머지 1/2의 휘도신호 데이타 및 제2색차신호 데이타를 저장하는 제2비디오메모리(12), 제1,2비디오메모리(10,12)의 독출어드레스를 발생하는 어드레스 발생기(13), 제1,2비디오메모리(10,11)로부터 독출된 데이타로부터 휘도신호 데이타 및 제1,2색차신호 데이타를 분리하고 제1,2색차신호를 시간축 신장하여 출력하는 영상 데이타 분리기(14), 기준클럭신호와 복합동기신호를 입력하여 비디오메모리에 제공되는 시리얼클럭(SC)과 영상데이타 분리기에 제공되는 클럭신호들(CK1~CK5)및 어드레스 발생기에 제공되는 제어신호(CONT)를 발생하는 클럭발생기(12), 그리고 영상데이타 분리기(14)에서 분리된 휘도신호 데이타와 색차신호 데이타를 아날로그 신호로 변환하는 D/A변환기(15)를 포함한다.
제2도는 제1도에 보여진 영상데이타 분리기의 구체회로도이다.
제2도에 도시된 장치는 제1,2비디오메모리(10,11)에서 출력되는 데이타를 입력하고 제1클럭신호(CK1)에 의해 작동하는 제1지연기(200), 제1지연기(200)에서 출력되는 데이타를 입력하고 제2클럭신호(CK2)에 의해 작동하는 제1래치(201), 제1래치(201)로부터 출력되는 데이타를 입력하고 제3클럭(CK3)에 의해 작동하는 제2지연기(202), 제2지연기(202)에서 출력되는 데이타를 입력하고 제4클럭신호(CK4)에 의해 작동하는 제1분리기(203), 제1분리기(203)에서 출력되는 데이타를 입력하고 제5클럭신호(CK5)에 의해 작동하는 제2분리기(204)를 구비한다.
D/A변환기(15)는 제1,2분리기(203,204)에서 출력되는 데이타를 아날로그 신호로 변환하여 출력한다.
한편, 제1지연기(200)은 제1비디오메모리(10)로부터 출력되는 데이타를 입력하고 제1클럭신호(CK1)에 의해 작동하는 제1플립플롭(21), 제1플립플롭(21)의 출력데이타를 입력하고 제1클럭신호(CK1)에 의해 작동하는 제2플립플롭(22), 및 제2비디오메모리(11)로부터 출력되는 데이타를 입력하고 제1클럭신호(CK1)에 의해 작동하는 제3플립플롭(23)을 구비한다.
제1래치(201)는 제2플립플롭(22)의 출력데이타를 입력하고 제2클럭신호(CK2)에 의해 작동하는 제4플립플롭(24)과 제3플립플롭(23)의 출력데이타를 입력하고 제2클럭신호(CK2)에 의해 작동하는 제5플립플롭(25)을 구비한다.
제2지연기(202)는 제4플립플롭(24)의 출력데이타를 입력하고 제3클럭신호(CK3)에 의해 작동하는 제6플립플롭(26), 제5플립플롭(25)의 출력데이타를 입력하고 제3클럭신호(CK3)에 의해 작동하는 제7플립플롭(27), 제7플립플롭(27)의 출력데이타를 입력하고 제3클럭신호(CK3)에 의해 작동하는 제8플립플롭(28), 및 제8플립플롭(28)의 출력데이타를 입력하고 제3클럭신호(CK3)에 의해 작동하는 제9플립플롭(29)을 구비한다.
제1분리기(203)는 제6,9플립플롭(26,29)의 출력데이타를 입력하고 제4클럭신호(CK4)를 선택신호로서 작동하는 제1,2멀티플렉서(32,33)을 구비한다.
제2분리기(204)는 제2멀티플렉서(33)의 출력데이타를 입력하고 제5클럭신호(CK5)에 의해 작동하는 제10,11플립플롭(30,31)을 구비한다.
제3a-제3g도는 제2도에 도시된 장치의 동작을 보이는 데이타맵으로서, 제3a도는 제1,2비디오메모리(10,11)에 기록된 휘도신호 데이타 및 색차신호 데이타를 보이는 것이고, 제3b도~제3g도는 제1,2비디오메모리(10,11)와 제1지연기(200)와 제1래치(201)와 제2지연기(202)와 제1분리기(203) 그리고 제2분리기(204)에서 출력되는 데이타를 보이는 것이다.
제4a~제4f도는 본 발명에 따른 영상데이타 출력장치의 동작을 보이는 타이밍도이다. 제4a도는 클럭발생기(12)에서 출력되어 제1,2비디오메모리(10,11)에 입력되는 시리얼클럭(SC)에 파형도이고, 제4b~제4f도는 클럭발생기(12)에서 출력되어 영상데이타 분리기(14)에 입력되는 제1~제5클럭(CK1~CK5)의 파형도이다.
제1도에 도시된 장치의 동작을 제2도, 제3도 및 제4도를 참조하여 상세히 설명한다. 제1도에 도시된 클럭발생기(12)는 제4a도에 도시된 바와 같은 시리얼클럭(SC)과 제4b~제4f도에 도시된 바와 같은 제1~제5클럭(Ckn; CK1~CK5) 및 제어신호(CONT)를 발생하여 출력한다.
이때, 복합영상신호의 휘도신호 데이타(Y)와 색차신호 데이타(R-Y,B-Y)가 Yn, Cm(n; 1~682, m; 1~340)의 형태로 혼합되어 기록되어 있는 제1,2비디오메모리(10,11)는 클럭발생기(12)에서 출력되는 시리얼클럭(SC)과 어드레스 발생기(13)에서 출력되는 어드레스(ADDR)에 의해 데이타를 출력한다.
즉, 제1,2비디오메모리(10,11)에는 제3a도에 도시된 바와 같이 각각 Y1,Y2,C2,Y5,Y6,C4,---와 C1,Y3,Y4,C3,Y7,Y8,---의 형태로 휘도신호 데이타 Yn와 색차신호 데이타 Cm가 기록되어져 있다.
제1,2비디오메모리(10,11)에는 제4b도에 도시된 바와 같이 주기가 2 : 1 : 1로 반복되는 상태의 시리얼클럭(SC)이 입력되고, 제3b도에 도시된 바와 같은 형태로 데이타가 출력된다.
여기서, 제1,2비디오메모리(10,11)에 기록되어 있는 휘도신호 데이타 Yn의 n이 1~682가 되는 것은 수평동기신호 기간중에서 영상신호기간인 52㎲를 표본화정리에 적합하도록 색부반송파 주파수의 샘플링주기의 역수인 76㎲로 나누어 떨어지는 숫자이다.
즉, 52㎲ ÷76㎲ =682가 되는 것이다.
또한, 색차신호 데이타 Cm의 m이 1~340이 되는 것은 복합영상신호에서 휘도신호 데이타 Y와 색차신호(R-Y,B-Y)의 데이타비를 4 : 1 : 1로 하므로 이중의 R-Y와 B-Y의 데이타 갯수를 합한 것이기 때문이다.
영상신호의 데이타 어드레스 열(ROW)로는 1022개이고, 텔레비젼 영상신호를 저장하기 위해 525개의 주사선에서 유효한 영상신호가 아닌 주사선수를 빼면 512개의 주사선에 해당되는 데이타 어드레스만 있으면 되므로 1화소의 비트가 8비트인 경우 4M 메모리 용량이 필요하다.
한편, 제3b도에 도시된 바와 같이 주기가 2 : 1 : 1로 반복되는 형태로 제1,2비디오메모리(10,11)에서 출력되는 휘도신호 및 색차신호 데이타는 영상데이타 분리기(14)에 입력된다.
이때, 제1비디오메모리(10)에서 출력되어 영상데이타 분리기(14)에 입력되는 제3b도에 도시된 바와 같은 휘도신호 및 색차신호데이타는 제2도에 도시된 바와 같은 제1지연기(200) 및 제1플립플롭(21)에 입력된다.
또한, 제2비디오메모리(11)에서 출력된 제3b도에 도시된 바와 같은 휘도신호 및 색차신호 데이타는 제2도에 도시된 바와 같은 제1지연기(200)의 제3플립플롭(23)에 입력된다.
여기서, 제4b도에 도시된 바와 같은 제1클럭신호(CK1)에 의해 작동하는 제1,2플립플롭(21,22)은 직렬연결되어져 있으므로 제2플립플롭(22)의 출력은 제3플립플롭(23)의 출력보다 1클럭만큼 지연되어져 출력된다.
즉, 제1지연기(200)의 제2,3플립플롭(22,23)에서 출력되는 휘도신호 및 색차신호 데이타는 제3c도에 도시된 바와 같이 제1비디오허모리(10)의 출력데이타가 제2비디오메모리(11)의 출력데이타 보다 1클럭만큼 지연되어져 출력된다.
제1지연기(200)의 제2,3플립플롭(22,23)에서 출력되는 제3c도에 도시된 바와 같은 형태의 휘도신호 및 색차신호 데이타는 제1래치(201)에 입력된다.
제1래치(201)에 입력된 휘도신호 및 색차신호 데이타는 제4c도에 도시된 바와 같이 주기가 2 : 1 : 1로 반복되는 형태의 제2클럭신호(CK2)에 의해 작동되는 제4,5플립플롭(24,25)에 입력된다.
제1래치(201)의 제4,5플립플롭(24,25)에 입력된 제3c도에 도시된 바와 같은 데이타는 제2클럭신호(CK2)에 의해 제3d도에 도시된 바와 같은 형태로 출력된다.
즉, 제4플립플롭(24)의 출력이 제5플립플롭(25)의 출력보다 2클럭만큼 지연되어진 형태로 출력된다.
제1래치(201)의 제4,5플립플롭(24,25)에서 출력된 제3d도에 도시된 바와 같은 형태의 데이타는 각각 제2지연기(202)의 제6,7플립플롭(26,27)에 입력된다.
제7플립플롭(27)의 출력은 제8플립플롭(28)에 입력된다. 제8플립플롭(28)의 출력은 제9플립플롭(29)에 입력된다.
이때, 제2지연기(202)의 각 플립플롭(26,27,28,29)에는 제4d도에 도시된 바와 같은 주기가 일정한 제3클럭신호(CK3)가 입력된다.
따라서, 제7,8,9플립플롭(27,28,29)을 경유한 데이타는 제6플립플롭(26)에서의 데이타에 비해 2클럭만큼 지연된 형태를 갖는다.
제3e도는 제6플립플롭(26)과 제9플립플롭(29)에서 출력되는 데이타의 형태를 보인다. 즉, 제1래치(201)에서 제4플립플롭(24)의 출력보다 2클럭만큼 앞선 형태를 갖는 제5플립플롭(25)의 출력이 제2지연기(202)에서 2클럭만큼 지연되어져 출력된다.
제3지연기(202)의 제6,9플립플롭(26,29)에서 출력되는 제3e도에 도시된 바와 같은 데이타는 제1분리기(203)의 제1,2멀티플렉서(32,33)에 입력된다.
제1,2멀티플렉서(32,33)는 제4e도에 도시된 바와 같은 제4클럭신호(CK4)를 선택신호로 하여 2개의 입력중 하나를 선택하여 출력한다.
즉, 제1멀티플렉서(32)는 제3e도에 도시된 바와 같은 제6,9플립플롭(32,33)의 출력을 각각 입력(D1,D2)으로 하고 제2멀티플렉서(32)는 제9,6플립플롭(33,32)의 출력을 각각 입력(D2,D1)으로 한다.
따라서, 제1멀티플렉서(32)는 제4클럭신호(CK4)가 하이상태일 때는 제1입력(D1)인 제3e도에 도시된 휘도신호 데이타(Y1,Y2)를 출력하고, 로우상태일 때는 제2입력(D2)인 제3e도에 도시된 휘도신호 데이타(Y3,Y4)를 출력한다. 이와 같이 하여 제1멀티플렉서(32)는 제3f도에 도시된 바와 같이 휘도신호 데이타 Y1,Y2,Y3,Y5,Y5---를 선택하여 출력한다.
제2멀티플렉서(33)는 인버터(11)에 의해 반전되는 제4클럭신호(CK4)에 의해 입력(D1,D2)중의 하나를 선택하여 출력한다. 그러므로 제2멀티플렉서(33)는 제4클럭이 하이상태일 때 제2입력(D2)인 제3e도에 도시된 색차신호 C1을 출력하고, 로우상태일 때는 제3e도에 도시된 색차신호 C2를 출력한다. 이와같이 제2멀티플렉서(33)는 제3f도에 도시된 바와 같은 색차신호 C1,C2,C3,C4,C5,---를 선택하여 출력한다.
한편, 제2멀티플렉서(33)에는 출력되는 신호는 제2분리기(204)에 입력된다. 제2분리기(204)는 제4f도에 도시된 바와 같은 제5클럭신호(CK5)의 라이징엣지(rising edge)에서 작동되는 제10플립플롭(30)과 폴링엣지(falling edge)에서 작동되는 제11플립플롭(31)으로 구성된다.
따라서, 제10플립플롭(30)은 색차신호(C1)의 입력시 4클럭만큼 지연시켜 출력하고, 제11플립플롭(31)은 색차신호(C2)의 입력시 4클럭만큼 지연시켜 출력한다.
제3g도는 D/A변환기(15)에 입력되는 데이타의 형태를 도시한다. 즉, 제1분리기(203)의 제1멀티플렉서(32)에서 출력되는 휘도신호 데이타 Yn와 제2분리기(204)의 제10,11플립플롭(31)에서 출력되는 색차신호 Cm가 D/A변환기(15)에 입력된다. 제3g도에 있어서 Y1,Y2,Y3,---는 복합영상신호의 휘도신호 데이타이다. C1,C3,C5,---는 복합영상신호의 R-Y신호 데이타이고, C2,C4,C6,---는 B-Y신호 데이타이다. D/A변환기(15)는 분리된 휘도신호 및 색차신호 데이타를 각각 아날로그 신호로 변환하여 출력한다.
상술한 바와같이 본 발명에 의한 영상데이타 출력장치는 메모리에 혼합되어 기록되어져 있는 복합영상신호의 휘도신호 및 색차신호 데이타를 분리하여 출력하게 함으로써 메모리의 기억용량을 효율적으로 사용하게 할 수 있는 효과를 갖는다.
본 명세서에 있어서 하나의 실시예를 개시하였으나, 본 발명의 범위에서 벗어나지 않고도 이에 관한 여러가지의 변형이 실시될 수 있음을 주지하여야 한다.

Claims (8)

  1. 블럭화된 데이타중에서 1/2의 휘도신호 데이타 및 제1색차신호 데이타를 저장하는 제1비디오메모리(10)와 나머지 1/2의 휘도신호 데이타 및 제2색차신호 데이타를 저장하는 제2비디오메모리(11)를 갖는 디지탈 영상처리장치에 있어서, 제1,2비디오메모리의 독출어드레스를 발생하는 어드레스 발생기(13); 제1,2비디오메모리로부터 독출된 데이타로부터 휘도신호 데이타 및 제1,2색차신호 데이타를 분리하고 제1,2색차신호를 시간축 신장하여 출력하는 영상데이타 분리기(14); 기준클럭신호와 복합동기신호를 입력하여 비디오메모리에 제공되는 시리얼클럭과 영상데이타 분리기에 제공되는 제1~제5클럭신호 및 어드레스 발생기에 제공되는 제어신호를 발생하는 클럭발생기(12)를 포함하는 영상데이타 출력장치.
  2. 제1항에 있어서, 상기 영상데이타 분리기(14)에서 분리된 휘도신호 데이타와 색차신호 데이타를 아날로그 신호로 변환하여 출력하는 D/A변환기(15)를 더 구비함을 특징으로 하는 영상데이타 출력장치.
  3. 제1항에 있어서, 상기 영상데이타 분리기(14)는 제1,2비디오메모리(10,11)에서 독출된 데이타중 하나의 데이타를 1클럭만큼 지연하는 제1지연기(200); 상기 제1지연기(200)에서 출력되는 데이타를 입력하여 1클럭 지연된 데이타와 지연되지 않은 데이타의 출력시간을 일치시켜 출력하는 제1래치(201); 상기 제1래치(201)에서 출력되는 하나의 데이타를 지연시켜 출력시간을 일치시키는 제2지연기(202); 상기 제2지연기(202)에서 출력되는 데이타로부터 휘도신호 데이타와 색차신호 데이타를 분리하여 출력하는 제1분리기(203); 및 상기 제1분리기(203)에서 출력되는 색차신호 데이타로부터 제1색차신호와 제2색차신호 데이타를 분리하여 출력하는 제2분리기(204)를 구비함을 특징으로 하는 영상데이타 출력장치.
  4. 제2항에 있어서, 상기 제1지연기(200)는 제1,2비디오메모리(10,11)중 어느 하나로부터 출력되는 데이타를 입력하고 제1클럭신호에 의해 작동하는 제1플립플롭(21); 상기 제1플립플롭(21)의 출력데이타를 입력하고 제1클럭신호에 의해 작동하는 제2플립플롭(22); 및 제1,2비디오메모리(10,11)의 출력중 상기 제1플립플롭(21)에 입력되는 데이타가 아닌 다른 데이타를 입력하고 제1클럭신호에 의해 작동하는 제3플립플롭(23)을 구비함을 특징으로 하는 영상데이타 출력장치.
  5. 제2항에 있어서, 상기 제1래치(201)는 상기 제2플립플롭(22)의 출력데이타를 입력하고 제2클럭신호에 의해 작동하는 제4플립플롭(24); 및 상기 제3플립플롭(23)의 출력데이타를 입력하고 제2클럭신호에 의해 작동하는 제5플립플롭(25)을 구비함을 특징으로 하는 영상데이타 출력장치.
  6. 제2항에 있어서, 상기 제2지연기(202)는 상기 제4플립플롭(24)의 출력데이타를 입력하고 제3클럭신호에 의해 작동하는 제6플립플롭(25); 상기 제5플립플롭(25)의 출력데이타를 입력하고 제3클럭신호에 의해 작동하는 제7플립플롭(27); 상기 제7플립플롭(27)의 출력데이타를 입력하고 제3클럭신호에 의해 작동하는 제8플립플롭(28) 및 상기 제8플립플롭(28)의 출력데이타를 입력하고 제3클럭신호에 의해 작동하는 제9플립플롭(29)을 구비함을 특징으로 하는 영상데이타 출력장치.
  7. 제2항에 있어서, 상기 제1분리기(203)는 상기 제6,9플립플롭(26,29)의 출력데이타를 입력하고 제4클럭신호을 선택신호로하여 작동하는 제1,2멀티플렉서(32,33)를 구비함을 특징으로 하는 영상데이타 출력장치.
  8. 제2항에 있어서, 상기 제2분리기(204)는 상기 제2멀티플레서(33)의 출력데이타를 입력하고 제5클럭신호의 라이징엣지에서 작동하는 제10플립플롭(30); 및 상기 제2멀티플렉서(33)의 출력데이타를 입력하고 제5클럭신호의 폴링엣지에서 작동하는 제11플립플롭(31)을 구비함을 특징으로 하는 영상데이타 출력장치.
KR1019920003246A 1992-02-28 1992-02-28 영상데이타 출력장치 KR950012078B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1019920003246A KR950012078B1 (ko) 1992-02-28 1992-02-28 영상데이타 출력장치
CN92113440A CN1041157C (zh) 1992-02-28 1992-11-21 视频存贮器的数据读出装置
JP5006080A JP2685704B2 (ja) 1992-02-28 1993-01-18 ビデオメモリのデータリード装置
DE4305656A DE4305656C2 (de) 1992-02-28 1993-02-24 Datenlesegerät eines Videospeichers
GB9304125A GB2264608B (en) 1992-02-28 1993-03-01 Data read device for video memory
US08/024,369 US5303039A (en) 1992-02-28 1993-03-01 Data read device and method for video memory including first and second video memories and image data separator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920003246A KR950012078B1 (ko) 1992-02-28 1992-02-28 영상데이타 출력장치

Publications (2)

Publication Number Publication Date
KR930018465A KR930018465A (ko) 1993-09-22
KR950012078B1 true KR950012078B1 (ko) 1995-10-13

Family

ID=19329696

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920003246A KR950012078B1 (ko) 1992-02-28 1992-02-28 영상데이타 출력장치

Country Status (6)

Country Link
US (1) US5303039A (ko)
JP (1) JP2685704B2 (ko)
KR (1) KR950012078B1 (ko)
CN (1) CN1041157C (ko)
DE (1) DE4305656C2 (ko)
GB (1) GB2264608B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5570296A (en) * 1994-03-30 1996-10-29 Apple Computer, Inc. System and method for synchronized presentation of video and audio signals
JP5447344B2 (ja) 2010-11-11 2014-03-19 ミツミ電機株式会社 スイッチ

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6059792B2 (ja) * 1978-11-30 1985-12-26 ソニー株式会社 カラ−映像信号処理装置
US4432009A (en) * 1981-03-24 1984-02-14 Rca Corporation Video pre-filtering in phantom raster generating apparatus
DE3342004C2 (de) * 1982-11-22 1986-03-27 Olympus Optical Co., Ltd., Tokio/Tokyo Vorrichtung zum Eingeben von Videosignalen in einen Digitalspeicher
US4736239A (en) * 1986-10-14 1988-04-05 Rca Corporation Image storage using separately scanned wideband and narrowband variables
US4792856A (en) * 1987-04-14 1988-12-20 Rca Licensing Corporation Sampled data memory system as for a television picture magnification system
JPH01251983A (ja) * 1988-03-31 1989-10-06 Nippon Columbia Co Ltd カラー画像再生装置
KR950007303B1 (ko) * 1988-12-31 1995-07-07 삼성전자주식회사 영상신호 기록재생장치

Also Published As

Publication number Publication date
US5303039A (en) 1994-04-12
CN1082299A (zh) 1994-02-16
JP2685704B2 (ja) 1997-12-03
GB9304125D0 (en) 1993-04-14
DE4305656A1 (ko) 1993-09-02
GB2264608A (en) 1993-09-01
KR930018465A (ko) 1993-09-22
DE4305656C2 (de) 2000-06-21
JPH0686323A (ja) 1994-03-25
CN1041157C (zh) 1998-12-09
GB2264608B (en) 1995-08-30

Similar Documents

Publication Publication Date Title
US5153574A (en) Interface for a thin display
JPS6343772B2 (ko)
JPH0681322B2 (ja) テレビジヨン信号の記憶装置
KR950012078B1 (ko) 영상데이타 출력장치
JPS62112485A (ja) 時間軸修正機能を有する映像信号回路
US5065230A (en) Video signal processor for simultaneously reproducing a plurality of video information on a single monitor picture tube
US5053863A (en) Circuit for processing digital video signals
EP0524618B1 (en) Image signal processing device
JP2625758B2 (ja) 標本化周波数変換回路
JP2736351B2 (ja) 多重分離回路
KR920000400B1 (ko) 화상 기억 장치
KR930000706B1 (ko) 비월 주사 방식의 고해상도 텔레비젼 수상장치
JPS62198287A (ja) 映像信号の変換回路
JPS63199596A (ja) 映像信号処理装置
JP2619075B2 (ja) 映像信号記憶装置
JP3021140B2 (ja) 色信号処理装置
JPH0517750B2 (ko)
JPS62234491A (ja) 子画面用映像信号生成回路
JPH0682263B2 (ja) マトリクス表示装置のデ−タドライバ
JP2512011B2 (ja) テレビ信号発生装置
JP2501815Y2 (ja) ビデオ信号発生器
KR100222788B1 (ko) 정지화상 기록장치
JPH02288577A (ja) 周波数変換回路
JPS6337377A (ja) 表示制御装置
JPH0822046B2 (ja) 映像信号読取装置

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030929

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee