JPH02210979A - 映像水平サイズ変換回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は映像信号の水平表示すイズを変換するための映
像水平サイズ変換回路に関する。

〔従来の技術〕

放送局等では特殊な効果を持たせるために映像を拡大ま
たは縮小することがある。このような場合には、表示画
面の水平方向の画素数との関係で映像信号を適宜水平方
向にサイズ変更する必要がある。従来このような目的で
使用された映像水平サイズ変換回路は、映像信号のディ
ジタルデータをランダム・アクセス・メモリやＦＩＦＯ
（先入れ先出し）メモリ等に一旦格納し、読出側で読み
出したデータをクロックでサンプリングする際の周波数
を変更する等の手法で水平サイズの変更を行っていた。

〔発明が解決しようとする課題〕

ところが、上述した従来の映像水平サイズ変換回路では
、映像信号をディジタルデータとして格納するので、ア
ナログレベルの映像信号をそのまま処理することはでき
なかった。また、アナログレベルの映像信号をディジタ
ル信号に変換して処理する場合には、細かな信号レベル
を再現しようとすると大容量のメモリを必要とするとい
う問題があった。

そこで本発明の目的は、大容量のメモリを必要とせずに
映像アナログデータの水平サイズを簡単に拡大または縮
小することのできる映像水平サイズ変換回路を提供する
ことにある。

〔課題を解決するための手段〕

本発明では、映像水平サイズ変換回路に（ｉ）１水平期
間の映像アナログデータをそれぞれ保持する２つのＣＣ
Ｄ素子と、（ｉｉ　）書込クロックを発生する書込クロ
ック発生回路と、（ｉｉｉ　）読出クロックを発生する
読出クロック発生回路と、（ｉｖ　）書込クロックと読
出クロックを前記した２つのＣＣＤ素子に対して１水平
期間ごとに交互にかつ一方が書き込みのとき他方が読み
出しとなるように与える第１のセレクタと、（ｖ）２つ
のＣＣＤ素子の出力を１水平期間ごとに選択しサイズ変
換後の映像アナログデータとして出力させる第２のセレ
クタを具備させる。

そして、ＣＣＤ素子にそのままアナログデータを格納す
る一方、書込クロックと読出クロックを相違させること
で、映像信号の水平表示すイズを変更する。

〔実施例〕

以下実施例につき本発明の詳細な説明する。

第１図は本発明の一実施例における映像水平サイズ変換
回路の構成を表わしたものである。

この映像水平サイズ変換回路は、アナログ信号としての
入力映像信号１１をそれらの入力端子にパラレルに入力
する第１および第２のＣＣＤ　Ｉ　２．１３を備えてい
る。この回路には、２倍ドツトクロック１４と水平同期
信号１５の供給が行われており、このうちの２倍ドツト
クロック１４は第１の１／２分周器１６によって１／２
の周期に分周され、ドツトクロック１７として第１およ
び第２のスイッチ１８．１９のそれぞれ一方の入力端子
に供給されるようになっている。これらのスイッチ１８
．１９のそれぞれ他方の入力端子には、間引きクロック
２１が入力される。この間引きクロック２１は、２倍ド
ツトクロック１４を間引きタロツク発生器２２によって
間引いたものである。

間引きクロック発生器２２は、例えば幾種類かの間引き
パターンを用意しており、図示しない外部信号の入力に
よってそのうちの１つを選択して、クロックの一部が歯
抜けとなった間引きクロック２１を発生する。間引きク
ロック発生器２２に２倍ドツトクロック１４を供給して
いるのは、間引きクロック２１の間引きの態様を細かく
設定できるようにするためである。

第１のスイッチ１８はその出力側が第１のＣＣＤ１２の
クロック入力端子に接続されており、第２のスイッチ１
９はその出力側が第２のＣＣＤ　１３のクロγり入力端
子に接続されている。これらのスイッチ１８．１９は、
第２の１／２分周器２３から出力されるスイッチ制御信
号２４によって互いに逆の入力端子を選択するようにし
て、順次入力端子の切換制御を行うようになっている。

第２の１／２分周器２３には、水平同期信号１５が供給
されるので、結局、第１のＣＣＤ１２は１水平走査期間
の間ドツトクロック１７の供給を受け、この間、第２の
ＣＣＤ１３は間引きクロック２１の供給を受ける。次の
水平走査期間では、この関係が逆転する。

第１および第２のＣＣＤ１２．１３の出力端子はそれぞ
れ第３のスイッチ２６の対応する入力端子に接続されて
おり、これらには出力映像信号２７．２８が供給される
。第３のスイッチ２６はスイッチ制御信号２４によって
切換動作を行い、その出力端子からアナログ信号として
の出力映像信号２９を出力するようになっている。

第２図は、以上のような構成の映像水平サイズ変換回路
の動作を説明するためのものである。

同図ａは第１および第２のスイッチ１８．１９に供給さ
れるドツトクロック１７を表わしている。

今、第１図に示したように各スイッチ１８．１９の接点
が選択されているとする。このとき、ドツトクロック１
７は第１のＣＣＤ１２のクロック入力端子に供給されて
いる。このとき、第１のＣＣ０１２が書込側となり、第
２図すに示したような人力映像信号１１をドツトクロッ
ク１７に同期して書き込む。

この状態で、第２のＣＣＤ１３は読出側となっている。

第２のＣＣＤ１３には第２図Ｃに例示したような間引き
クロック２１が供給されている。

したがって、この間引きクロック２１に対応したデータ
が出力映像信号２９（第２図ｄ）として外部に出力され
ることになる。

以上説明した実施例では、読出側に間引きクロック発生
器２２を設けて映像信号の拡大を図ったが、書込側にこ
れを配置して映像信号の水平サイズの縮小を行うことも
できる。この場合には、例えば第１図に示した第１の１
／２分周器１６の代わりに間引きクロック発生器を配置
すればよい。

なお、この書込側の間引きクロック発生器がクロックを
２個に１個ずつ歯抜けさせた間引きクロックを発生させ
れば、第１の１／２分周器１６と同様の効果を持たせる
こともできる。

〔発明の効果〕

以上説明したように、本発明によればＣＣＤを用いてア
ナログレベルの映像信号を処理することにしたので、ア
ナログ−ディジタル変換器およびディジタル−アナログ
変換器を必要とせずに水平サイズの変換されたアナログ
レベルの映像信号を簡単な回路で直ちに得ることができ
る。

【図面の簡単な説明】

図面は本発明の一実施例を説明するためのもので、この
うち第１図は映像水平サイズ変換回路の回路構成を示す
ブロック図、第２図はこの回路の動作を示すタイミング
図である。 １１・・・・・・入力映像信号、 １２・・・・・・第１のＣＣＤ、１３・・・・・・第２
のＣＣＤ。 １４・・・・・・２倍ドツトクロック、１６・・・・・
・第１の１／２分周器、１７・・・・・・ドツトクロツ
タ、 １８・・・・・・第１のスイッチ、 １９・・・・・・第２のスイッチ、 ２２・・・・・・間引きクロック発生器、２６・・・・
・・第３のスイッチ、 ２９・・・・・・出力映像信号。 出　　願　　人 日本電気株式会社 代　　理　　人

Claims (1)

1. 【特許請求の範囲】 １水平期間の映像アナログデータをそれぞれ保持する２
   つのＣＣＤ素子と、 書込クロックを発生する書込クロック発生回路と、 読出クロックを発生する読出クロック発生回路と、 前記書込クロックと読出クロックを前記２つのＣＣＤ素
   子に対して１水平期間ごとに交互にかつ一方が書き込み
   のとき他方が読み出しとなるように与える第１のセレク
   タと、 前記２つのＣＣＤ素子の出力を１水平期間ごとに選択し
   サイズ変換後の映像アナログデータとして出力させる第
   ２のセレクタ とを具備することを特徴とする映像水平サイズ変換回路
   。