JPH05130571A - 映像走査周波数変換装置およびその制御方法 - Google Patents

Abstract

(57)【要約】 【目的】入力側複合同期信号の水平ブランキング期間と
出力側複合同期信号の水平ブランキング期間の重なりに
関係なく安定な映像走査周波数変換装置とその制御方法
を提供する。 【構成】本装置は、２ｎ（ｎは２以上の整数）個の映像
メモリを備え、シリアル入力映像データの書き込みを行
う制御手段は入力側複合同期信号の水平ブランキング期
間に同期させて、シリアル出力映像データの読み出しを
行う制御手段は出力側複合同期信号の水平ブランキング
期間に同期させて、それぞれ第１から第２ｎまでの映像
メモリを順次走査方式では第１の映像メモリから順次切
り替え、飛越走査方式では第１フィールドを奇数番目の
映像メモリの中で、第２フィールドを偶数番目の映像メ
モリの中でそれぞれ順次切り替えて、シリアル入力映像
データの書き込みまたはシリアル出力映像データの読み
出しを行なうよう制御し、さらに上記パラレルデータの
一括書き込みおよび一括読み出し制御手段は、映像メモ
リの切り替え制御後の表示期間を含む期間に該映像メモ
リ内のデータを転送するよう制御する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は任意の映像信号の映像走
査周波数を他の映像走査周波数に変換する映像走査周波
数変換装置およびその制御方法に係り、特に順次走査方
式と飛越走査方式の変換における映像走査周波数の安定
化を図ることができる映像走査周波数変換装置およびそ
の制御方法の改善に関する。

【０００２】

【従来の技術】まず、順次走査方式と飛越走査方式につ
いて、図４を用いて説明する。図４（ａ）は順次走査方
式における複合同期信号、図４（ｂ）は順次走査方式に
おける表示画面、図４（ｃ）は飛越走査方式における複
合同期信号、図４（ｄ）は飛越走査方式における表示画
面である。図４（ｂ）において、画面中のアルファベッ
トは図４（ａ）の同期信号中のアルファベットに対応し
ている。走査線ａは、画面左上すみ１から２へ走査し、
次に走査線ｂは、３から４へ走査し、あと同様に繰り返
して走査線ｇが１３から１４へ走査して１枚の画面が完
成する。すなわち、１回の垂直走査で１枚の画面走査が
完了する。この方式を順次走査方式という。図４（ｄ）
において、画面中のアルファベットは図４（ｃ）の同期
信号中のアルファベットに対応している。走査線ａは、
画面左上すみ１から２へ走査し、あと同様に繰り返して
走査線ｄが７から８へ１／２画面走査し、次に走査線ｅ
が画面最上部中央９から１０へ１／２画面走査し、次に
走査線ｆが走査線ａ・ｂ間の１１から１２へ走査しあと
同様に走査し、走査線ｈが走査線ｃ・ｄ間の１５から１
６へ走査して１枚の画面が完成する。すなわち１回目の
あらく走査した走査線の中間を２回目の走査線が走査す
るようにしたもので、２回の垂直走査で１枚の画面が完
成する。この方式を飛越走査方式といい、１回目の垂直
走査を行う領域を第１フィールド、２回目の垂直走査を
行う領域を第２フィールドという。

【０００３】次に、従来の映像走査周波数変換装置の順
次走査方式と飛越走査方式との変換方法につき図３およ
び図５、図６を参照して説明する。図３は映像メモリの
ブロック図であり、図５は従来の映像走査周波数変換装
置の映像メモリの入出力部の構成を示すブロック図であ
る。また図６は図５の装置における映像データの流れを
説明する図である。図３に示す映像メモリ１２、１３
は、シリアル入力クロックＣＫ_inに同期してシリアル入
力イネーブルＳＩＥのイネーブル期間にシリアル映像デ
ータＳＶ_inを取り込み、シリアル入力イネーブルＳＩＥ
のディセーブル期間にはシリアル入力映像データＳＶ_in
の取り込みを行わないシリアル入力メモリ８と、シリア
ル出力クロックＣＫ_outに同期して、シリアル出力イネ
ーブルＳＯＥのイネーブル期間にシリアル出力映像デー
タを出力し、シリアル出力イネーブルＳＯＥのディセー
ブル期間には、ハイインピーダンス状態となって外部回
路と切り離した状態になるシリアル出力メモリ１０と、
メモリセレクトＭＳがＯＮの時に制御信号Ｔ_inによりシ
リアル入力メモリ８から転送されたパラレルデータＰ_in
を格納蓄積し、メモリセレクトＭＳがＯＮの時に制御信
号Ｔ_outにより蓄積した映像データを取り出して、パラ
レルデータＰ_outとしてシリアル出力メモリ１０に転送
し、メモリセレクトＭＳがＯＦＦの時には、制御信号Ｔ
_inまたはＴ_outの入力でも何ら動作しないメモリアレイ
９とによって構成されている。ここで、パラレルデータ
Ｐ_inとパラレルデータＰ_outは、同一内容の画面の映像
データであるが、同一のデータとは限らないので、シリ
アル入力メモリ８からメモリアレイ９へのパラレルデー
タをＰ_inとし、メモリアレイ９からシリアル出力メモリ
１０へのパラレルデータをＰ_outとして便宜上区別す
る。また、映像メモリ１２、１３に対する制御信号
Ｔ_in、Ｔ_outとメモリセレクトＭＳ、シリアル入力イネ
ーブルＳＩＥ、シリアル出力イネーブルＳＯＥによる制
御は説明の便宜上各メモリにおいて自動的に判断され実
行されるものとする。

【０００４】図５の映像走査周波数変換装置は、図３で
説明した映像メモリ２つ、すなわち第１の映像メモリ１
２と第２の映像メモリ１３と、メモリ制御部１１とで構
成される。順次走査方式から飛越走査方式への変換にお
いてメモリ制御部１１は、シリアル入力映像データＳＶ
_inを１走査線毎に奇数ラインであれば第１のメモリ１２
に、偶数ラインであれば第２のメモリ１３に書き込める
ようにシリアル入力イネーブルＳＩＥ１とＳＩＥ２を切
り替え、入力側複合同期信号ＣＳ_inの水平ブランキング
期間に基づいて映像メモリ内のシリアル入力メモリ８か
らメモリアレイ９へのパラレルデータＰ_inの転送を行う
制御信号Ｔ_inの発行を、それが第１のメモリ１２に対し
てであればメモリセレクトＭＳ１と、第１のメモリ１３
に対してであればメモリセレクトＭＳ２と共に発行し、
シリアル出力映像データＳＶ_outをそれが第１フィール
ドの領域の出力であれば第１のメモリ１２から、第２フ
ィールドの領域の出力であれば第２のメモリ１３から出
力するようにシリアル出力イネーブルＳＯＥ１とＳＯＥ
２およびシリアル出力クロックＣＫ_out１とＣＫ_out２を
切り替え、出力側複合同期信号ＣＳ_outの水平ブランキ
ング期間に基づいて映像メモリ内のメモリアレイ９から
メモリアレイ１０へのパラレルデータＰ_outの転送を行
う制御信号Ｔ_outの発行を、それが第１のメモリ１２に
対してであればメモリセレクトＭＳ１と、第２のメモリ
１３に対してであればＭＳ２と共に発行する。飛越走査
方式から順次走査方式への変換においても同様にメモリ
制御部１１は、シリアル入力映像データＳＶ_inをそれが
第１のフィールドの入力であれば第１のメモリ１２へ、
第２フィールドの入力であれば第２のメモリ１３へ書き
込めるようにシリアル入力イネーブルＳＩＥ１とＳＩＥ
２を切り替え、入力側複合同期信号ＣＳ_inの水平ブラン
キング期間に基づいて制御信号Ｔ_inの発行とメモリセレ
クトＭＳ１またはＭＳ２の発行を行い、シリアル出力映
像データＳＶ_outのそれが奇数ラインの出力であれば第
１のメモリ１２から、偶数ラインの出力であれば第２の
メモリ１３から出力するようにＳＯＥ１とＳＯＥ２を切
り替え、出力側複合同期信号ＣＳ_outの水平ブランキン
グ期間に基づき制御信号Ｔ_outとメモリセレクトＭＳ１
またはＭＳ２を発行する。これらの動作を、入力側複合
同期信号ＣＳ_inの水平ブランキング期間と、出力側複合
同期信号ＣＳ_outの水平ブランキング期間毎に行う。

【０００５】次に上述のような従来の映像走査周波数変
換装置における走査方式の変換の制御方式について図６
を用いて説明する。図６（ａ）は順次走査方式から飛越
走査方式への変換におけるデータの流れを、図６（ｂ）
は飛越走査方式から順次走査方式への変換におけるデー
タの流れをそれぞれ示した図である。図６（ａ）におい
て、１画面をａ〜ｈの８本の水平走査線で構成するもの
として、入力側では奇数ラインａ、ｃ、ｅ、ｇを第１の
メモリ１２へ、偶数ラインｂ、ｄ、ｆ、ｈを第２のメモ
リ１３へ入力順に格納し、出力側では第１のメモリ１２
からａ、ｃ、ｅ、ｇの順に第１フィールドとして出力
し、その後第２のメモリ１３からｂ、ｄ、ｆ、ｈの順に
第２フィールドとして出力する。この時出力側の複合同
期信号上には１／２走査線の領域が生じるが、この領域
は表示されない区間として取り扱うものとする。図６
（ｂ）において、同様に１／２走査線の区間は無視し、
第１フィールドをａ〜ｄ、第２フィールドをｅ〜ｈとし
て変換するものとする。入力側では、第１フィールドａ
〜ｄを入力順に第１のメモリ１２に格納し、次に第２フ
ィールドｅ〜ｈを第２のメモリ１３に入力順に格納し、
出力側では第１のメモリ１２と第２のメモリ１３とから
１ラインずつ交互にａ、ｅ〜ｄ、ｈの順に出力する。こ
れらの操作を入力側複合同期信号ＣＳ_inおよび出力側複
合同期信号ＣＳ_outの水平ブランキング期間毎に絶えず
行うことにより、映像走査周波数および走査方式の変換
を行う。

【０００６】図７は制御信号Ｔ_inとＴ_outの動作を示す
図である。入力側複合同期信号ＣＳ_inの水平ブランキン
グ期間に基づき、図中丸印のようにＴ_inが発行され、出
力側複合同期信号ＣＳ_outの水平ブランキング期間に基
づき、図中二重丸印のようにＴ_outが発行される。入力
側と出力側の走査周波数が異なるため図中Ｘ点のように
水平ブランキング期間同士が重なる場合が生じる。この
場合、データの保護あるいは、制御信号の入力を１つず
つしか受け付けない等の理由により、制御信号Ｔ_inまた
はＴ_outのどちらかの発行を図中黒丸で示すように遅ら
せる必要があった。

【０００７】

【発明が解決しようとする課題】しかしながら、上述の
ような従来の制御方式では、複合同期信号の水平ブラン
キング期間毎の短い時間にメモリアレイ９との転送制御
を行う必要があり、メモリ間の映像データ転送制御を遅
らすことになると、順次走査方式から飛越走査方式への
変換動作時のように同一メモリに連続してアクセスする
ような場合には、入出力のタイミングがずれ、結果とし
て出力側映像信号のブレ、ちらつき等となってしまった
り、以上のことを回避するために、水平同期信号のブラ
ンキング期間に制限が生じたりするという問題点があっ
た。本発明は上記実情に鑑みてなされたもので、入力側
複合同期信号の水平ブランキング期間と出力側複合同期
信号の水平ブランキング期間の重なりの有無に関係なく
安定な映像走査周波数変換装置とその制御方法を提供す
ることを目的とする。

【０００８】

【課題を解決するための手段】上記の目的を達成するた
めの本発明の映像走査周波数変換装置は、例えば図１に
示すように、映像メモリとして、２ｎ（ｎは２以上の整
数）個の第１から第２ｎまでの映像メモリを備え、メモ
リ制御部が入力信号に基づいて各映像メモリに対し、制
御信号とクロック信号により、データの書き込み、読み
出し、転送の制御を行う中で、シリアル入力映像データ
の書き込みを行う制御手段は、上記第１から第２ｎまで
の映像メモリを入力側複合同期信号の水平ブランキング
期間に同期させて、それが順次走査方式であれば第１の
映像メモリから順次切り替えて、飛越走査方式であれば
第１フィールドを奇数番目の映像メモリの中で、第２フ
ィールドを偶数番目の映像メモリの中でそれぞれ順次切
り替えて、上記第１から第２ｎまでの映像メモリに対す
る上記シリアル入力映像データの書き込みを順次行うよ
う制御するものとし、シリアル出力映像データの読み出
しを行う制御手段は、上記第１から第２ｎまでの映像メ
モリを出力側複合同期信号の水平ブランキング期間に同
期させて、それが順次走査方式であれば第１の映像メモ
リから順次切り替えて、飛越走査方式であれば第１フィ
ールドを奇数番目の映像メモリの中で、第２フィールド
を偶数番目の映像メモリの中でそれぞれ順次切り替え
て、上記第１から第２ｎまでの映像メモリからの上記シ
リアル出力映像データの読み出しを順次行うよう制御す
るものとし、さらに上記パラレルデータの一括書き込み
制御手段および一括読み出し制御手段は、映像メモリの
切り替え制御後の表示期間を含む期間に該映像メモリ内
のデータの転送を行うよう制御するものとする。

【０００９】また上記目的を達成するための本発明の映
像走査周波数変換装置の制御方法は、例えば図２のよう
に、シリアル入力メモリとメモリアレイとシリアル出力
メモリとをそれぞれ備えた２ｎ（ｎは２以上の整数）個
の第１から第２ｎまでの映像メモリを、入力側複合同期
信号の水平ブランキング期間に同期させて、それが順次
走査方式であれば第１の映像メモリから順次切り替え
て、飛越走査方式であれば第１フィールドを奇数番目の
映像メモリの中で、第２フィールドを偶数番目の映像メ
モリの中でそれぞれ順次切り替えて、上記第１から第２
ｎまでの映像メモリの上記シリアル入力メモリに対する
シリアル入力映像データの書き込みを順次行い、出力側
複合同期信号の水平ブランキング期間に同期させて、そ
れが順次走査方式であれば第１の映像メモリから順次切
り替えて、飛越走査方式であれば第１フィールドを奇数
番目の映像メモリの中で、第２フィールドを偶数番目の
映像メモリの中でそれぞれ順次切り替えて、上記第１か
ら第２ｎまでの映像メモリの上記シリアル出力メモリか
らのシリアル出力映像データの読み出しを順次行い、映
像メモリ内における、既に入力されている映像データの
上記シリアル入力メモリから上記メモリアレイへの転送
と、このメモリアレイ内に記憶されている映像データの
上記シリアル出力メモリへの転送を映像メモリの切り替
え制御後の表示期間を含む期間に行うよう制御すること
とする。

【００１０】すなわち、本発明は、同一映像メモリに対
して連続して転送を行うことがないように、１回の垂直
走査に対して映像メモリを複数具備し、それぞれの複合
同期信号の水平ブランキング期間毎に順次切り替え、メ
モリアレイとの転送制御を次の水平ブランキング期間ま
での表示期間を含めた期間に行うことにより走査周波数
および走査方式の変換を行うものである。

【００１１】

【作用】本発明で、映像メモリを２ｎ（ｎは２以上の整
数）個設けることにより、第１から第２ｎまでの映像メ
モリから、奇数番目の映像メモリを複数個と偶数番目の
映像メモリを複数個取り出すことができるようになる。
したがって例えば奇数番目の映像メモリを選択してこれ
に切り替える場合、奇数番目に属する複数の映像メモリ
の中で選択対象の映像メモリを順次変えるように切り替
えることにより、同一の映像メモリに対して連続して選
択することのないようにすることが可能になる。そこ
で、本発明において、「第１から第２ｎまでの映像メモ
リを、入力側複合同期信号の水平ブランキング期間に同
期させて、それが順次走査方式であれば第１の映像メモ
リから順次切り替えて、飛越走査方式であれば第１フィ
ールドを奇数番目の映像メモリの中で、第２フィールド
を偶数番目の映像メモリの中でそれぞれ順次切り替え
て、上記第１から第２ｎまでの映像メモリの上記シリア
ル入力メモリに対するシリアル入力映像データの書き込
みを順次行い、出力側複合同期信号の水平ブランキング
期間に同期させて、それが順次走査方式であれば第１の
映像メモリから順次切り替えて、飛越走査方式であれば
第１フィールドを奇数番目の映像メモリの中で、第２フ
ィールドを偶数番目の映像メモリの中でそれぞれ順次切
り替えて、上記第１から第２ｎまでの映像メモリの上記
シリアル出力メモリからのシリアル出力映像データの読
み出しを順次行う」ようにすることにより、１回の垂直
走査に対して複数の映像メモリが順次対応するようにな
る結果、同一映像メモリに対して連続して転送を行うこ
とがないようになる。またこのため、「映像メモリ内に
おける、既に入力されている映像データの上記シリアル
入力メモリから上記メモリアレイへの転送と、このメモ
リアレイ内に記憶されている映像データの上記シリアル
出力メモリへの転送を」従来のように短い水平ブランキ
ング期間の中で強いて行わなくとも、本発明のように、
「メモリの切り替え制御後の表示期間を含む期間に行う
よう」にすることが可能になる。以上により本発明によ
れば、入出力の複合同期信号の水平ブランキング期間の
重なりの有無に無関係になり、従来このような重なりが
ある場合に生じた映像信号のブレやちらつき等の発生も
なくなる。すなわち、複合同期信号のブランキング期間
に影響されずに安定した映像データが取り出されること
になる。ここで、奇数番目、偶数番目のように映像メモ
リを区別しているが、順次走査方式の１ライン目を飛越
走査方式の第１フィールドの１ライン目に対応させた場
合の説明上の区別とする。

【００１２】

【実施例】以下図面に基づいて本発明の実施例を説明す
る。図１は本発明による映像走査周波数変換装置の実施
例におけるメモリ部およびその制御部の構成を示すブロ
ック図であり、図３は図１で使用する映像メモリの構造
を示すブロック図である。

【００１３】図３に示す映像メモリ２〜７は、従来技術
で用いたものと同様に、シリアル入力クロックＣＫ_inに
同期してシリアル入力イネーブルＳＩＥのイネーブル期
間にシリアル入力映像データＳＶ_inを取り込み、シリア
ル入力イネーブルＳＩＥのディセーブル期間にはシリア
ル入力映像データＳＶ_inの取り込みを行わないシリアル
入力メモリ８と、シリアル出力クロックＣＫ_outに同期
して、シリアル出力イネーブルＳＯＥのイネーブル期間
にシリアル出力映像データを出力し、シリアル出力イネ
ーブルＳＯＥのディセーブル期間にはハイインピーダン
ス状態となって外部回路と切り離した状態になるシリア
ル出力メモリ１０と、メモリセレクトＭＳがＯＮの時に
制御信号Ｔ_inによりシリアル入力メモリ８より転送され
たパラレルデータＰ_inを格納蓄積し、メモリセレクトＭ
ＳがＯＮの時に制御信号Ｔ_outにより蓄積した映像デー
タを取り出して、パラレルデータＰ_outとしてシリアル
出力メモリ１０に転送し、メモリセレクトＭＳがＯＦＦ
の時には、制御信号Ｔ_inまたはＴ_outの入力でも何ら動
作しないメモリアレイ９とによって構成されている。こ
こでパラレルデータＰ_inとパラレルデータＰ_outは同一
内容の画面の映像データであるが、同一走査線のデータ
とは限らないので、シリアル入力メモリ８からメモリア
レイ９へのパラレルデータをＰ_inとし、メモリアレイ９
からシリアル出力メモリ１０へのパラレルデータをＰ
_outとして便宜上区別する。また、映像メモリ２〜７に
対する制御信号Ｔ_in、Ｔ_outとメモリセレクトＭＳ、シ
リアル入力イネーブルＳＩＥ、シリアル出力イネーブル
ＳＯＥによる制御は説明の便宜上各メモリにおいて自動
的に判断され実行されるものとする。

【００１４】図１の映像走査周波数変換装置は、図３で
説明したメモリを２ｎ個、すなわち第１のメモリ２から
第２ｎのメモリ７と、メモリ制御部１から構成されてい
る。メモリ制御部１は、２ｎ個ある映像メモリのうち何
れか１つが必ず入力の水平走査線１ライン分のシリアル
入力映像データＳＶ_inの取り込みを行えるように、入力
側複合同期信号ＣＳ_inの水平ブランキング期間に基づい
て、それが順次走査方式であれば第１のメモリ２から第
２ｎのメモリ７までの順に、飛越走査方式の第１フィー
ルドであれば第１のメモリ２から第２ｎ-１のメモリ６
までの奇数番目のメモリの順に、飛越走査方式の第２フ
ィールドであれば第２のメモリ３から第２ｎのメモリ７
までの偶数番目のメモリの順に、それぞれの映像メモリ
に接続されているシリアル入力イネーブルＳＩＥ１〜Ｓ
ＩＥ２ｎのイネーブル状態を次々に切り替える。また、
メモリ制御部１は、２ｎ個ある映像メモリのうち何れか
１つが必ず水平走査１ライン分のシリアル出力映像デー
タＳＶ_outの出力を行えるように、出力側複合同期信号
のＣＳ_outの水平ブランキング期間に基づいて、それが
順次走査方式であれば第１のメモリ２から第２ｎのメモ
リ７までの順に、飛越走査方式の第１フィールドであれ
ば第１のメモリ２から第２ｎ-１のメモリ６まで奇数番
目のメモリの順に、飛越走査方式の第２フィールドであ
れば第２のメモリ３から第２ｎのメモリ７までの偶数番
目のメモリの順に、それぞれの映像メモリに接続されて
いるシリアル出力イネーブルＳＯＥ１〜ＳＯＥ２ｎのイ
ネーブル状態と、シリアル出力クロックＣＫ_outを入力
し各映像メモリに分配したＣＫ_out１〜ＣＫ_out２ｎの入
力状態とを次々に切り替える。さらにメモリ制御部１
は、入力側の水平走査１ライン分のシリアル入力映像デ
ータＳＶ_inの入力が終了し、入力動作待機中になった映
像メモリに対し、メモリセレクトＭＳ１〜ＭＳ２ｎの何
れかをＯＮにし、シリアル入力メモリ８からメモリアレ
イ９への転送を行なう制御信号Ｔ_inを発行し、出力側の
水平走査１ライン分のシリアル出力映像データＳＶ_out
の出力が終了し、出力動作待機中になった映像メモリに
対し、メモリセレクトＭＳ１〜ＭＳ２ｎの何れかをＯＮ
にし、メモリアレイ９からシリアル出力メモリ１０への
次に出力されるパラレルデータＰ_outの転送を行なう制
御信号Ｔ_outを発行する。ここで、シリアル出力クロッ
クＣＫ_outを分配して同時に切り替えているのは、一般
的に用いられる映像メモリは、シリアル出力イネーブル
ＳＯＥがディセーブルの出力待機中にクロックの入力が
行なわれると、シリアル出力の開始位置が変化してしま
うためで、シリアル出力イネーブルＳＯＥがディセーブ
ル時にシリアル出力開始位置が変化しないのであれば、
全ての映像メモリに対し同一のシリアル出力クロックＣ
Ｋ_outを入力させても問題ない。ここでｎは２以上の整
数とする。

【００１５】以上のような動作を行なうメモリ制御部１
において、入力側複合同期信号ＣＳ_inの水平ブランキン
グ期間に基づいて第１のメモリ２から第２ｎのメモリ７
までの映像メモリへの入力を切り替える順番と、出力側
複合同期信号ＣＳ_outの水平ブランキング期間に基づい
て第１のメモリ２から第２ｎのメモリ７までの映像メモ
リからの出力を切り替える順番に一定の規則を持たせる
ことにより、図７Ｘのような場合でも映像走査方式に関
係なく、映像走査周波数の変換が可能となり、映像メモ
リの容量が映像データのデータ量に対して不足していて
も、映像メモリの個数を増やすことにより容易に対応が
可能となる。図２は、映像メモリを４個（ｎ＝２）とし
た場合の走査周波数の変換時のデータの流れを示す図
で、図２（ａ）は順次走査方式から飛越走査方式への変
換、図２（ｂ）は飛越走査方式から順次走査方式への変
換を示している。図中飛越走査方式において１／２走査
線の領域は通常表示領域外のものであるため、データと
しては取り扱わないものとする。図２（ａ）において、
入力映像データａ〜ｈは、第１のメモリ２から順にａ、
ｂ、ｃ…と格納され、第４のメモリ５にｄを格納後再度
第１のメモリ２から順に格納している。出力映像データ
は第１フィールドであれば奇数番号の第１のメモリ２と
第３のメモリ４から交互にａ、ｃ、ｅ、ｇと出力し、第
２フィールドであれば偶数番号の第２のメモリ３と第４
のメモリ５から交互にｂ、ｄ、ｆ、ｈと出力している。
図２（ｂ）において、入力映像データａ〜ｈは、第１フ
ィールドであれば奇数番号の第１のメモリ２と第３のメ
モリ４とに交互にａ、ｂ、ｃ、ｄと順に格納し、第２フ
ィールドであれば偶数番目の第２のメモリ３と第４のメ
モリ５とに交互にｅ、ｆ、ｇ、ｈと格納している。出力
映像データは、第１のメモリ２から順にａ、ｅ、ｂ、
ｆ、ｃ、ｇ、ｄ、ｈと出力している。このように同一メ
モリに対して連続してアクセスすることがないため、走
査方式に関係なく安定した映像走査周波数の変換を行な
うことができる。この装置において、順次走査方式どう
しあるいは飛越走査方式どうしでの変換であっても映像
メモリに対して入力・出力ともに同じアクセスを行なっ
ているので、問題なく映像走査周波数の変換を行なうこ
とが可能である。

【００１６】

【発明の効果】上述のように本発明によれば、入力側複
合同期信号の水平ブランキング期間および出力側複合同
期信号の水平ブランキング期間に影響を受けることな
く、安定した映像走査周波数の変換および走査方式の変
換を行なうことができる。

【図面の簡単な説明】

【図１】本発明の実施例による映像走査周波数変換装置
のメモリ部およびその制御部の構成を示すブロック図で
ある。

【図２】図１の装置における映像データの流れを説明す
る図である。

【図３】映像メモリの構成を示すブロック図である。

【図４】順次走査方式と飛越走査方式を説明する図であ
る。

【図５】従来の映像走査周波数変換装置のメモリ部およ
びその制御部を示すブロック図である。

【図６】図５の装置における映像データの流れを説明す
る図である。

【図７】従来の動作を説明するタイミングチャートであ
る。

【符号の説明】

１…メモリ制御部 ２…第１のメモリ ３…第２のメモリ ４…第３のメモリ ５…第４のメモリ ６…第２ｎ-１のメモリ ７…第２ｎのメモリ ８…シリアル入力メモリ ９…メモリアレイ １０…シリアル出力メモリ １１…メモリ制御部 １２…第１のメモリ １３…第２のメモリ

Claims (2)

【特許請求の範囲】
1. 【請求項１】メモリ制御部と、該メモリ制御部による切
   り替え制御の対象となる複数の映像メモリを有し、 該映像メモリのそれぞれは、パラレルデータを一括して
   書き込みおよび読み出し転送可能なメモリアレイと、シ
   リアル入力映像データを入力しパラレルデータとして上
   記メモリアレイに対し一括して書き込み転送可能なシリ
   アル入力メモリと、上記メモリアレイから一括して読み
   出し転送されたパラレルデータをシリアル出力映像デー
   タとして出力可能なシリアル出力メモリを有し、 上記メモリ制御部は、入力信号に基づいて各映像メモリ
   に対しデータの書き込み、読み出し、転送の制御を行う
   制御信号とクロック信号を有し、該制御信号とクロック
   信号により、入力側複合同期信号の水平ブランキング期
   間に同期させて上記映像メモリを順次走査方式または飛
   越走査方式に対応して順次切り替えてこれにシリアル入
   力映像データの書き込みを行う制御手段と、出力側複合
   同期信号の水平ブランキング期間に同期させて上記映像
   メモリを飛越走査方式または順次走査方式に対応して順
   次切り替えてシリアル出力映像データの読み出しを行う
   制御手段と、各映像メモリ内で、既に映像データが入力
   された上記シリアル入力メモリから上記メモリアレイへ
   のパラレルデータの一括書き込み転送を行う制御手段
   と、上記メモリアレイからの上記シリアル出力メモリへ
   のパラレルデータの一括読み出し転送を行う制御手段を
   有して、 任意の映像信号の映像走査周波数を他の映像走査周波数
   に変換する映像走査周波数変換装置において、 上記複数の映像メモリとして２ｎ（ｎは２以上の整数）
   個の第１から第２ｎまでの映像メモリを備え、 上記シリアル入力映像データの書き込みを行う制御手段
   は、上記第１から第２ｎまでの映像メモリを入力側複合
   同期信号の水平ブランキング期間に同期させて、それが
   順次走査方式であれば第１の映像メモリから順次切り替
   えて、飛越走査方式であれば第１フィールドを奇数番目
   の映像メモリの中で、第２フィールドを偶数番目の映像
   メモリの中でそれぞれ順次切り替えて、上記第１から第
   ２ｎまでの映像メモリに対する上記シリアル入力映像デ
   ータの書き込みを順次行うよう制御するものであり、 上記シリアル出力映像データの読み出しを行う制御手段
   は、上記第１から第２ｎまでの映像メモリを出力側複合
   同期信号の水平ブランキング期間に同期させて、それが
   順次走査方式であれば第１の映像メモリから順次切り替
   えて、飛越走査方式であれば第１フィールドを奇数番目
   の映像メモリの中で、第２フィールドを偶数番目の映像
   メモリの中でそれぞれ順次切り替えて、上記第１から第
   ２ｎまでの映像メモリからの上記シリアル出力映像デー
   タの読み出しを順次行うよう制御するものであり、 さらに上記パラレルデータの一括書き込み制御手段およ
   び一括読み出し制御手段は、映像メモリの切り替え制御
   後の表示期間を含む期間に該映像メモリ内のデータの転
   送を行うよう制御するものであることを特徴とする映像
   走査周波数変換装置。
2. 【請求項２】任意の映像信号の映像走査周波数を他の映
   像走査周波数に変換する映像走査周波数変換装置の制御
   方法において、 シリアル入力メモリとメモリアレイとシリアル出力メモ
   リとをそれぞれ備えた２ｎ（ｎは２以上の整数）個の第
   １から第２ｎまでの映像メモリを、入力側複合同期信号
   の水平ブランキング期間に同期させて、それが順次走査
   方式であれば第１の映像メモリから順次切り替えて、飛
   越走査方式であれば第１フィールドを奇数番目の映像メ
   モリの中で、第２フィールドを偶数番目の映像メモリの
   中でそれぞれ順次切り替えて、上記第１から第２ｎまで
   の映像メモリの上記シリアル入力メモリに対するシリア
   ル入力映像データの書き込みを順次行い、 出力側複合同期信号の水平ブランキング期間に同期させ
   て、それが順次走査方式であれば第１の映像メモリから
   順次切り替えて、飛越走査方式であれば第１フィールド
   を奇数番目の映像メモリの中で、第２フィールドを偶数
   番目の映像メモリの中でそれぞれ順次切り替えて、上記
   第１から第２ｎまでの映像メモリの上記シリアル出力メ
   モリからのシリアル出力映像データの読み出しを順次行
   い、 映像メモリ内における、既に入力されている映像データ
   の上記シリアル入力メモリから上記メモリアレイへの転
   送と、このメモリアレイ内に記憶されている映像データ
   の上記シリアル出力メモリへの転送を映像メモリの切り
   替え制御後の表示期間を含む期間に行うことを特徴とす
   る映像走査周波数変換装置の制御方法。