JPH03289784A - インターレス・ノンインターレス変換回路 - Google Patents
インターレス・ノンインターレス変換回路Info
- Publication number
- JPH03289784A JPH03289784A JP2091256A JP9125690A JPH03289784A JP H03289784 A JPH03289784 A JP H03289784A JP 2091256 A JP2091256 A JP 2091256A JP 9125690 A JP9125690 A JP 9125690A JP H03289784 A JPH03289784 A JP H03289784A
- Authority
- JP
- Japan
- Prior art keywords
- image data
- field memory
- line field
- odd
- interlace
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 7
- 238000010586 diagram Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
Landscapes
- Color Television Systems (AREA)
- Television Systems (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、インターレス画像出力の撮像装置等から出力
されたインターレス画像データを入力し、画像処理を行
う装置において、入力した画像データを直接パイプライ
ン処理などを行うために、ノンインターレス画像データ
に変換する回路に関する。
されたインターレス画像データを入力し、画像処理を行
う装置において、入力した画像データを直接パイプライ
ン処理などを行うために、ノンインターレス画像データ
に変換する回路に関する。
本発明は、インターレス画像データを偶数ラインフィー
ルドメモリと奇数ラインフィールドメモリの書き込むた
めのリセット動作と、偶数ラインフィールドメモリと奇
数ラインフィールドメモリから画像データを読み出しノ
ンインターレス画像データを生成するための読み出しリ
セット動作のタイミングを変えることにより、入力した
インターレス画像データの順序が入れ換わらずにノンイ
ンターレス画像データに変換するようにしたものである
。
ルドメモリと奇数ラインフィールドメモリの書き込むた
めのリセット動作と、偶数ラインフィールドメモリと奇
数ラインフィールドメモリから画像データを読み出しノ
ンインターレス画像データを生成するための読み出しリ
セット動作のタイミングを変えることにより、入力した
インターレス画像データの順序が入れ換わらずにノンイ
ンターレス画像データに変換するようにしたものである
。
従来、インターレス画像データを偶数ラインフィールド
メモリと奇数ラインフィールドメモリへ書き込むための
リセット動作と、偶数ラインフィールドメモリと奇数ラ
インフィールドメモリから読み出すためのリセット動作
を同じタイミングで行っていた。
メモリと奇数ラインフィールドメモリへ書き込むための
リセット動作と、偶数ラインフィールドメモリと奇数ラ
インフィールドメモリから読み出すためのリセット動作
を同じタイミングで行っていた。
しかし、従来のインターレス・ノンインターレス変換回
路では、１画面の画像データの書き込み開始と読み出し
開始毎にリセット動作を行うため、ノンインターレスに
変換された画像データは、連続した２画面の画像データ
が混じってしまい、入力装置の切り換え時に待ち時間が
必要になる。
路では、１画面の画像データの書き込み開始と読み出し
開始毎にリセット動作を行うため、ノンインターレスに
変換された画像データは、連続した２画面の画像データ
が混じってしまい、入力装置の切り換え時に待ち時間が
必要になる。
そこで、本発明は従来のこのような欠点を解決するため
、制御回路による書き込みのりセント動作と読み出しの
リセット動作のタイミングを変えることにより、連続し
た２画面の画像データが混じることを防ぐ回路としたも
のである。
、制御回路による書き込みのりセント動作と読み出しの
リセット動作のタイミングを変えることにより、連続し
た２画面の画像データが混じることを防ぐ回路としたも
のである。
上記問題点を解決するために本発明は、偶数ラインフィ
ールドメモリと奇数ラインフィールドメモリの書き込み
のリセット動作と読み出しのリセット動作を２画面につ
き１回として、かつ書き込みのリセット動作と読み出し
のリセット動作のタイミングを１画面分ずらすような制
御回路を構成するものである。
ールドメモリと奇数ラインフィールドメモリの書き込み
のリセット動作と読み出しのリセット動作を２画面につ
き１回として、かつ書き込みのリセット動作と読み出し
のリセット動作のタイミングを１画面分ずらすような制
御回路を構成するものである。
上記のように構成された回路にインターレス画像データ
を入力すると、偶数ラインフィールドメモリと奇数ライ
ンフィールドメモリに連続した２画面の偶数ラインと奇
数ラインの画像データがそれぞれ入力され、１画面分の
時間の遅れでノンインターレスの画像データが出力され
る。
を入力すると、偶数ラインフィールドメモリと奇数ライ
ンフィールドメモリに連続した２画面の偶数ラインと奇
数ラインの画像データがそれぞれ入力され、１画面分の
時間の遅れでノンインターレスの画像データが出力され
る。
以下にこの発明の実施例を図面に基づいて説明する。第
１図においてインターレス画像データ１はインターレス
出力のＴＶカメラ等から出力される飛び越し走査の画像
データで偶数行の画像データに続いて奇数行の画像デー
タが入力される。偶数ラインフィールドメモリ３は入力
されたインターレス画像データ１の偶数行を２西面分格
納し、奇数ラインフィールドメモリ４は入力されたイン
ターレス画像データｌの奇数行を２画面分格納する。制
御回路５は偶数ラインフィールドメモリ３と奇数ライン
フィールドメモリ４へのインターレス画像データｌの書
き込みの制御及び読み出しの制御を行う、ノンインター
レス画像データ２は偶数ラインフィールドメモリ３と奇
数ラインフィールドメモリ４から制御回路５により偶数
行と奇数行を交互に読み出すことにより、１画面の画像
データを順番に並べた画像データとなる。
１図においてインターレス画像データ１はインターレス
出力のＴＶカメラ等から出力される飛び越し走査の画像
データで偶数行の画像データに続いて奇数行の画像デー
タが入力される。偶数ラインフィールドメモリ３は入力
されたインターレス画像データ１の偶数行を２西面分格
納し、奇数ラインフィールドメモリ４は入力されたイン
ターレス画像データｌの奇数行を２画面分格納する。制
御回路５は偶数ラインフィールドメモリ３と奇数ライン
フィールドメモリ４へのインターレス画像データｌの書
き込みの制御及び読み出しの制御を行う、ノンインター
レス画像データ２は偶数ラインフィールドメモリ３と奇
数ラインフィールドメモリ４から制御回路５により偶数
行と奇数行を交互に読み出すことにより、１画面の画像
データを順番に並べた画像データとなる。
以下にタイミングチャートを図面に基づいて説明する。
第２図は１画面が１０行からなる画像データの例を用い
て変換のタイミングチャートを示し、インターレス画像
データは、０から９が第１画面の１０行の画像データを
表わし、０°から９°は第２画面の１０行の画像データ
を表わす。書き込みリセットは第１画面の初めに行い、
２画面に１回だけ行うので偶数ラインフィールドメモリ
には、２画面の偶数ラーインが格納され、奇数ラインフ
ィールドメモリには２百面の奇数ラインが格納される。
て変換のタイミングチャートを示し、インターレス画像
データは、０から９が第１画面の１０行の画像データを
表わし、０°から９°は第２画面の１０行の画像データ
を表わす。書き込みリセットは第１画面の初めに行い、
２画面に１回だけ行うので偶数ラインフィールドメモリ
には、２画面の偶数ラーインが格納され、奇数ラインフ
ィールドメモリには２百面の奇数ラインが格納される。
読み出しリセットは第２画面の初めに行い２ｉ！面に１
回行うので、第２画面の期間に読み出される画像データ
は、第１画面の画像データが出力され、偶数ライン読み
出しイネーブルと奇数ライン読み出しイネーブルを交互
に出すことにより、０行がら９行の画像データを連続し
て出力することができる。
回行うので、第２画面の期間に読み出される画像データ
は、第１画面の画像データが出力され、偶数ライン読み
出しイネーブルと奇数ライン読み出しイネーブルを交互
に出すことにより、０行がら９行の画像データを連続し
て出力することができる。
この発明は以上説明したように、書き込みリセット動作
と読み出しリセット動作を２Ｎ面に１回にして、かつ書
き込みリセット動作と読み出しリセット動作のタイミン
グを１画面ずらすことにより、入力したインターレス画
像データの順序を乱すことなく、ノンインターレス画像
データに変換できる効果をもつ。
と読み出しリセット動作を２Ｎ面に１回にして、かつ書
き込みリセット動作と読み出しリセット動作のタイミン
グを１画面ずらすことにより、入力したインターレス画
像データの順序を乱すことなく、ノンインターレス画像
データに変換できる効果をもつ。
第１図はこの発明にかかる画像データのインターレス・
ノンインターレス変換回路のブロック図、第２図はイン
ターレス・ノンインターレス変換のタイミングチャート
である。 インターレス画像データ ノンインターレス画像データ 偶数ラインフィールドメモリ 奇数ラインフィールドメモリ 制御回路 平成 ２年９ 月１１
ノンインターレス変換回路のブロック図、第２図はイン
ターレス・ノンインターレス変換のタイミングチャート
である。 インターレス画像データ ノンインターレス画像データ 偶数ラインフィールドメモリ 奇数ラインフィールドメモリ 制御回路 平成 ２年９ 月１１
Claims (1)
- インターレス（飛び越し走査）画像データと、前記イン
ターレス画像データの偶数行を格納するための偶数ライ
ン・フィールドメモリと、前記インターレス画像データ
の奇数行を格納するための奇数ライン・フィールドメモ
リと、前記偶数ラインフィールドメモリと、前記奇数ラ
インフィールドメモリから交互に画像データを読み出す
ことにより得られるノンインターレス（順次走査）画像
データと、前記インターレス画像データの前記偶数ライ
ンフィールドメモリと前記奇数ラインへの書き込みと、
前記偶数ラインフィールドメモリと前記奇数ラインフィ
ールドメモリから画像データを読み出し、前記ノンイン
ターレス画像データを生成する制御回路とから構成され
た画像データのインターレス・ノンインターレス変換回
路において、前記インターレス画像データを前記偶数ラ
インフィールドメモリと前記奇数ラインフィールドメモ
リへ書き込むためのリセット信号と、前記偶数ラインフ
ィールドメモリからと前記奇数ラインフィールドメモリ
画像データを読み出すためのリセット信号とのタイミン
グを変えることにより、前記インターレス画像データの
順序が入れ変わることなく、前記ノンインターレス画像
データに変換されることを特徴とする画像データのイン
ターレス・ノンインターレス変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2091256A JPH03289784A (ja) | 1990-04-04 | 1990-04-04 | インターレス・ノンインターレス変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2091256A JPH03289784A (ja) | 1990-04-04 | 1990-04-04 | インターレス・ノンインターレス変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03289784A true JPH03289784A (ja) | 1991-12-19 |
Family
ID=14021347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2091256A Pending JPH03289784A (ja) | 1990-04-04 | 1990-04-04 | インターレス・ノンインターレス変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03289784A (ja) |
-
1990
- 1990-04-04 JP JP2091256A patent/JPH03289784A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63109670A (ja) | 画像変換メモリ装置 | |
| JPH0681304B2 (ja) | 方式変換装置 | |
| JPS63205778A (ja) | ビデオ信号デイジタル化回路 | |
| KR100194922B1 (ko) | 화면비 변환장치 | |
| JPH089269A (ja) | 高感度テレビカメラ装置 | |
| JPH04299687A (ja) | テレビジョン方式変換装置 | |
| JPH05100647A (ja) | 画像表示装置 | |
| JPH03289784A (ja) | インターレス・ノンインターレス変換回路 | |
| JP5225068B2 (ja) | 画像処理装置及び画像処理方法 | |
| EP1606954B1 (en) | Arrangement for generating a 3d video signal | |
| JPS61114682A (ja) | 画像処理回路 | |
| JP2813270B2 (ja) | 多画面テレビジョン受像機とそのメモリ装置 | |
| JP2548018B2 (ja) | 倍速変換装置 | |
| JP2602189B2 (ja) | 画像表示方法 | |
| JP2001057654A (ja) | 高感度撮像装置 | |
| JPS59221172A (ja) | インタ−レ−ス変換回路 | |
| JPH0570356B2 (ja) | ||
| JP2002314949A (ja) | 信号変換装置 | |
| JP2653937B2 (ja) | 画像処理装置 | |
| KR920002836B1 (ko) | 멀티윈도우 방식 화상처리장치 및 방법 | |
| JP2698190B2 (ja) | 分割動画モニタ装置 | |
| JPH10136316A (ja) | 画像データ処理装置および画像データ処理方法 | |
| JPH1198469A (ja) | 画像処理装置 | |
| JPS63256065A (ja) | 映像処理方法 | |
| JPS59126377A (ja) | 高速度撮像装置 |